JPH0450996A

JPH0450996A - 液晶表示制御回路

Info

Publication number: JPH0450996A
Application number: JP15704290A
Authority: JP
Inventors: Noritaka Nishikawa; 西川　典孝
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1990-06-15
Filing date: 1990-06-15
Publication date: 1992-02-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は液晶表示装置（以下ＬＣＤ）の待機（スタンバ
イ）状態を制御可能な液晶表示制御回路に関する。

［従来の技術］ＬＣＤを用いたシステムにおいて、−時的に表示が不要
なときに表示を消してスタンバイ状態にしておき、また
表示が必要になった時には、スタンバイ状態を解除して
元の通常表示に戻すという機能が求められることがある
。特に省電力を要求されるハンディターミナルやラップ
トップコンビュータ等の携帯機器で重要となる。従来、
このスタンバイモードを持つ液晶表示制御回路としては
、ＬＣＤ内のセグメントドライバ（以下Ｘドライバ）及
びコモンドライバ（以下Ｘドライバ）のインヒビット機
能を使用するものがあった。第２図に６４０ドツト×２
００ドツトのドツトマトリックスＬＣＤのブロック図を
示す、２０１〜２０６がＸドライバ、２０７，２０８が
Ｘドライバで、どちらもインヒビット入力端子を持つ、
インヒビット機能はＩＮＨ＝“Ｌ”レベルのとき強制的
にドライバ出力を非点灯状態にする機能である。これを
制御する方法としては、第４図に示す様にスタンバイモ
ードの制御信号５ＴＮＢγを用いて直接ＩＮＨ端子を制
御する方法や、あるいは第５図に示す様に、５ＴＮＢＹ
信号でＩＮＨ端子を制御するのみでなく、内部の各ブロ
ック（第５図のデータジェネレータ、タイミング発生回
路、制御信号発生回路）を静止状態にしてしまう方法な
どが用いられてきた。

［発明が解決しようとする課題１第４区に示す従来例においては、ＬＣＤの表示は確かに
非点灯にできるが、他の制御信号及びデータは出力され
ているため、ＬＣＤ内部のドライバも動作状態にある、
すなわち、液晶表示制御回路及びＬＣＤ内で消費される
電力の削減を図ることはほとんどできない。これに対し
、第５図の従来例のスタンバイ状態では、データジェネ
レータ、タイミング発生回路、制御信号発生回路すべて
が静止状態となるので、液晶表示回路内の消費電力は大
きく削減される。さらにＬＣＤへ入力される、データ出
力や制御信号もすべて止まるのでＬＣＤ内のドライバで
消費される電力もほとんどなくすことができる。但し、
この場合交流化信号ＷＦが止まってしまうため、液晶駆
動電圧（ＶＬｅｏ）が印加されたままだと、液晶が直流
駆動され、液晶の信顛性を著しく低下させてしまう、第
３図を用いてＬＣＤへの入力信号が止まった時の動作を
簡単に説明する。第２図に示されるＸドライバについて
は、データＤＯ〜Ｄ３及びＹドライバシフトクロック兼
ＸドライバラッチパルスＬＰが止まっても、その前の状
態（オン／オフデータ）をその後も保持してはいるが、
交流化信号ＷＦが止まると正側もしくは負側一方でオン
／オフする６本来は第３図のｘ１波形に示す様に、ＷＦ
＝“Ｌ”レベルのときは負側でオン／オフし、ＷＦ＝“
Ｈ”レベルのときは正側でオン／オフしこれをくり返さ
なければならない、Ｘドライバについても同様で、例え
ばＹｌの波形で見ると、通！ＷＦ＝“Ｌ”レベルでは、
正側が選択レベル、負側か非選択レベルとなり、ＷＦ＝
”Ｈ”レベルではその逆となる。ところがＷＦが“Ｈ”
もしくは“Ｌ”レベルで止まってしまうと、いずれかの
極性側のみの駆動となってしまう、さらにＸドライバの
場合は、通常は第３図に示す様に１ライン目（Ｙｌ）か
ら順に、２ライン目、３ライン目と選択されていくわけ
だが、この途中で信号が止まってしまうと、その時に選
択されていたラインは、選択状態のまま止まってしまう
６例えばＹ３が選択状態で止まったとすると、３ライン
めのみ常時オンとなり、Ｘドライバのデータによらず、
ハイコントラストで点灯したままとなってしまう、従っ
て、第５図の従来例の様に、ＬＣＤへ入力される信号を
すべて止めてしまう様なスタンバイモードに入る時には
、その前にＶ　ＬＣ（＋をオフしてやる必要がある。ス
タンバイモードから通常表示に戻るときも同様で、必ず
スタンバイを解除した後にＶ　ＬＣＤをオンしてやらな
ければならない、このＶＬＩ：Ｄのオン７才）制御のた
めには、■ＬｃＤをオン／オフするスイ・ンチや、前記
スタンバイのオン／オフタイミングとＶ　ＬｅＤのオン
／オフタイミングを制御する回路が必要となる。

本発明は、この様な問題点を解決するもので、Ｖ　Ｌｃ
ｏのオン／オフ制御を必要とせず、尚かっ省電力化をも
可能にするスタンバイモードを実現することを目的とす
る。

〔課題を解決するための手段コ前述した問題点を解決するために、本発明の液晶表示制
御回路は以下の構成を有することを特徴とする特１）垂直同期信号、水平同期信号及びクロック信号入力
。

２）前記入力信号を基にドライバＩＣに適した制御信号
を発生する制御信号発生回路。

３）交流化信号、Ｙドライバのシフトクロック及びＹド
ライバのスキャンニングスタートパルス出力。

４）通常表示状態とスタンバイ状態を切換えるスタンバ
イ制御入力。

５）交流化信号及びＹドライバのシフトクロックとして
、前記通常表示状態では前記制御信号発生回路で発生し
た所定の信号を選択し、前記スタンバイ状態では、前記
制御信号発生回路を経由せずに前記通常表示時の所定の
信号と等しいかもしくは低い周波数の信号を選択し出力
する手段。

６）前記スタンバイ状態において、前記制御信号発生回
路を静止状態にするよう制御する手段。

［作　用］通常表示状態では、交流化信号及びＹドライバのシフト
クロックへは、制御信号発生回路で発生したＬＣＤドラ
イバに適当な信号が選択し出力される。一方スタンバイ
制御入力によってスタンバイ状態に入ると、まず制御信
号発生回路は静止状態となる。さらに交流化信号として
は、通常表示時の信号と等しいかもしくは低い周波数の
信号が選択し出力される。Ｙドライバのシフトクロック
についても同様に、通常表示時の信号と等しいかもしく
は低い周波数の信号が選択し出力される。

この様にして、スタンバイ状態でも、ＬＣＤを直流駆動
としないための必要最小限の信号をＬＣＤに供給するこ
とで、スタンバイ状態でのＶ　ＬＣＤのオン／オフ制御
が不必要となる。さらに内部制御信号発生回路を静止状
態にすることで、消費電力も削減される。

［実　施　例］第１図は、ＣＲＴ用のビデオデータをＬＣＤ用データへ
変換する液晶表示制御回路に、本発明を適用した実施例
である。

ＶＳＹＮＣは垂直同期信号で１フレ一ム周期の信号であ
る。ＨＳＹＮＣは水平同期信号で１ライン周期の信号で
ある。これらの信号はドツトクロツタＣＫに同期してタ
イミング発生回路にとり込まれ、さらに制御信号発生回
路はＬＣＤの制御に必要な信号ＹＤ　（Ｙドライバのス
キャンニングスタートパルス）、ＷＦ（交流化信号）、
ＬＰ（Ｘドライバのラッチパルス兼Ｙドライバのシフト
クロック）、Ｘ５ＣＬ　（Ｘドライバのシフトクロック
）等の信号を出力する。セレクタ１０５はセレクト人力
Ｓが“Ｈ”レベルのときはＡ入力をＹに出力し、“Ｌ”
レベルのときはＢ入力をＹに出力するセレクタである。

従って、通常動作時すなわち５ＴＮＢＹ＝”Ｈ”レベル
のときは、ＷＦには信号１１１が、ＬＰには信号１１２
が出力される。またＹＤにはＡＮＤゲート１０９を介し
て信号１１０が出力される。１０４は１／１６分周回路
で入力（ＨＳＹＮＣ）信号を１／１６分周して１１３に
出力する。スタンバイモードへ入ると５ＴＮＢＹ＝“Ｌ
”レベルとなるため、ＡＮＤゲート１０６〜１０８の出
力は“Ｌ”レベルに固定され、タイミング発生回路１０
２、制御信号発生回路１０３、データジェネレータ１０
１は静止状態となる。従って、ＤＯ〜Ｄ３、Ｘ５ＣＬも
静止し、ＹＤはＡＮＤゲート１０９によって“Ｌ”レベ
ルに固定される。５ＴＮＢＹ＝”Ｌ”レベルによって、
セレクタ１０５がＢ入力をレフトしているので、ＷＦへ
はＶＳＹＮＣが出力されＬＰにはＨＳＹＮＣを１／１６
分周した信号１１３が出力される。従ってスタンバイモ
ードへ入ると、ＷＦにＶＳＹＮＣが、ＬＰにＨＳＹＮＣ
を１／１６分周した信号が出力されて、後の残りの出力
は固定される。第３図で説明した様に本来Ｙドライバは
、ＹＤをスタートパルスとしてこれをＬＰでシフトして
いき順にＹｌ、Ｙ２・・・を選択されていくのだが、前
述した様にスタンバイモードに入ると、ＹＤは“Ｌ”レ
ベルに固定されるので、ＬＰが２００発入６とＹ１〜Ｙ
２Ｏ０はすべて非選択状態となる。また、ＷＦにはＶＳ
ＹＮＣが与えられるでいるので、直流駆動されることは
ない。

Ｘドライバについても同様に、ＷＦが入力されているた
め直流駆動とならず、しかもＹドライバがすべて非選択
状態にあればＸドライバのデータが選択もしくは非選択
のどちらで止まっていても、何も表示されることはない
。スタンバイモードにおいて、第１図の回路で動作して
いるのは１０４の１／１６分周回路と１０５のセレクタ
のみで、他の回路はすべて静止状態である７通常ＶＳＹ
ＮＣの周波数は５０Ｈｚ　〜７０Ｈｚ、Ｈ５ＹＮＣの周
波数は２０ｋＨｚ〜４０ｋＨｚであるので、ＯＫの周波
数２０〜３０ＭＨｚで動作している通常動作時と比べる
と、はとんど無視できる消費電力である。ＬＣＤ内の消
費電力についても、ドライバに与えられる信号で動作し
ているのは、ＷＦ（＝ＶＳＹＮＣ）とＬＰだけである。

ＬＰはＨＳＹＮＣをさらに１／１６分周して周波数を低
くしであるので、ＬＣＤ内の消費電力も極めて少なくす
ることができる０本実施例では、スタンバイモードでの
ＬＰ信号にＨＳＹＮＣをｌ／１６分周した信号を用いた
が、回路を簡略化するために１０４の分周回路を取り除
いてＨＳＹＮＣをそのまま出力してもよい、あるいは、
ＬＣＤがさらに遅い周波数を許容できれば、ＷＦと同じ
信号、すなわちＶＳＹＮＣをＬＰに出力してもよい、Ｗ
Ｆについても、ＶＳＹＮＣをさらに分周して出力するこ
とも可能である。

［発明の効果］以上述べた様に、本発明によれば■ＬｅＤをオン／オフ
制御することなしに、５ＴＮＢＹ信号の制御のみでスタ
ンバイ状態と通常表示状態との切換えを簡単に行なうこ
とができる。しかも、本発明の液晶表示制御回路内のみ
ならずＬＣＤ内の消費電力も大きく削減することができ
る。また、本発明によれば、インヒビット機能を持たな
いドライバを用いてもスタンバイ状態で表示を非選択に
できる。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図。第２図は６４０ｘ２００ドツトマトリツクスＬＣＤのブ
ロック図。第３図は第２図に示すＬＣＤの動作タイミング図。第４図及び第５図は従来の液晶表示制御回路のブロック
図。以上出願人　セイコーエプソン株式会社代理人　弁理士　鈴　木　喜三部（他１名）第１図第２図Ｆ第３図

Claims

【特許請求の範囲】入力信号を基に、液晶表示装置内のドライバＩＣに適し
た制御信号を出力する液晶表示制御回路において、ａ）垂直同期信号、水平同期信号、及びクロック信号入
力、ｂ）前記入力信号を基にドライバＩＣに適した制御信号
を発生する制御信号発生回路、ｃ）交流化信号、Ｙドライバのシフトクロック及びＹド
ライバのスキャンニングスタートパルス出力、ｄ）通常表示状態とスタンバイ状態を切換えるスタンバ
イ制御入力、ｅ）交流化信号及びＹドライバのシフトクロックとして
、前記通常表示状態では前記制御信号発生回路で発生し
た所定の信号を選択し、前記スタンバイ状態では、前記
制御信号発生回路を経由せずに、前記通常表示時の所定
の信号と等しいかもしくは低い周波数の信号を選択し出
力する手段、ｆ）前記スタンバイ状態において、前記制御信号発生回
路を静止状態にするよう制御する手段、を備えたことを
特徴とする液晶表示制御回路。