JPH0451328A - 複合型命令スケジューリング処理装置 - Google Patents

複合型命令スケジューリング処理装置

Info

Publication number
JPH0451328A
JPH0451328A JP16108690A JP16108690A JPH0451328A JP H0451328 A JPH0451328 A JP H0451328A JP 16108690 A JP16108690 A JP 16108690A JP 16108690 A JP16108690 A JP 16108690A JP H0451328 A JPH0451328 A JP H0451328A
Authority
JP
Japan
Prior art keywords
instruction
operations
type instruction
composite type
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16108690A
Other languages
English (en)
Other versions
JP3175768B2 (ja
Inventor
Masakazu Hayashi
正和 林
Masaaki Takiuchi
滝内 政昭
Kouji Hotsuta
堀田 拡二
Teruhiro Watanabe
渡辺 照洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16108690A priority Critical patent/JP3175768B2/ja
Publication of JPH0451328A publication Critical patent/JPH0451328A/ja
Application granted granted Critical
Publication of JP3175768B2 publication Critical patent/JP3175768B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)
  • Multi Processors (AREA)
  • Devices For Executing Special Programs (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 同時発信の単位となる命令中に複数のオペレーションが
格納される複合型命令におけるオペレーションの組み合
わせおよび配置位置を決定する複合型命令スケジューリ
ング処理方式に関し実行性能のよい複合型命令を効率的
に作成できるようにすることを目的とし。
直線的に並べられたオペレーションについてのデータ依
存関係を解析するデータ依存解析処理部と、解析したデ
ータ依存関係をもとに、オペレーションの優先順位を決
定する優先順位決定処理部と、決定した優先順位に従っ
て、各オペレーションを複合型命令に配置する複合型命
令作成処理部とを備えるように構成する。
〔産業上の利用分野〕
本発明は、同時発信の単位となる命令中に複数のオペレ
ーションが格納される複合型命令におけるオペレーショ
ンの組み合わせおよび配置位置を決定する複合型命令ス
ケジューリング処理方式に関する。
〔従来の技術〕
第10図は本発明の詳細な説明するだめの複合型命令の
例を示す。
複数個の演算ユニットを備え1いくつかの命令を組み合
わせた複合型命令を、同時発信して、並列に実行させる
ことにより、命令実行の高速化を図った計算機が考えら
れている。第10図は、その複合型命令の例であって、
96ピント長の複合型命令の中に、それぞれ32ビツト
長の3個の命令を格納できるようになっている。以下、
複合型命令の中に格納されている個々の命令を、“オペ
レーション”という。
このオペレーションを複合型命令の並びの中にどう配置
するかによって、その実行性能が変わってくることにな
るが、従来、オペレーションを配置する命令スケジュー
リングの処理について、効率のよい方式が確立されてい
なかった。
〔発明が解決しようとする課題〕
複合型命令アーキテクチャの命令スケジューリング時に
は、以下の点を考慮する必要がある。
(1)各オペレーションは、それぞれ実行時間が異なる
。すなわち、実行に要するマシンクロック数が異なる。
(2)オペレーションの組み合わせや、オペレーション
を複合型命令のどの位置に置くかということには、制限
がある。
これらの点を考慮して、最短時間で実行できる複合型命
令を作成するとともに、できるだけ少ない複合型命令数
で、所望する処理を実現できるようにすることが望まれ
る。
本発明は上記問題点の解決を図り、実行性能のよい複合
型命令を効率的に作成できるようにすることを目的とし
ている。
〔課題を解決するだめの手段〕
第1図は本発明の原理説明図である。
第1図において、10はCPUおよびメモリなどを備え
たデータ処理装置、11は個々のオペレーションの並び
を記憶するオペレーション列記憶部、12はデータ依存
グラフを作成するデータ依存解析処理部、13はデータ
依存グラフを解析し優先順位に従ってグラフの並び換え
を行う優先順位決定処理部、14はオペレーションの配
置位置を決定し、複合型命令を作成する複合型命令作成
処理部、15は各オペレーションで扱うデータの定義/
参照関係を示すデータ依存グラフ、16は作成した複合
型命令を格納する複合型命令格納部を表す。
オペレーション列記憶部11は9例えば既存のコンパイ
ラが出力したアセンブラ言語相当の命令列からなる直線
的なオペレーションの並びを記憶する。
本発明は、このオペレーション列記憶部11に記ffl
されているオペレーション列から、最適な複合命令列を
作成する技術を提供するものである。
データ依存解析処理部12は、各オペレーション11.
+2.・・・間のデータ依存関係、すなわち定義/参照
関係を解析し、データ依存グラフ15を作成する。
優先順位決定処理部13は、データ依存グラフ15をも
とに、命令終了可能時間や命令発信可能時間などのいく
つかの基準によりオペレーションの優先順位を決定し、
データ依存グラフ15におけるオペレーションの並び換
えを行う。
複合型命令作成処理部14ば、優先順位決定処理部13
が決定したオペレーションの優先順位に従って、各オペ
レーションを複合型命令に配置し複合型命令格納部16
に格納する。
〔作用〕
オペレーション12が オペレーションi1の定義した
データを参照し、オペレーションi5がオペレーション
i3およびオペレーションi4の定義したデータを参照
し、・・・・・・というように、各オペレーション間に
データの定義/参照の依存関係がある場合、データ依存
解析処理部12は、これを解析して第1図に示すような
データ依存グラフ15を作成する。なお、データ依存グ
ラフ15は、各オペレーションを示す制御表と、それら
の制御表間のポインタによって実現される。
このデータ依存グラフ15を参考にすることにより、ど
のオペレーションを先に実行させなければならないかが
わかる。また、各オペレーションの実行可能な時間を考
慮することにより、最短時間で実行できる基準を求める
ことができる。
特に、この基準として、命令発信可能時間を考慮するこ
とにより、定義/参照関係の逆転を防ぎまた。命令終了
可能時間を考慮することにより全体の終了時間を早くす
ることができる。
複合型命令作成処理部14は、優先順位決定処理部13
の結果をもとに、オペレーションの組み合わせとして正
しいか否かの判定を行いながら。
各オペレーションを複合型命令中に配置していく。
第1図に示す例では、1番目の複合型命令r1にオペレ
ーションil、i3.  i4が配置され2番目の複合
型命令■2にオペレーション12゜i5.i7が配置さ
れ、・・・というように、複合型命令が作成されている
〔実施例〕
第2図は本発明により作成する複合型命令を実行する複
合型命令計算機の例、第3図は本発明の適用例、第4図
は本発明の詳細な説明するためのオペレーションの並び
の例、第5図は本発明の実施例に係るデータ依存グラフ
の例、第6図は本発明の実施例で用いるデータ依存グラ
フの節点のデータ構造、第7図は本発明の実施例で用い
る辞書のデータ構造、第8図は本発明の実施例に係る優
先順位の基準の例、第9図は本発明の一実施例処理フロ
ーを示す。
本発明は1例えば第2図に示す複合型命令計算機20で
実行する複合型命令の列を作成するものである。この複
合型命令計算機20は、2つの整数演算ユニッ)22.
23と、浮動小数点加算ユニット24と、浮動小数点乗
算ユニンI・25の4つの演算ユニットを備えている。
これらの各演算ユニットは、並列に動作可能である。
複合型命令は1図示省略した主記憶からフェッチされ、
複合型命令レジスタ21に逐次セットされる。この例で
は、1つの複合型命令内に、最大3つのオペレーション
が入るようになっており。
3オペレーシヨンが同時に発信されて、該当する整数演
算ユニッ1−22.23.浮動小数点加算ユニyト24
.浮動小数点乗算ユニy I□ 25を動作させるよう
になっている。
各ユニットは、それぞれ1つのオペレーションだけを実
行できるので、複合型命令の中で組み合わせることので
きるオペレーションは、以下のようなものである。ここ
で。
I;整数(Integer)系オペレーション(l、〇
へD/5TORB系を含む) F:浮動小数点(F loa t i ng)系オペレ
ーションB:分岐系オペレーション とする。
■ B→1個と、I→2個。
■ B→1個と、I−)1個と、F−+1個。
■ B→1個と、F→2個。
■ ■→2個と、F→1個。
■ ■→1個と、F→2個。
第3図は1以上のような複合型命令計算機2゜で実行す
る複合型命令を出力するコンパイラ3゜の構成例を示し
ている。
コンパイラ30における処理フェーズ(a)〜(f)は
従来の通常のコンパイラと同様である。すなわち以下の
処理を行う。
(a)  ソースプログラムを入力して、構文解析を行
つ。
(b)  構文解析結果をもとに、意味解析を行う。
(C)  データの割付けを行う。
(d)  処理論理の変更やデータ型の変更などの最適
化を行う。
(C)  レジスタの割付けを行う。
(f)  アセンブラ言語レベルのコード生成を行う。
本発明は、その次の処理フェーズ(掲に関連しており、
コード生成フェーズ(f)の出力を、実行順に羅列され
たオペレーション列とみて、命令スケジューリングを行
う。その結果、複合型命令を作成する。
以下、具体例に従って2本発明の詳細な説明する。
例えば、第4図に示すようなオペレーション■〜■の並
びから、第2図に示す複合型計算機20で実行する複合
型命令を作成するものとする。
第4図に示すオペレーションは、それぞれ次のような機
能を持つ。
なお、 fprl〜fpr5は浮動小数点レジスタを示
しS  b(i)、 a(i)等は変数を示す。
(1)  fload  x、r1 浮動小数点変数χの値を、レジスタr1にロドする。
(2)  fstore  rl、x レジスタr1内の浮動小数点の値を1変数Xにストアす
る。
(3)  fmult  rl、、r2.r3レジスタ
r1とレジスタr2内の浮動小数点を乗算し、結果をレ
ジスタr3に格納する。
(4)  fadd  rl、r2.r3レジスタr1
とレジスタr2内の浮動小数点を加算し、結果をレジス
タr3に格納する。
本発明に係る命令スケジューリングでは、第4図に示す
ようなオペレーションの並びを入力して。
以下のような処理を行う。
(i)データ依存グラフの作成 入力された各オペレーションを節点とし、そこから、そ
のオペレーションのオペランドを定義している節点およ
び実行順序を変更できない(その命令を追い抜いて実行
できない)節点に対して連鎖および逆連鎖をはる。
第5図は、第4図に示すオペレーションの並びから作成
したデータ依存グラフの例である。第5図に示す矢印は
定義連鎖であり、この矢印の逆は参照連鎖となる。例え
ば■のオペレーションではfprL fpr2を参照し
ており、このfprl、、 fpr2を定義しているオ
ペレーションは■、■であることから、■から■および
■への定義連鎖がはられることになる。
この節点の情報は1例えば第6図に示すようなデータ構
造によって管理される。ここで、各要素は、以下の内容
である。
命令列 :入力オペレーションを指す。
節点番号二人力順のオペレーションの番号。
定義連鎖:このオペレーションが利用しているオペレー
ションへの連鎖(すなわち。
このオペレーションより以前に実行 されていなければならないオペレー ションへの連鎖)。
参照連鎖・このオペレーションの結果を利用しているオ
ペレーションへの連鎖。
FINISll  :節点を並び換える基準値。
DISPATCII :節点を並び換える第2の基準値
オペランドの定義/参照は、各オペレージジンに出現す
るオペランドを、第7図に示すようなデータ構造を持つ
「辞書」に登録し、オペランドの出現ごとに、この辞書
の参照・更新・登録を行っていくことにより、調べるこ
とができる。
木実施例では、検索の高速化のため、この辞書を2分木
構造で管理するようにしており、オペランドのアルファ
ヘット順て、前方のものを左の子供、後方のものを右の
子供とするポインタで管理する。子供となるオペランド
がない場合、 DICTIONARYの要素は、空ポイ
ンタである。
オペランドの種類は、浮動小数点レジスタ番号汎用レジ
スタ番号5変数名または定数名の種類を示すものである
(11)データ依存グラフの解析 データ依存グラフが完成したならば、そのグラフをもと
に、命令を選択するだめの優先順位の基準を計算する。
データ依存グラフは、前述のように各節点(第ペレーシ
ョンの定義/参照関係を示したものといえる。
2節点u、vの間に、v−ンuの関係がある(節点Vの
定義連鎖が節点Uを指している)ということは、■の実
行はUの実行が完了するまで待たなければならないこと
を意味する。これはUの実行かtτ(τはマシンサイク
ル)かかるとすればVの実行は、Uの開始後もτ後に実
行されるということである。
このように、定義連鎖でつながれている節点の間には、
「優先権」が存在する。この優先権を考慮したスケジュ
ールを行わなければならない。また、いくつかの実行可
能なオペレーションがあった場合に、実行の終了に長時
間かかるオペレーションを優先的に実行させたほうが、
効率よくスケジュールすることができる。そのため、命
令終了可能時間を示すFINISIIと、命令発信可能
時間を示すDISFATCllの2つの以下の基準を用
いる。
■ FINISII 命令終了可能時間を示ず基準をF I 11 I S 
I+といい。
以下の式で計算する。FINISII値が大きいほど、
早く発信させる必要がある。
(vlv−>ul→:定義連鎖 ここで EX[EC(x)は1節点Xのオペレーション
を実行するのに必要とするマシンサイクル数である。
■  DISFATCll DISPATCII(V)は、オペレーションVがその
演算ユニンl−に発信される最短のマシンサイクル時を
示したものである。
各オペレーションが実行される演算ユニットが空き状態
で、キャッシュミスやTLBヒツトミスなどがない通常
状態であれば、そのオペレーションの実行時間は、ハー
ドウェアによって決まっている。
したがって、 DISF’ATCII(v)は計算可能
であり以下の式により計算される。DISFATCll
値が小さい方はど、早く発信させなければならない。
(vlv−〉ul→:定義連鎖 第8図(イ)は、第5図に示すデータ依存グラフについ
て1以上の式により計算した各節点のFIN r S 
H値(FT)を示しており、第8図(ロ)ハ。
DISFATCll値(DI)を示している。なお、こ
の例では、オペレーションの実行時間を次のように仮定
している。
fload/fstoreの実行時間→1τfmult
の実行時間   →4τ fadd  の実行時間   →3τ (■)節点の並び換え グラフの解析により求めたFINISIIとDISPA
TCllとをもとに2節点を並び換える。本実施例での
並び換えの基準は、優先度の高いものから以下の通りと
している。
■ FINISIIの早い順番 ■ F I N I S I+が等しい場合にはDIS
FATCll値の大きい順番 ■ FINISIIもDISI’ATCI+も等しい場
合には。
入力の順番 (iv)複合型命令の作成 優先順位に従って並べ換えた節点の順番に、以下の(a
)〜(C)の要領で複合型命令を作成する。
(a)  まず、オペレーションVを格納すべき複合型
命令を探す。探すときの出発点は。
■ 複合型命令の基点。
■ Vを定義している節点Uが格納されている命令の位
置。
■ Vと同じ演算ユニットを使用するもので。
■より前に発信されたオペレーションUが格納されてい
る命令の位置 のうち、複合型命令の基点から一番遠い命令。
すなわち一番遅く発信される命令である。
(b)  出発点から複合型命令■をたどり1節点Vが
命令Iの中に組み合わせ的に格納できるかを調べる。も
し格納できる場合には、複合型命令Iの中に■を組み入
れる。格納できない場合には複合型命令■の次の命令に
ついて同しことを行】 8 節点■が、命令Iの中に格納できる条件は1)命令rの
中にオペレーションを入れる余裕がある(3オペレーシ
ヨンすべてが埋まっているわけではない) ii)3オペレーシヨンの組み合わせが、ハードウェア
的に許されるものである という条件である。このii)の条件は、演算の組み合
わせについてのテーブルを作成しておけば、容易にチェ
ンジできる。
(C)  処理(b)の途中で、命令Iが3オペレーシ
ヨンで埋まったときは、新しく複合型命令を作成しその
中に■を組み込む。
以上の処理(a)〜(C)が終了したとき、複合型命令
の基点から順にたどったものが、求める複合型命令列と
なる。
第9図は2以上説明した本発明の実施例による処理の概
要を処理フローの形で示したものであり以下のとおりで
ある。
(i)各オペレーションを節点としたデータ依存グラフ
を作成する。
(11)データ依存グラフを解析し、優先順位の基準と
するFINISII値とDISPATCH値とを各節点
ごとに計算する。
(iii ) FINISII値と旧5PATCII値
とをもとに9節点を並べ換える。
(iv)並べ換えた節点の順番に従って、各オペレーシ
ョンを格納すべき複合型命令を探し、格納できる条件を
チェンジしたうえで、複合型命令に組み入れる。
以上の処理において、(i)〜(iii )は、命令実
行時間をできるだけ短くすることを考慮した処理であり
、(iv)は1命令長を短くすることを考慮した処理と
なっている。
実施例として、第2図に示すような複合計算機20で実
行する複合型命令を作成する命令スケジューリングを説
明したが、演算ユニットの構成が変わっても、同様に本
発明を適用することが可能である。また1同時発信数は
必ずしも3でなくてもよく、同時発信数が異なっていて
も同様に実施できる。
〔発明の効果〕
以上説明したように2本発明によれば、全体の実行時間
が短い最適な複合型命令列を作成することができ2また
。オペレーションを複合型命令に効率的に詰め込むこと
により、複合型命令数を少なくすることが可能になる。
【図面の簡単な説明】
第1図は本発明の原理説明図 第2図は本発明により作成する複合型命令を実行する複
合型命令計算機の例 第3図は本発明の適用例。 第4図は本発明の詳細な説明するためのオペレーション
の並びの例 第5図は本発明の実施例に係るデータ依存グラフの例 第6図は本発明の実施例で用いるデータ依存グラフの節
点のデータ構造。 第7図は本発明の実施例で用いる辞書のデータ構造5 第8図は本発明の実施例に係る優先順位の基準の例。 第9図は本発明の一実施例処理フロー 第10図は本発明の詳細な説明するための複合型命令の
例を示す。 図中、10はデータ処理装置、11はオペレーション列
記憶部、12はデータ依存解析処理部13は優先順位決
定処理部、14は複合型命令作成処理部、15はデータ
依存グラフを表す。

Claims (1)

  1. 【特許請求の範囲】 1、同時発信の単位となる命令中に複数のオペレーショ
    ンが格納される複合型命令におけるオペレーションの組
    み合わせおよび配置位置を決定する複合型命令スケジュ
    ーリング処理方式において、直線的に並べられたオペレ
    ーションについてのデータ依存関係を解析するデータ依
    存解析処理部(12)と、 解析したデータ依存関係をもとに、オペレーションの優
    先順位を決定する優先順位決定処理部(13)と、 決定した優先順位に従って、各オペレーションを複合型
    命令に配置する複合型命令作成処理部(14)とを備え
    たことを特徴とする複合型命令スケジューリング処理方
    式。 2、前記オペレーションの優先順位は、各オペレーショ
    ンについての実行終了可能な時間と、各オペレーション
    が最も早く発信可能な時間とにより評価されることを特
    徴とする請求項1記載の複合型命令スケジューリング処
    理方式。
JP16108690A 1990-06-19 1990-06-19 複合型命令スケジューリング処理装置 Expired - Fee Related JP3175768B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16108690A JP3175768B2 (ja) 1990-06-19 1990-06-19 複合型命令スケジューリング処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16108690A JP3175768B2 (ja) 1990-06-19 1990-06-19 複合型命令スケジューリング処理装置

Publications (2)

Publication Number Publication Date
JPH0451328A true JPH0451328A (ja) 1992-02-19
JP3175768B2 JP3175768B2 (ja) 2001-06-11

Family

ID=15728350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16108690A Expired - Fee Related JP3175768B2 (ja) 1990-06-19 1990-06-19 複合型命令スケジューリング処理装置

Country Status (1)

Country Link
JP (1) JP3175768B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000284970A (ja) * 1999-03-29 2000-10-13 Matsushita Electric Ind Co Ltd プログラム変換装置及びプロセッサ
JP2003527711A (ja) * 2000-03-10 2003-09-16 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ データ処理装置、データ処理装置を動作させる方法及びプログラムをコンパイルする方法
WO2004068342A1 (ja) * 2003-01-28 2004-08-12 Catena Corporation ソフトウェア開発前処理方法、ソフトウェア制御方法、ソフトウェア開発方法並びにソフトウェア開発装置
JP2006243838A (ja) * 2005-02-28 2006-09-14 Toshiba Corp プログラム開発装置
JP2009048252A (ja) * 2007-08-14 2009-03-05 Oki Electric Ind Co Ltd プログラム変換装置及びコンパイラプログラム
JP2011198198A (ja) * 2010-03-23 2011-10-06 Nec System Technologies Ltd 命令スケジューリング装置、命令スケジューリング方法および命令スケジューリングプログラム

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000284970A (ja) * 1999-03-29 2000-10-13 Matsushita Electric Ind Co Ltd プログラム変換装置及びプロセッサ
JP2003527711A (ja) * 2000-03-10 2003-09-16 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ データ処理装置、データ処理装置を動作させる方法及びプログラムをコンパイルする方法
JP4884634B2 (ja) * 2000-03-10 2012-02-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ データ処理装置、データ処理装置を動作させる方法及びプログラムをコンパイルする方法
WO2004068342A1 (ja) * 2003-01-28 2004-08-12 Catena Corporation ソフトウェア開発前処理方法、ソフトウェア制御方法、ソフトウェア開発方法並びにソフトウェア開発装置
JP2006243838A (ja) * 2005-02-28 2006-09-14 Toshiba Corp プログラム開発装置
US7917899B2 (en) 2005-02-28 2011-03-29 Kabushiki Kaisha Toshiba Program development apparatus, method for developing a program, and a computer program product for executing an application for a program development apparatus
JP2009048252A (ja) * 2007-08-14 2009-03-05 Oki Electric Ind Co Ltd プログラム変換装置及びコンパイラプログラム
JP2011198198A (ja) * 2010-03-23 2011-10-06 Nec System Technologies Ltd 命令スケジューリング装置、命令スケジューリング方法および命令スケジューリングプログラム

Also Published As

Publication number Publication date
JP3175768B2 (ja) 2001-06-11

Similar Documents

Publication Publication Date Title
Rau et al. Some scheduling techniques and an easily schedulable horizontal architecture for high performance scientific computing
Cronquist et al. Specifying and compiling applications for RaPiD
Treleaven et al. Data-driven and demand-driven computer architecture
Hsu et al. Highly concurrent scalar processing
US5201057A (en) System for extracting low level concurrency from serial instruction streams
JP2502960B2 (ja) マイクロコンピュ−タ、ならびにマイクロコンピユ−タおよびマイクロコンピユ−タ・ネットワ−クを動作させる方法
US5710902A (en) Instruction dependency chain indentifier
JP2002024011A (ja) プロセッサにおける命令の叙述された実行
Girkar et al. Partitioning programs for parallel execution
Hoare Parallel programming: An axiomatic approach
EP4211553A1 (en) Method of interleaved processing on a general-purpose computing core
US20050257200A1 (en) Generating code for a configurable microprocessor
JPH0451328A (ja) 複合型命令スケジューリング処理装置
CN116113940A (zh) 一种图计算装置、处理方法及相关设备
JP3311381B2 (ja) コンパイラにおける命令スケジューリング処理方法
Sint MIDL-A microinstruction description language
Pike The implementation of Newsqueak
Moon et al. Generalized multiway branch unit for VLIW microprocessors
Page Parameterised processor generation
Mosteo Reactive programming in Ada 2012 with RxAda
Knee Program development and performance prediction on BSP machines using Opal
Krishnan et al. Executing sequential binaries on a clustered multithreaded architecture with speculation support
Ojstersek et al. Automatic grain size determination for a macro dataflow real-time system
Snelling The design and analysis of a stateless data-flow architecture
KR940000883B1 (ko) 동시 처리형 커먼 lisp

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees