JPH0451484Y2 - - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案は、半導体装置に用いられる半導体素子
搭載用基板に関するものである。

（従来の技術） この種の半導体素子搭載用基板は、その搭載部
に半導体素子を搭載固定するとともに、この半導
体素子と基板上に形成した導体回路とをボンデイ
ングワイヤ等を使用して電気的に接続して、半導
体装置として利用されるものである。ところで、
この基板上に搭載される半導体素子、導体回路及
びボンデイングワイヤは、外部から与えられる衝
撃や空気中の湿気等に非常に影響を受け易いもの
であるから、これらを種々な方法によつて保護し
なければならない。

このような半導体素子等の保護は、通常、次の
ようにして行なわれている。すなわち、保護の必
要な個所（通常半導体素子の近傍が多い）に封止
樹脂を滴下するか、あるいは保護の必要な個所の
全体を金属製のキヤツプ等によつて覆うことであ
る。特に、封止樹脂を滴下して保護する場合にあ
つては、滴下された樹脂がその他の部分に流出し
ないようにするために、例えば第１図に示したよ
うな堰部材を必要個所の周囲に固定してこの堰部
材で囲まれた部分に上述した樹脂を滴下するので
ある。いずれにしても、半導体素子等を保護する
ためいは、半導体素子の近傍にキヤツプあるいは
堰部材を固定することが多いが、この固定は基板
上に形成した各導体回路のさらに上側において行
なわれる。導体回路を形成した後でないと、キヤ
ツプや堰部材を固定することができないからであ
る。

ところで、これらキヤツプや堰部材の固定は確
実になされなければならないのは当然である。こ
れらのキヤツプや堰部材内の樹脂はもともと外部
からの衝撃や湿気等から半導体素子等を保護する
ためのものであるから、固定後のこれらキヤツプ
や堰部材と基板側との間に間隙が生じてはならな
い。そのためには、キヤツプや堰部材の固定する
部分において凹凸が小さいことが好ましい。従つ
て、これらのキヤツプや堰部材の確実な固定と
は、これらのキヤツプや堰部材の固定部分に凹凸
を小さくして、固定後のキヤツプや堰部材と基板
間に間隙が生じないようにすることである。

ところが、従来のこれらキヤツプや堰部材３０
の固定は、第９図〜第１１図に示したように、そ
の下面に予じめ形成しておいた接着材及び導体回
路上のソルダーレジスト等を介して、各導体回路
３１の上側に貼付していたのである。この従来の
貼付状態を具体的に説明すると、第９図はキヤツ
プや堰部材３０を固定する前の状態を示した平面
図であり、この第９図に破線で示した固着部分３
２にキヤツプあるいは堰部材３０の接着部が対応
するのである。そして、この破線で示した固着部
分３２内の中心（ここには半導体素子のための搭
載部３３が形成されている）に向けて各導体回路
３１の端部が配設されている。各導体回路３１の
端部がある一点に集中するように配置されている
と、当然各導体回路３１間の間隔にバラツキが生
ずる。つまり、固着部分３２において各導体回路
３１の間隔を見てみると、第１０図に示したよう
に広い部分もあれば狭い部分もある。このような
状態のところへ、第１１図に示したようにキヤツ
プや堰部材３０を固着させると、各導体回路３１
間の間隔にバラツキがあることによつて間隙３４
が生ずることになるのである。このような間隙３
４が生じれば、上述したように、半導体素子等を
保護を目的としたキヤツプや堰部材３０を基板に
固着する意味が無くなつてしまうのである。

なお、以上のような間隙３４の発生を回避する
ために、キヤツプや堰部材３０の下面に固着した
接着シートの厚さを厚くすることも考えられる。
しかしながら、このように接着シートの厚さを厚
くすると、キヤツプや堰部材３０を固着した際に
接着シートを構成している余剰部分がこれらのキ
ヤツプや堰部材３０からはみ出すことになり、こ
のはみ出し部分が半導体素子と接続されているボ
ンデイングパツドにかかり、その電気的接続が不
能となることがある。また、このような状態で封
止樹脂を充填した場合に半導体素子等の保護に悪
影響を及ぼす気泡が発生することもある。

（考案が解決しようとする問題点） 本考案は以上のような実状に鑑みてなされたも
ので、その解決しようとする問題点は、導体回路
を形成した基板上にキヤツプや堰部材を固定する
場合に生じる間隙である。

そして、本考案の目的とするところは、各導体
回路間に適宜な支持突起を形成することによつて
各導体回路間の間隔を略均等にし、これによりキ
ヤツプや堰部材の基板に対する固定を確実なもの
として、半導体素子等の保護を確実に行なうこと
のできる半導体素子搭載用基板を提供することに
ある。

（問題点を解決するための手段） 以上の問題点を解決するために、本考案が採つ
た手段は、実施例に対応する第１図〜第８図を参
照して説明すると、 半導体素子１３を搭載するための搭載部１２を
有するとともに、この搭載部１２の近傍に半導体
素子１３と結線されるため所定高さ盛り上がつた
複数の導体回路１４を形成した半導体素子搭載用
基板において、 搭載部１２の近傍周囲であつて各導体回路１４
間に、これら各導体回路１４と同じ程度の高さを
有する支持突起２０を、各導体回路１４とは干渉
しないように形成したことを特徴とする半導体素
子搭載用基板１０ である。

要するに、この手段は、各導体回路１４間に何
等の処理をも施さなければ各導体回路１４間の間
隔にバラツキが生じるのであるが、このバラツキ
を各導体回路１４間に支持突起２０を形成するこ
とによつて解消したものなのである。

（考案の作用） 以上のような手段を採ることによつて、本考案
に係る半導体素子搭載用基板１０にあつては、次
のような作用がある。すなわち、第３図〜第５図
に示すように、搭載部１２の近傍周囲であつて各
導体回路１４間に、これら各導体回路１４と同じ
程度の高さを有する支持突起２０を、各導体回路
１４とは干渉しないように形成したことによつ
て、特にキヤツプ１６あるいは堰部材１７を固着
するための固着部分１８において、第４図及び第
５図に示したように、各導体回路１４間に生じて
いる間隔が均等化されている。このような状態に
なつているから、その上にキヤツプ１６あるいは
堰部材１７を固着した場合には第５図に示したよ
うに、各キヤツプ１６あるいは堰部材１７の下面
がこの下方に位置するソルダーレジスト１５ａ等
に非常によくなじむのである。つまり、各導体回
路１４の上側にキヤツプ１６あるいは堰部材１７
を固着した場合にあつても、従来問題となつてい
たような湿気を通す間隙の発生が防止されている
のである。

（実施例） 次に、本考案を、図面に示した具体的な実施例
に基づいてより詳細に説明する。

第１図及び第２図は共に本考案に係る半導体素
子搭載基板１０を示しているが、第１図に示した
半導体素子搭載用基板１０にあつてはその固着部
分１８に堰部材１７を固着したものであり、第２
図に示した半導体素子搭載用基板１０は固着部分
１８にキヤツプ１６を固着したものである。いず
れにしても、これらの各半導体素子搭載用基板１
０は、その基材１１の略中心部分に半導体素子１
３を搭載するための搭載部１２が形成してあり、
この搭載部１２の近傍に各導体回路１４の端部が
集中しているものである。また、各導体回路１４
は基材１１の表面に貼付またはエツチング処理に
よつて形成したものであるから、所定高さ盛り上
がつている。

そして、各導体回路１４間には、各図において
黒く塗り潰して明示したしように、所定高さ盛り
上がつた各導体回路１４と同じ程度の高さを有す
る支持突起２０が、各導体回路１４とは干渉しな
いように形成してある。これら各支持突起２０の
形成方法は種々考えることができるが、本例にあ
つては各導体回路１４と同じ材料によつて形成し
た。また、このように導体回路１４と同じ材料に
よつて形成した各支持突起２０は、各導体回路１
４の貼付あるいはエツチング処理の際に同時に形
成される。なお、各支持突起２０は各導体回路１
４とは異なる材料によつて別途形成して構成する
ことは可能である。

また、各支持突起２０は、固着部分１８にキヤ
ツプ１６や堰部材１７を固着した場合に、これら
のキヤツプ１６や堰部材１７の下方に間隙を形成
しないようにするためのものであるから、例えば
第３図に示したように破線で示した固着部分１８
からはみ出したものであつてもよいが、少なくと
も固着部分１８に対応する部分にのみ形成して実
施するものである。

さらに、各支持突起２０は、第３図に示したよ
うに直線的に形成して実施してもよいが、これら
支持突起２０の形状は第６図〜第８図に示したよ
うにな形状に形成して実施してもよい。第６図に
示した例の場合は、各支持突起２０の先端が各導
体回路１４に接触している場合を示している。こ
の場合には各支持突起２０の他端を導体回路１４
と同様に電気接続の用に供することができる。第
７図に示した例の場合は、各支持突起２０の先端
部分が固着部分１８の内側線に沿つて形成したも
のであり、このように形成した場合は各導体回路
１４間の間隔を実質的にゼロに近づけることがで
きる。第８図に示した例の場合は、各支持突起２
０を固着部分１８に対応する部分にのみ形成した
ものである。この場合は各支持突起２０の材料を
必要最小限度に抑えることができる。

以上のように各支持突起２０を形成した基材１
１上に、第４図に示したように、ソルダーレジス
ト１５ａを印刷した。このソルダーレジスト１５
ａの上に、第５図に示したように、接着シート１
５ｂを仮接着したキヤツプ１６あるいは堰部材１
７をプレス等の方法により接合後一体化した。

次に、各部材の材料等を具体的にして形成した
場合の実施例を説明する。

実施例 １ ガラスエポキシ樹脂からなる銅張り積層板上に
常法により、半導体素子１３と接続するための導
体回路１４及び支持突起２０を同一材料によつて
同時に形成した。その後、搭載部１２及び各導体
回路１４の先端部分を除いてソルダーレジスト１
５ａを印刷した。そして、常法の電解ニツケルメ
ツキ、金メツキを施した。

この半導体素子搭載用基板１０に、接着シート
１５ｂを仮接着した堰部材１７をプレスにより接
合一体化した。

実施例 ２ ガラストリアジン樹脂からなる銅張り積層板上
に、常法により、半導体素子１３と接続するため
の導体回路１４及び支持突起２０を同一材料によ
つて同時に形成した。その後、搭載部１２及び各
導体回路１４の先端部分を除いてソルダーレジス
ト１５ａを印刷した。そして、常法の電解ニツケ
ルメツキ、金メツキを施した。

この半導体素子搭載用基板１０の搭載部１２に
半導体素子１３を銀ペーストで固着した後、ワイ
ヤーボンデイングした。半導体素子１３上をポツ
チング樹脂で封止した後、さらにアルミニウム製
のキヤツプ１６で全体を封止した。

（考案の効果） 以上説明したように、本考案に係る半導体素子
搭載用基板１０によれば、 半導体素子１３を搭載するための搭載部１２を
有するとともに、この搭載部１２の近傍に半導体
素子１３と結線されるため所定高さ盛り上がつた
複数の導体回路１４を形成した半導体素子搭載用
基板において、 搭載部１２の近傍周囲であつて各導体回路１４
間に、これら各導体回路１４と同じ程度の高さを
有する支持突起２０を、各導体回路１４とは干渉
しないように形成したこと にその特徴があり、これにより、各導体回路間の
間隔を均等にすることができて、これによりキヤ
ツプや堰部材の基板に対する固定を確実なものと
して、半導体素子等の保護を確実に行なうことの
できる半導体素子搭載用基板を提供することがで
きるのである。

【図面の簡単な説明】

第１図は本考案に係る半導体素子搭載用基板の
斜視図、第２図は他の例を示す斜視図、第３図は
第１図の要部拡大部分平面図、第４図は第３図の
−線部分の拡大縦断面図、第５図は第４図に
示したものにキヤツプまたは堰部材を固着した状
態を示す縦断面図、第６図〜第８図のそれぞれは
各支持突起の形成方法を変えたものを示した第３
図に対応する部分平面図である。第９図〜第１１
図は従来の例を示すものであつて、第９図は第３
図に対応した平面図、第１０図は同第４図に対応
した縦断面図、第１１図は第５図に対応した縦断
面図である。 符号の説明、１０……半導体素子搭載用基板、
１１……基材、１２……搭載部、１３……半導体
素子、１４……導体回路、１６……キヤツプ、１
７……堰部材、１８……固着部分、２０……支持
突起。

Claims (1)

1. 【実用新案登録請求の範囲】 １） 半導体素子を搭載するための搭載部を有す
   るとともに、この搭載部の近傍に前記半導体素
   子と結線されるため所定高さ盛り上がつた複数
   の導体回路を形成した半導体素子搭載用基板に
   おいて、 前記搭載部の近傍周囲であつて前記各導体回
   路間に、これら各導体回路と同じ程度の高さを
   有する支持突起を、前記各導体回路とは干渉し
   ないように形成したことを特徴とする半導体素
   子搭載用基板。 ２） 前記支持突起を、前記各導体回路と同一材
   料によつて形成したことを特徴とする実用新案
   登録請求の範囲第１項に記載の半導体素子搭載
   用基板。