JPH0451489Y2 - - Google Patents

Info

Publication number
JPH0451489Y2
JPH0451489Y2 JP1987049712U JP4971287U JPH0451489Y2 JP H0451489 Y2 JPH0451489 Y2 JP H0451489Y2 JP 1987049712 U JP1987049712 U JP 1987049712U JP 4971287 U JP4971287 U JP 4971287U JP H0451489 Y2 JPH0451489 Y2 JP H0451489Y2
Authority
JP
Japan
Prior art keywords
leads
support plate
external
external lead
unconnected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1987049712U
Other languages
English (en)
Other versions
JPS63155650U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1987049712U priority Critical patent/JPH0451489Y2/ja
Publication of JPS63155650U publication Critical patent/JPS63155650U/ja
Application granted granted Critical
Publication of JPH0451489Y2 publication Critical patent/JPH0451489Y2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、パワートランジスタと厚膜回路とを
組み合せて樹脂封止したハイブリツドIC、これ
に類似の回路装置等の絶縁物封止型回路装置に関
し、更に詳細には、外部リード間の耐圧向上に関
する。
〔従来の技術〕
パワートランジスタチツプの厚膜回路とを組み
合せた従来の樹脂封止型ハイブリツドICは、第
5図に示す如く構成されている。第5図に示され
ているリードフレームから形成された金属製の放
熱支持板1には2つの孔2が設けられている。7
本の外部リード3,4,5,6,7,8,9は支
持板1の一端(下端)側近傍から第1の方向に沿
つて伸びるように導出され、かつ第1の方向に直
交する第2の方向に沿つて互いに並置されてい
る。外部リード3,4,5,7,8,9は支持板
1と一体に形成されていないので、これ等を非連
結外部リードと呼び、一方、外部リード6は支持
板1と一体に形成されているので、これを連結外
部リードと呼ぶことにする。10は厚膜素子を含
む回路装置であつて、支持板1の一端側寄りに固
着されている。なお、この回路装置10は保護樹
脂11で被覆されている。パワートランジスタチ
ツプ12は、支持板1の一端側から見て回路装置
10よりも遠い側の部分にろう材13(例えば
Pb−Sn−Ag半田)で固着されている。トランジ
スタチツプ12は支持板1の第1の方向に伸びる
中心線22上に配置されている。通常、トランジ
スタチツプ12は保護樹脂で被覆されるが、第5
図では省略されている。内部リード14,15,
18,19は回路装置10と外部リード3,4,
8,9とを接続し、内部リード16,17は回路
装置10を経由してパワートランジスタチツプ1
2と外部リード5,7とを接続している。樹脂封
止体20は、回路基盤10、パワートランジスタ
チツプ12、内部リード14〜19、及び外部リ
ード3〜9の支持板1の近傍部分を封止してい
る。なお、支持板1の2つの貫通孔2に対応して
2つの取付孔21が樹脂封止体20に生じてい
る。
ところで、第5図に示す如きハイブリツドIC
を回路基盤に装着する場合には、一般に外部リー
ド3〜9を折り曲げる。もし、外部リード3〜9
の折り曲げ位置が樹脂封止体20に接近すると、
外部リード3〜9と樹脂封止体20との間に剥離
が生じたり、樹脂封止体20にクラツクが発生す
る。この問題は外部リード3〜9の折り曲げ位置
を樹脂封止体20から離らかすことによつて解決
される。第5図の例では、非連結外部リード3〜
5及び7〜9に幅狭部24と幅広部23を設け、
連結外部リード6においても幅狭部26と幅広部
25を設け、各幅狭部24,26で折り曲げる。
幅広部23,25はリード折り曲げ時の応力緩衝
部分として機能し、樹脂封止体20の剥離及びク
ラツクを防止する。
なお、連結外部リード6の幅広部25の幅は、
支持板1を支えるために非連結外部リード3〜5
及び7〜9の幅広部23の幅よりも大きい。外部
リード3〜9の配列ピツチは標準化された2.54mm
(インチピツチ)である。但し、外部リード3と
4との間及び7と8との間は絶縁耐圧を高めるた
めに2倍のピツチになつている。
〔考案が解決しようとする問題点〕
第5図のハイブリツドICにおいて、パワート
ランジスタチツプ12が数百ボルトの高耐圧品で
ある場合には、コレクタに接続されている連結外
部リード6とエミツタに接続されている非連結外
部リード5及びベースに接続されている非連結外
部リード7との間の絶縁耐圧を高めなければなら
ない。非連結外部リード3と4との間又は7と8
との間のように外部リードを1本除去して標準ピ
ツチの2倍のピツチとすることが考えられるが、
必然的にハイブリツドICの小型化が阻害される。
上述の如き問題を解決するために、例えば、実
開昭58−6789号公報に開示されているように、非
連結外部リード5の幅広部23の右側突出部を除
去して左側突出部を大きくし、また非連結外部リ
ード7の幅広部23の左側突出部を除去して右側
突出部を大きくすることが考えられる。しかし、
連結外部リード6の幅広部25の幅は外の非連結
外部リードの幅広部23よりも幅が広いので、十
分な間隔を得ることができない。また、非連結外
部リード4と5との間隔が狭くなるという問題が
生じる。
また、トランジスタチツプ12と回路装置10
とを含む装置において、これ等と外部リードとの
電気的接続が容易且つ確実に達成できれば好都合
である。
そこで、本考案の目的は、耐圧を低下させるこ
となしに連結外部リードによる支持板の支持強度
を高め、且つ内部リードによる接続を容易に達成
することができる絶縁物封止型回路装置を提供す
ることにある。
[問題点を解決するための手段] 上記目的を達成するための本考案は、実施例を
示す図面の符号を参照して説明すると、連結外部
リード33を有する支持板31と、前記支持板3
1の一端側近傍から第1の方向に沿つて伸び、か
つ前記第1の方向に直交する第2の方向に沿つて
互いに並置され、かつ前記連結外部リード33に
対しても並置されている複数の非連結外部リード
34〜39と、前記支持板31に固着された半導
体チツプ42及び回路装置40と、前記半導体チ
ツプ42の上面側の電極を前記複数の非連結外部
リード34〜39から選択されたものに接続する
ための第1の内部リード44,45と、前記回路
装置40を前記複数の非連結外部リード34〜3
9から選択されたものに接続するための第2の内
部リード46〜49と、前記支持板31、前記連
結外部リード33及び前記非連結外部リード34
〜39の一部、前記半導体チツプ42、前記回路
装置40、及び前記第1及び第2の内部リード4
4,45,46〜49を封止する絶縁封止体50
とから成り、前記連結外部リード33及び前記非
連結外部リード34〜39が幅広部54,56と
幅狭部55,57とをそれぞれ有し、前記幅広部
54,56は前記支持板31に近い方に配設さ
れ、前記絶縁封止体50が前記幅広部54,56
の一部を覆うが、前記幅広部54,56の残部と
前記幅狭部55,57とを覆わないように形成さ
れている絶縁物封止型回路装置において、前記連
結外部リード33と前記非連結外部リード34〜
39とから成る外部リード配列の一方の端に前記
連結外部リード33が配置されており、前記連結
外部リード33の前記幅広部54の前記非連結外
部リード34〜39側の端が、前記連結外部リー
ド33の幅狭部55の前記非連結外部リード34
〜39側の端の延長線58から突出しないよう
に、又は前記連結外部リード33の前記幅広部5
4の前記非連結外部リード34〜39側の端が前
記幅狭部55の端の前記延長線58から突出する
幅aを、前記連結外部リード33の前記幅広部5
4の反対側の端が前記連結外部リード33の前記
幅狭部55の反対側の端の延長線59から突出す
る幅bよりも小さくなるように前記連結外部リー
ド33の幅広部54が形成されており、前記半導
体チツプ42は前記支持板31の前記第1の方向
に延びる中心線52と前記支持板31の前記連結
外部リード55が設けられている側の側面との間
に配置されており、前記回路装置40は前記支持
板31の前記半導体チツプ42が配置されている
領域と前記支持板31の前記一端側との間の領域
及び前記中心線52を横切る領域を含む部分に配
置されており、前記半導体チツプ42の下面の電
極は前記支持板31に電気的に接続されており、
前記半導体チツプ42の上面の電極42a,42
bは前記回路装置40を経由して前記連結外部リ
ード33の隣りの前記非連結外部リード34,3
5に前記第1の内部リード44,45によつて接
続されていることを特徴とする絶縁物封止型回路
装置に係わるものである。なお、半導体チツプ4
2の上面の電極を1つとすること又は複数とする
ことが可能であり、更に第1の内部リードを1本
とすること又は複数本とすることが可能である。
〔作用〕
上記考案における連結外部リード33は、外部
リード配列の最も端に配置され、幅広部54が非
対称に形成され、非連結外部リード34〜39が
配置されない側に幅広部54の突出部が十分に大
きく設けられている。従つて、支持板31を支え
るために要求される幅を十分に得ることができ
る。連結外部リード33とこれに隣接する非連結
外部リード34との間は連結外部リード33の幅
広部54を非対称にすることによつて十分に離
れ、所望の耐圧を得ることができる。
〔実施例〕
次に、第1図及び第2図に基づいて本考案の実
施例に係わるスイツチングレギユレータ用の樹脂
封止型ハイブリツドICを説明する。第1図に示
すハイブリツドICは、リードフレームに基づい
て形成されたNi被覆Cu材から成る支持板31を
含む。この支持板31の平面サイズは、横22×縦
19mmである。支持板31の第1の方向に伸びる中
心線52の一方の側に貫通孔32が設けられてい
る。
支持板31の一端側近傍から第1の方向に沿つ
て伸びる連結外部リード33と6本の非連結外部
リード34,35,36,37,38,39が設
けられている。合計7本の外部リード33〜39
は第1の方向(y軸方向)に直交する第2の方向
(x軸方向)に互いに並置され、インチピツチで
9ピン基準にリード列から2本抜いた配列とさ
れ、中心線52の一方の側に第1の群の外部リード
37,38,39が配置され、他方の側に残りの
4本の第2の群の外部リード33,34,35,
36が配置され、第1の群と第2の群は個々のリ
ード間隔よりも広い間隔Lで区画されている。各
外部リード33〜39は支持板31と同一材料か
ら成る。
支持板31の一端側寄りに平面形状長方形の厚
膜素子を含む回路装置40がエポキシ樹脂系接着
剤によつて固着されている。この回路装置40
は、セラミツク基板上に厚膜導体、厚膜抵抗等を
形成し、更にトランジスタ、ホトカプラー等を装
着したスイツチングレギユレータの制御回路のハ
イブリツドICである。回路装置40を覆うシリ
コンラバーから成る保護樹脂41は、内部リード
44〜49のワイヤボンデイングが終了した後に
設けられる。
支持板31の一端側から見て回路装置40より
も遠い部分であり且つ中心線52の他方の側にス
イツチングレギユレータのスイツチング素子とし
てのパワートランジスタチツプ42が配置され、
この下面のコレクタ電極が融点309℃のPb−Sn−
Ag系ろう材43即ち融点の高い半田によつて固
着されている。このパワートランジスタチツプ4
2はダイボンデイング法で固着されているために
ろう材43がチツプ以上に広がつている。半導体
チツプとしてのパワートランジスタチツプ42及
び回路装置40の配置を更に詳しく説明すると、
パワートランジスタチツプ42は支持板31の第
1の方向に延びる中心線52と支持板31の連結
外部リード55が設けられている側の側面との間
に配置されており、回路装置40は支持板31の
パワートランジスタチツプ42が配置されている
領域と支持板31の一端側との間の領域及び中心
線52を横切る領域を含む部分に配置されてい
る。
Al細線から成る2本の第1の内部リード44,
45はパワートランジスタチツプ42の上面の電
極としてのエミツタボンデイングパツド42a及
びベースボンデイングパツド42bと外部リード
34,35との間を回路装置40を経由して接続
している。残りの4本のAl細線から成る第2の
内部リード46,47,48,49は回路装置4
0と外部リード36,37,38,39との間を
接続している。なお、各内部リード44〜49は
超音波ウエツジボンデイング法により接続されて
いる。回路装置40に対する内部リード44〜4
9の接続はセラミツク基板上の導体になされてい
る。
第1図で点線で示すエポキシ樹脂から成る絶縁
封止体50は、平面サイズ横25×縦22mmを有し
て、回路装置40、パワートランジスタチツプ4
2、外部リード33〜39の一部を覆うように形
成されている。この絶縁封止体50は、支持体3
1の上面のみでなく、下面側も薄く覆つている。
絶縁封止体50には、支持板31の孔32に対応
して取付孔51が設けられ、更に沿面距離増大用
凹部53が外部リード36と37との間に設けら
れている。
支持板31に一体化されている連結外部リード
33は、リードフレーム状態の時に支持板31を
支えるため及びリード折り曲げ時の応力緩衝効果
を得るための幅広部54とここに連続する幅狭部
55とから成る。非連結外部リード34〜39も
同様に幅広部56と幅狭部57とから成る。な
お、幅狭部55,57はリードフレーム状態にお
いて相互に連結されているので、支持板31及び
その他の部分を支えることができる。
第1図において第5図の従来例と明らかに相違
している点は、連結外部リード33が外部リード
配列の最も左端に配置され、且つこの幅広部54
が非対称に形成されていることである。
第2図は連結外部リード33とこれに隣接する
非連結外部リード34,35を詳しく示すもので
ある。連結外部リード33の幅広部54の右側突
出部の幅aは左側突出部の幅bよりも小さい。即
ち、幅狭部55の右端延長線58と幅広部54の
右端との間に位置する突出部の幅aは幅狭部55
の左端延長線59と幅広部54の左端との間に位
置する突出部の幅bよりも大幅に小さい。連結外
部リード33の幅広部54の幅W1は2.2mmであ
り、非連結外部リード34〜39の幅広部56の
幅W2は1.2mmである。なお、連結外部リード33
と支持板31との間には支持板31を安定的に支
えるために幅広部54の幅W1よりも更に広い幅
W3を有する部分60が設けられている。この部
分60は絶縁封止体50の中に埋設されるので、
絶縁耐力には実質的に無関係な部分である。
非連結外部リード34の幅広部56は対称に形
成され、左右の突出幅c,dはそれぞれ0.2mmで
ある。連結外部リード33の右側突出幅aは0.2
mm、左側突出幅bは1.2mmである。絶縁封止体5
0から露出する部分における連結外部リード33
と非連結外部リード34との最小相互間隔l1、及
び非連結外部リード34,35の最小相互間隔l2
は共に1.34mmである。
この実施例のハイブリツドICは次の利点を有
する。
(1) 連結外部リード33の幅広部54の幅W1
十分に大きくしても、隣接する非連結外部リー
ド34との相互間隔l1即ち絶縁封止体50にお
ける相互間の沿面距離が小さくならない。従つ
て、連結外部リード33の支持板31を支える
作用及びリード折り曲げ時の応力緩衝作用と、
非連結外部リード34〜39のリード折り曲げ
時の応力緩衝作用を犠牲にしないで高耐圧化を
図ることができる。
(2) パワートランジスタチツプ42を支持板31
の中心線52よりも左側領域に配置したので、
内部リード44,45によるエミツタ及びベー
スと非連結外部リード34及び35との接続を
ワイヤボンダーによつて容易に達成することが
できる。即ち、もしパワートランジスタチツプ
42が中心線52上に位置すれば、内部リード
44,45を中心線52に対して大きな角度を
有するように引き回さなければならず、ワイヤ
ボンデイング作業が煩雑化し、生産性が低下す
るが、本実施例ではこの種の問題が生じない。
〔変形例〕
本考案は上述くの実施例に限定されるものでな
く、例えば次の変形が可能なものである。
(1) 第3図に示す如く、連結外部リード33の幅
広部54の右側に突出部を設けずに、左側のみ
に突出部を設けてもよく、また、非連結外部リ
ード34の幅広部56に左側突出部を設けない
ようにしてもよい。第3図は第2図に於ける突
出幅a及びcを零になし、幅W1及びW2は第2
図と同一にした構造であるので、絶縁封止体5
0から導出される部分における外部リード3
3,34の最小相互間隔l1は1.74mm、外部リー
ド34,35の最小相互間隔l2は1.14mmである。
従つて、コレクタが接続される連結外部リード
33とエミツタが接続される非連結外部リード
34との間の絶縁耐圧を大幅に高めることがで
きる。なお、非連結リード34と35との間隔
l2が狭くなるが、ベース・エミツタ間の耐圧は
数十ボルト以下で十分であるから、不都合が生
じない。
(2) 第2図において、a=cとせずに、a<cと
してもよい。また、c=dとせずにc<dとし
てもよい。
(3) 第4図に示す如く、連結外部リード33の幅
広部54の右端を、幅狭部55の右端の延長線
よりも距離aだけ左側に位置させてもよい。第
4図では非連結リード34が左側突出部を有さ
ないので、連結外部リード33と非連結外部リ
ード34との沿面距離が1.94mmになる。なお、
第4図のW1,W2は第2図と同一値に設定され
ている。
(4) 非連結外部リード34をベースリード、非連
結外部リードをエミツタリードとする場合にも
適用可能である。
(5) 回路装置40の代りにモノリシツクIC又は
個別半導体素子を装着する場合にも適用可能で
ある。パワートランジスタチツプ42の代りに
サイリスタ、FET等の半導体素子を装着する
場合にも適用可能である。
(6) 連結外部リード33を支持板31の右端側に
移し、パワートランジスタチツプ42も支持板
31の右側に移してもよい。
(7) 回路装置40の基板を支持板31と外部リー
ド34〜39とにまたがるように配置し、内部
リードを使用しないで外部リード34〜39に
対する接続を行つてもよい。
〔考案の効果〕
本考案の効果を図面の符号を参照して説明する
と次の通りである。
(イ) 半導体チツプ42が支持板31の中心線52
と連結外部リード33側の側面との間に配置さ
れ、半導体チツプ42の上面の電極42a,4
2bは回路装置40を介して連結外部リード3
3の隣りの非連結外部リード34,35に第1
の内部リード44,45によつて接続されてい
るので、支持板31の中心線52に対する第1
の内部リード44,45の傾きを小さくするこ
とができ、この接続が容易になる。また、第1
の内部リード44,45による短絡事故が発生
しにくくなる。
(ロ) 半導体チツプ42を支持板31の連結外部リ
ード33寄りに配置したので、半導体チツプ4
2に接続された外部リード33,34,35を
一方の端側に集中させることができる。これに
より、外部回路への接続が容易になる。
(ハ) 連結外部リード33の幅広部54は非連結外
部リード34が配置されていない側に突出する
部分を形成することによつて拡大されているの
で、幅広部54を十分に広くしても沿面距離の
低下即ち耐圧の低下を伴なわない。特に半導体
チツプ42に高い電圧が印加される場合には、
半導体チツプ42の上面側の電極42aが接続
される非連結外部リード34と半導体チツプ4
2の下面側の電極が接続される連結外部リード
33との間の耐圧を十分に確保することが必要
になるが、本考案のように構成することによ
り、大型化を抑制して必要な耐圧を得ることが
可能になる。
(ニ) 回路装置40は支持板31の中心線52を横
切るように延びているので、非連結外部リード
36〜39に対する第2の内部リード46〜4
9による接続を容易に達成することができる。
【図面の簡単な説明】
第1図は本考案の実施例に係わる樹脂封止型ハ
イブリツドICを示す平面図、第2図は第1図の
一部拡大平面図、第3図は変形例の外部リード部
分を示す平面図、第4図は別の変形例の外部リー
ド部分を示す平面図、第5図は従来の樹脂封止型
ハイブリツドICを示す平面図である。 31……支持板、33……連結外部リード、3
4〜39……非連結外部リード、40……回路装
置、42……パワートランジスタチツプ、54…
…幅広部、55……幅狭部。

Claims (1)

  1. 【実用新案登録請求の範囲】 連結外部リード33を有する支持板31と、 前記支持板31の一端側近傍から第1の方向に
    沿つて伸び、かつ前記第1の方向に直交する第2
    の方向に沿つて互いに並置され、かつ前記連結外
    部リード33に対しても並置されている複数の非
    連結外部リード34〜39と、 前記支持板31に固着された半導体チツプ42
    及び回路装置40と、 前記半導体チツプ42の上面側の電極を前記複
    数の非連結外部リード34〜39から選択された
    ものに接続するための第1の内部リード44,4
    5と、 前記回路装置40を前記複数の非連結外部リー
    ド34〜39から選択されたものに接続するため
    の第2の内部リード46〜49と、 前記支持板31、前記連結外部リード33及び
    前記非連結外部リード34〜39の一部、前記半
    導体チツプ42、前記回路装置40、及び前記第
    1及び第2の内部リード44,45,46〜49
    を封止する絶縁封止体50と から成り、前記連結外部リード33及び前記非連
    結外部リード34〜39が幅広部54,56と幅
    狭部55,57とをそれぞれ有し、前記幅広部5
    4,56は前記支持板31に近い方に配設され、
    前記絶縁封止体50が前記幅広部54,56の一
    部を覆うが、前記幅広部54,56の残部と前記
    幅狭部55,57とを覆わないように形成されて
    いる絶縁物封止型回路装置において、 前記連結外部リード33と前記非連結外部リー
    ド34〜39とから成る外部リード配列の一方の
    端に前記連結外部リード33が配置されており、 前記連結外部リード33の前記幅広部54の前
    記非連結外部リード34〜39側の端が、前記連
    結外部リード33の幅狭部55の前記非連結外部
    リード34〜39側の端の延長線58から突出し
    ないように、又は前記連結外部リード33の前記
    幅広部54の前記非連結外部リード34〜39側
    の端が前記幅狭部55の端の前記延長線58から
    突出する幅aを、前記連結外部リード33の前記
    幅広部54の反対側の端が前記連結外部リード3
    3の前記幅狭部55の反対側の端の延長線59か
    ら突出する幅bよりも小さくなるように前記連結
    外部リード33の幅広部54が形成されており、 前記半導体チツプ42は前記支持板31の前記
    第1の方向に延びる中心線52と前記支持板31
    の前記連結外部リード55が設けられている側の
    側面との間に配置されており、 前記回路装置40は前記支持板31の前記半導
    体チツプ42が配置されている領域と前記支持板
    31の前記一端側との間の領域及び前記中心線5
    2を横切る領域を含む部分に配置されており、 前記半導体チツプ42の下面の電極は前記支持
    板31に電気的に接続されており、 前記半導体チツプ42の上面の電極42a,4
    2bは前記回路装置40を経由して前記連結外部
    リード33の隣りの前記非連結外部リード34,
    35に前記第1の内部リード44,45によつて
    接続されていることを特徴とする絶縁物封止型回
    路装置。
JP1987049712U 1987-03-31 1987-03-31 Expired JPH0451489Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987049712U JPH0451489Y2 (ja) 1987-03-31 1987-03-31

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987049712U JPH0451489Y2 (ja) 1987-03-31 1987-03-31

Publications (2)

Publication Number Publication Date
JPS63155650U JPS63155650U (ja) 1988-10-12
JPH0451489Y2 true JPH0451489Y2 (ja) 1992-12-03

Family

ID=30872419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987049712U Expired JPH0451489Y2 (ja) 1987-03-31 1987-03-31

Country Status (1)

Country Link
JP (1) JPH0451489Y2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2515406B2 (ja) * 1989-09-05 1996-07-10 株式会社東芝 樹脂封止型半導体装置
JP4651652B2 (ja) * 2001-05-18 2011-03-16 三洋電機株式会社 電源回路装置
JP2010016289A (ja) * 2008-07-07 2010-01-21 Mitsubishi Electric Corp 半導体パッケージおよび半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57155757A (en) * 1981-03-23 1982-09-25 Hitachi Ltd Semiconductor device
JPS59115653U (ja) * 1983-01-25 1984-08-04 サンケン電気株式会社 絶縁物封止半導体装置

Also Published As

Publication number Publication date
JPS63155650U (ja) 1988-10-12

Similar Documents

Publication Publication Date Title
JP2671922B2 (ja) 半導体パッケージ
US5365409A (en) Integrated circuit package design having an intermediate die-attach substrate bonded to a leadframe
US5386141A (en) Leadframe having one or more power/ground planes without vias
KR100430772B1 (ko) 반도체장치
US6002165A (en) Multilayered lead frame for semiconductor packages
US6569764B1 (en) Method of manufacturing a semiconductor package by attaching a lead frame to a semiconductor chip via projecting electrodes and an insulating sheet of resin material
EP0774782A2 (en) Semiconductor power module
US5708304A (en) Semiconductor device
JP2009059923A (ja) 半導体装置
JP7567191B2 (ja) 半導体モジュール
EP0378209B1 (en) Hybrid resin-sealed semiconductor device
JPH064595Y2 (ja) ハイブリッドic
US7274092B2 (en) Semiconductor component and method of assembling the same
JPH0451489Y2 (ja)
JP3877402B2 (ja) 半導体装置の製造方法
JPWO2002095824A1 (ja) 電源回路装置
JP2691799B2 (ja) リードフレームに接合された介在ダイ取付基板を有する集積回路パッケージ設計
JPH0645504A (ja) 半導体装置
JP3133544B2 (ja) 混成集積回路
US20030080418A1 (en) Semiconductor device having power supply pads arranged between signal pads and substrate edge
JPS63255953A (ja) 絶縁物封止型回路装置
JP2601228B2 (ja) 樹脂封止型回路装置の製造方法
EP4113605B1 (en) Power semiconductor module arrangement
JPH0622997Y2 (ja) 絶縁物封止型半導体装置
US11984432B2 (en) Semiconductor chip stack module and method of fabricating the same