JPH0451710A - 無接点リレー - Google Patents
無接点リレーInfo
- Publication number
- JPH0451710A JPH0451710A JP2161773A JP16177390A JPH0451710A JP H0451710 A JPH0451710 A JP H0451710A JP 2161773 A JP2161773 A JP 2161773A JP 16177390 A JP16177390 A JP 16177390A JP H0451710 A JPH0451710 A JP H0451710A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- load
- triac
- voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Thyristor Switches And Gates (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は電源電圧のゼロボルト付近で負荷を開閉制御
するようにした無接点リレーに関する。
するようにした無接点リレーに関する。
この種の無接点リレーの従来装置を第２図に示す。
第２図において、ＴＩ 、 ？２は直流の制御入力信号
が印加される制御端子であり、制御端子ＴＩ、Ｔ２には
電流制限抵抗ＲＯとフォトカプラＰＣの発光ダイオード
ＰＤが直列に接続されている。 Ｔ３．Ｔ４ は負荷り
と交流電源Ｅとが接続された出力端子であり、この出力
端子Ｔ３．Ｔ４には負荷りの電流をスイッチングする半
導体スイッチング素子、この場合にはトライア・シフＴ
Ｒが接続されると共にダイオードブリッジ整流回路ＤＢ
の交流入力端子が接続されている。
が印加される制御端子であり、制御端子ＴＩ、Ｔ２には
電流制限抵抗ＲＯとフォトカプラＰＣの発光ダイオード
ＰＤが直列に接続されている。 Ｔ３．Ｔ４ は負荷り
と交流電源Ｅとが接続された出力端子であり、この出力
端子Ｔ３．Ｔ４には負荷りの電流をスイッチングする半
導体スイッチング素子、この場合にはトライア・シフＴ
Ｒが接続されると共にダイオードブリッジ整流回路ＤＢ
の交流入力端子が接続されている。
トライブックＴＲに並列に接続された抵抗Ｒ６とコンデ
ンサＣ１はトライアックＴＲをサージ電圧から保護する
ものであり、抵抗Ｒ５はトライアックＴＲのゲート抵抗
である。ダイオードブリッジ整流回路ＤＢの直流出力端
子にはサイリスタＴＶ、抵抗Ｒ１，Ｒ２からなる分圧回
路が接続され、抵抗Ｒ１，Ｒ２の接続点にはトランジス
タＴｒのベースが接続されている。トランリスクＴｒの
コレクタには抵抗Ｒ３が接続され、この抵抗Ｒ３とトラ
ンジスタＴ「のコレクタとの接続点はフォトカプラＰＣ
のフォトトランジスタＰＴを介してサイリスタＴＶのゲ
ートに接続されている。Ｒ４はサイリスタＴＶのゲート
抵抗である。前記抵抗Ｒ１〜ｌ’１３とトランジスタＴ
ｒとはパルス発生回路を構成している。
ンサＣ１はトライアックＴＲをサージ電圧から保護する
ものであり、抵抗Ｒ５はトライアックＴＲのゲート抵抗
である。ダイオードブリッジ整流回路ＤＢの直流出力端
子にはサイリスタＴＶ、抵抗Ｒ１，Ｒ２からなる分圧回
路が接続され、抵抗Ｒ１，Ｒ２の接続点にはトランジス
タＴｒのベースが接続されている。トランリスクＴｒの
コレクタには抵抗Ｒ３が接続され、この抵抗Ｒ３とトラ
ンジスタＴ「のコレクタとの接続点はフォトカプラＰＣ
のフォトトランジスタＰＴを介してサイリスタＴＶのゲ
ートに接続されている。Ｒ４はサイリスタＴＶのゲート
抵抗である。前記抵抗Ｒ１〜ｌ’１３とトランジスタＴ
ｒとはパルス発生回路を構成している。
第２図に示した無接点リレーの動作を第３図に示す波形
図を用いて説明する。第３図において、ｅは交流型ｆｇ
、Ｅの電圧波形、＋Ｖはダイオードブリッジ整流回路Ｄ
Ｂの全波整流電圧波形、Ｖｉは制御入力信号波形、ｖ８
は負荷電圧波形である。
図を用いて説明する。第３図において、ｅは交流型ｆｇ
、Ｅの電圧波形、＋Ｖはダイオードブリッジ整流回路Ｄ
Ｂの全波整流電圧波形、Ｖｉは制御入力信号波形、ｖ８
は負荷電圧波形である。
第２図において、制御端子ＴＩ、Ｔ２に制御入力信号電
圧Ｖｉが印加されていないときにはフォトカプラＰＣが
オフ状態にあり、サイリスタＴＶのゲート信号はカット
オフされているのでサイリスタＴＶが不導通状態であり
、これによりゲート抵抗Ｒ５に流れるｔ流によってはト
ライアックＴＲが導通せず、従って負荷りはオフ状態に
ある。制’＜８端子Ｔｌ、Ｔ２に第３図に示すように制
御入力信号電圧Ｖｉが印加されるとフォトカプラＰＣが
オン状態となる。このとき、トランジスタＴｒはダイオ
ードブリッジ整流回路圓の全波整流電圧＋Ｖが印加され
ているので導通していることからサイリスタＴＶのゲー
ト信号はトランジスタＴ「により短絡されている。全波
整流電圧（νがゼロボルト付近になり抵抗Ｒ１〜Ｒ３に
よって決まるゼロクロス電圧になるとトランジスタ↑ｒ
がオフし、これによりサイリスタＴＶにはパルス状の点
弧パルスが印加されてサイリスタＴＶが導通する。
圧Ｖｉが印加されていないときにはフォトカプラＰＣが
オフ状態にあり、サイリスタＴＶのゲート信号はカット
オフされているのでサイリスタＴＶが不導通状態であり
、これによりゲート抵抗Ｒ５に流れるｔ流によってはト
ライアックＴＲが導通せず、従って負荷りはオフ状態に
ある。制’＜８端子Ｔｌ、Ｔ２に第３図に示すように制
御入力信号電圧Ｖｉが印加されるとフォトカプラＰＣが
オン状態となる。このとき、トランジスタＴｒはダイオ
ードブリッジ整流回路圓の全波整流電圧＋Ｖが印加され
ているので導通していることからサイリスタＴＶのゲー
ト信号はトランジスタＴ「により短絡されている。全波
整流電圧（νがゼロボルト付近になり抵抗Ｒ１〜Ｒ３に
よって決まるゼロクロス電圧になるとトランジスタ↑ｒ
がオフし、これによりサイリスタＴＶにはパルス状の点
弧パルスが印加されてサイリスタＴＶが導通する。
サイリスタＴＶの導通によりトライアックＴＨのゲート
抵抗Ｒ５にはトライアック丁Ｐのゲート信号が発生して
トライツクＴＲが導通し、これにより負荷りが電源電圧
巳のゼロボルト付近で投入される。
抵抗Ｒ５にはトライアック丁Ｐのゲート信号が発生して
トライツクＴＲが導通し、これにより負荷りが電源電圧
巳のゼロボルト付近で投入される。
負荷りが投入されてからトライアックＴＲに流れる負荷
電流がゼロとなるとトライアックＴＲはターンオフする
が、このときサイリスタ↑Ｙにパルス状の点弧信号が印
加されるのでサイリスタＴＶが導通し再びトライアック
ＴＲは導通して負荷りに電流が流れ続ける。制御端子Ｔ
１．Ｔ２に制御入力信号電圧が印加されなくなると、フ
ォトカプラＰＣがオフするのでサイリスタＴ’／の点弧
信号が遮断され、トライアックＴＲは負荷電流がオフに
なったときにターンオフして負荷りを遮断する。
電流がゼロとなるとトライアックＴＲはターンオフする
が、このときサイリスタ↑Ｙにパルス状の点弧信号が印
加されるのでサイリスタＴＶが導通し再びトライアック
ＴＲは導通して負荷りに電流が流れ続ける。制御端子Ｔ
１．Ｔ２に制御入力信号電圧が印加されなくなると、フ
ォトカプラＰＣがオフするのでサイリスタＴ’／の点弧
信号が遮断され、トライアックＴＲは負荷電流がオフに
なったときにターンオフして負荷りを遮断する。
（発明が解決しようとするｉｉ！Ｊ）
前述した従来装置においては、負荷りとして抵抗負荷を
使用する場合には負荷を正常に開閉制御できるが、負荷
としてＭ Ｈ負荷が使用される場合には力率の関係によ
って負荷電圧と負荷電流との間に位相差が発生するので
、負荷を正常に開閉制御ｎすることができなくなること
がある。これを第４図に示す波形図を用いて説明すると
、第４図（＾）に示すように負荷電圧ｅと負荷ｔｉ流ｉ
Ｌとに位相差が生している場合、トライアックＴＲは負
荷電流がゼロ（ＴＯで示す時点）の点でオフしたのち直
ちに再点弧されねばならない。しかしながら、トライア
ックＴＲがオフした時点でｔ源電圧Ｅが高い電圧位相に
あり、ダイオードブリッジ整流回路ＤＢの全波整流電圧
＋Ｖが第４図（Ｂ）に示すようにゼロクロス電圧を超え
ているとサイリスタ首にパルス状の点弧信号が印加され
てサイリスタ↑Ｙが導通する以前にトランジスタＴｒが
オンしてしまうとサイリスタＴＶに点弧信号が印加され
なくなる。このためにトライアックＴＲは負荷電流ｉＬ
がゼロの点でオフしたのち直ちに再点弧されず、電圧Ｅ
が低下して全波整流電圧＋Ｖがゼロクロス電圧以下に低
下してサイリスタＴＶが導通してから再点弧されること
になり、従ってトライアックＴｌ？は第４図（Ｃ）に示
すように半サイクル内において欠相してしまうという欠
点を有する。
使用する場合には負荷を正常に開閉制御できるが、負荷
としてＭ Ｈ負荷が使用される場合には力率の関係によ
って負荷電圧と負荷電流との間に位相差が発生するので
、負荷を正常に開閉制御ｎすることができなくなること
がある。これを第４図に示す波形図を用いて説明すると
、第４図（＾）に示すように負荷電圧ｅと負荷ｔｉ流ｉ
Ｌとに位相差が生している場合、トライアックＴＲは負
荷電流がゼロ（ＴＯで示す時点）の点でオフしたのち直
ちに再点弧されねばならない。しかしながら、トライア
ックＴＲがオフした時点でｔ源電圧Ｅが高い電圧位相に
あり、ダイオードブリッジ整流回路ＤＢの全波整流電圧
＋Ｖが第４図（Ｂ）に示すようにゼロクロス電圧を超え
ているとサイリスタ首にパルス状の点弧信号が印加され
てサイリスタ↑Ｙが導通する以前にトランジスタＴｒが
オンしてしまうとサイリスタＴＶに点弧信号が印加され
なくなる。このためにトライアックＴＲは負荷電流ｉＬ
がゼロの点でオフしたのち直ちに再点弧されず、電圧Ｅ
が低下して全波整流電圧＋Ｖがゼロクロス電圧以下に低
下してサイリスタＴＶが導通してから再点弧されること
になり、従ってトライアックＴｌ？は第４図（Ｃ）に示
すように半サイクル内において欠相してしまうという欠
点を有する。
これを解決するために全波整流電圧十Ｖがゼロクロス電
圧を超えて印加されているときトランジスタＴｒがオン
する時間よりもサイリスタＴＶがフォトカプラＰＣのフ
ォトトランジスタＰＴを介して印加される点弧信号によ
りサイリスタＴＶがオンする時間が早くなるように回路
素子を選定することも考えられるが、この場合には周囲
温度に対して同一特性の素子を選定することが困難であ
るという欠点を有する。
圧を超えて印加されているときトランジスタＴｒがオン
する時間よりもサイリスタＴＶがフォトカプラＰＣのフ
ォトトランジスタＰＴを介して印加される点弧信号によ
りサイリスタＴＶがオンする時間が早くなるように回路
素子を選定することも考えられるが、この場合には周囲
温度に対して同一特性の素子を選定することが困難であ
るという欠点を有する。
そこで本発明の目的は前述した従来装置の欠点を除去し
、誘導負荷などのように負荷電圧と負荷を流とに位相差
が発生する負荷に対しても正常に開閉制御でる簡単な構
成の無接点リレーを提供することにある。
、誘導負荷などのように負荷電圧と負荷を流とに位相差
が発生する負荷に対しても正常に開閉制御でる簡単な構
成の無接点リレーを提供することにある。
前述の目的を達成するため本発明は、電？ＩＩＡ電圧の
ゼロボルト付近で点弧パルスを発生するパルス発生回路
と、このパルス発生回路からのパルス信号と制御入力信
号との論理積信号により導通するサイリスタと、このサ
イリスタの導通によりゲート信号が印加されて負荷を駆
動する半導体スイッチング素子とを具えた無接点リレー
において、前記サイリスタが導通ルてから該サイリスタ
に連続的に点弧信号を供給する点弧信号回路を設けたこ
とを特徴とする。
ゼロボルト付近で点弧パルスを発生するパルス発生回路
と、このパルス発生回路からのパルス信号と制御入力信
号との論理積信号により導通するサイリスタと、このサ
イリスタの導通によりゲート信号が印加されて負荷を駆
動する半導体スイッチング素子とを具えた無接点リレー
において、前記サイリスタが導通ルてから該サイリスタ
に連続的に点弧信号を供給する点弧信号回路を設けたこ
とを特徴とする。
本発明における無接点リレーにおいては、負荷電流を開
閉する半導体スイッチング素子にゲート信号を供給する
ためにサイリスタが一旦導通すると、このサイリスタに
は点弧信号回路から連続的に点弧信号が供給されること
により、半導体スイッチング素子は負荷電流の半波毎の
ゼロ点通過時にオフしたのちサイリスタが導通するので
半導体スイッチング素子は直ちに再点弧される。
閉する半導体スイッチング素子にゲート信号を供給する
ためにサイリスタが一旦導通すると、このサイリスタに
は点弧信号回路から連続的に点弧信号が供給されること
により、半導体スイッチング素子は負荷電流の半波毎の
ゼロ点通過時にオフしたのちサイリスタが導通するので
半導体スイッチング素子は直ちに再点弧される。
〔実施例］
次に本発明の一実施例を図面に基づいて詳細に説明する
。第１図は本発明の一実施例を示す無接点リレーの回路
図であり、図において第２図に示す従来装置と同一のも
のには同一の符号を付してその説明を省略する。
。第１図は本発明の一実施例を示す無接点リレーの回路
図であり、図において第２図に示す従来装置と同一のも
のには同一の符号を付してその説明を省略する。
第１図において第２図に示す従来装置と相違する点は、
サイリスタ？’／に直列に抵抗Ｒ８を接続し、この抵抗
Ｒ８と並列にツェナダイオードＺＤを接続すると共にダ
イオ−トロ２とコンデンサＣ２とを接続し、また抵抗Ｒ
３とトランジスタＴｒのコレクタとの接続点とフォトカ
ブラＰＣのフォトトランジスタＰＴとの間に抵抗Ｒ７を
接続し、抵抗Ｒ７とフォトトランジスタＰＴとの接続点
と前記ダイオードＤ２とコンデンサＣ２との接続点との
間にダイオードＤｉを接続した点である。前記コンデン
サＣ２、ダイオードＤｉ、Ｄ２、抵抗Ｒ８、ツェナダイ
オードＺＤはサイリスタＴＹの点弧信号回路を形−成し
ている。なお、Ｒ９はコンデンサＣ２の放電抵抗である
。
サイリスタ？’／に直列に抵抗Ｒ８を接続し、この抵抗
Ｒ８と並列にツェナダイオードＺＤを接続すると共にダ
イオ−トロ２とコンデンサＣ２とを接続し、また抵抗Ｒ
３とトランジスタＴｒのコレクタとの接続点とフォトカ
ブラＰＣのフォトトランジスタＰＴとの間に抵抗Ｒ７を
接続し、抵抗Ｒ７とフォトトランジスタＰＴとの接続点
と前記ダイオードＤ２とコンデンサＣ２との接続点との
間にダイオードＤｉを接続した点である。前記コンデン
サＣ２、ダイオードＤｉ、Ｄ２、抵抗Ｒ８、ツェナダイ
オードＺＤはサイリスタＴＹの点弧信号回路を形−成し
ている。なお、Ｒ９はコンデンサＣ２の放電抵抗である
。
次に本発明の実施例の動作について説明する。
制御端子Ｔ１．７２に制御入力信号電圧Ｖｉが印加され
ていない場合には、フォトカブラＰＣがオフ状態であり
、サイリスタＴＶ、 ）ライアックＴｌｌも不導通で
ある。制御端子ＴＩ、？２に制御入力信号電圧Ｖｉが印
加されると、フォトカプラＰＣがオン状態となり、ダイ
オードブリッジ整流回路ＯＢの全波整流電圧＋Ｖがゼロ
クロス電圧以下となるとトランジスタＴｒがオフしてサ
イリスタ↑Ｖにパルス状の点弧信号が供給され、これに
よりトライアックＴＲにゲート信号が印加されてトライ
チックＴＲが導通して負荷電流が流れる。前記サイリス
タＴＶが導通するとコンデンサＣ２にはツェナダイオー
ドＺＤによって決まる電圧まで充電される。このコンデ
ンサＣ２の充電された電荷はトライチックＴＲが導通し
てサイリスタＴＶが不導通となる期間中にダイオードＤ
１−フォトトランジスアタＰＴ−抵抗Ｒ９−抵抗Ｒ４を
介して放電しており、サイリスタＴＶに点弧信号を印加
し続けている。従って、トライアックＴＲが導通したの
ち負荷電流、のゼロ点通過時にトライアックＴＲがター
ンオフすると同時に全波整流電圧＋Ｖが印加されるサイ
リスタ↑ＹはトランジスタＴｒのオン１ オフに関係な
く導通し、これによってトライブックＴＲは再点弧され
る。制御端子↑１．？２に印加された制御入力信号電圧
Ｖｉがなくなると、フォトカプラＰＣがオフするのでサ
イリスタｌの点弧信号回路の通路が遮断され、トライア
ックＴＲは負荷電流のゼロ点通過時にターンオフして負
荷電流を遮断する。
ていない場合には、フォトカブラＰＣがオフ状態であり
、サイリスタＴＶ、 ）ライアックＴｌｌも不導通で
ある。制御端子ＴＩ、？２に制御入力信号電圧Ｖｉが印
加されると、フォトカプラＰＣがオン状態となり、ダイ
オードブリッジ整流回路ＯＢの全波整流電圧＋Ｖがゼロ
クロス電圧以下となるとトランジスタＴｒがオフしてサ
イリスタ↑Ｖにパルス状の点弧信号が供給され、これに
よりトライアックＴＲにゲート信号が印加されてトライ
チックＴＲが導通して負荷電流が流れる。前記サイリス
タＴＶが導通するとコンデンサＣ２にはツェナダイオー
ドＺＤによって決まる電圧まで充電される。このコンデ
ンサＣ２の充電された電荷はトライチックＴＲが導通し
てサイリスタＴＶが不導通となる期間中にダイオードＤ
１−フォトトランジスアタＰＴ−抵抗Ｒ９−抵抗Ｒ４を
介して放電しており、サイリスタＴＶに点弧信号を印加
し続けている。従って、トライアックＴＲが導通したの
ち負荷電流、のゼロ点通過時にトライアックＴＲがター
ンオフすると同時に全波整流電圧＋Ｖが印加されるサイ
リスタ↑ＹはトランジスタＴｒのオン１ オフに関係な
く導通し、これによってトライブックＴＲは再点弧され
る。制御端子↑１．？２に印加された制御入力信号電圧
Ｖｉがなくなると、フォトカプラＰＣがオフするのでサ
イリスタｌの点弧信号回路の通路が遮断され、トライア
ックＴＲは負荷電流のゼロ点通過時にターンオフして負
荷電流を遮断する。
前述した実施例ではコンデンサによるサイリスタの点弧
信号回路について説明したが、本発明は要するにサイリ
スタが導通したのちに該サイリスタに点弧信号を連続的
して供給するものであればよく、前述した実施例に限ら
れるものではない。
信号回路について説明したが、本発明は要するにサイリ
スタが導通したのちに該サイリスタに点弧信号を連続的
して供給するものであればよく、前述した実施例に限ら
れるものではない。
前述したように本発明によれば、電源電圧のゼロボルト
付近で点弧パルスを発生するパルス発生回路と、このパ
ルス発生回路からのパルス信号と制御入力信号との論理
積信号により導通するサイリスタと、このサイリスタの
導通によりゲート信号が印加されて負荷を駆動する半導
体スインチング素子とを具えた無接点リレーにおいて、
前記サイリスタが導通してから該サイリスタに連続的に
点弧信号を供給する点弧信号回路を設けたことにより、
誘導負荷として負荷電圧と負荷ｉｉｉとの間に位相差を
生しるような負荷を使用した場合にも負荷を正常に開閉
制御することができ、使用される負荷の種類を制限する
必要がないという効果を有する。
付近で点弧パルスを発生するパルス発生回路と、このパ
ルス発生回路からのパルス信号と制御入力信号との論理
積信号により導通するサイリスタと、このサイリスタの
導通によりゲート信号が印加されて負荷を駆動する半導
体スインチング素子とを具えた無接点リレーにおいて、
前記サイリスタが導通してから該サイリスタに連続的に
点弧信号を供給する点弧信号回路を設けたことにより、
誘導負荷として負荷電圧と負荷ｉｉｉとの間に位相差を
生しるような負荷を使用した場合にも負荷を正常に開閉
制御することができ、使用される負荷の種類を制限する
必要がないという効果を有する。
第１図は本発明に一実施例を示し無接点リレーの回路図
、第２図は従来装置を示す無接点リレーの回路図、第３
図および第４図はそれぞれ第２図に示す回路図の動作を
示す波形図である。 ＴＹ： サイリスタ、ＴＲ： 半導体スインチング素子
（トライアック）Ｔ「：トランジスタ、ＰＣ： フォト
第１図 １１２図
、第２図は従来装置を示す無接点リレーの回路図、第３
図および第４図はそれぞれ第２図に示す回路図の動作を
示す波形図である。 ＴＹ： サイリスタ、ＴＲ： 半導体スインチング素子
（トライアック）Ｔ「：トランジスタ、ＰＣ： フォト
第１図 １１２図
Claims (1)
- 【特許請求の範囲】 １）電源電圧のゼロボルト付近で点弧パルスを発生する
パルス発生回路と、このパルス発生回路からのパルス信
号と制御入力信号との論理積信号により導通するサイリ
スタと、このサイリスタの導通によりゲート信号が印加
されて負荷を駆動する半導体スイッチング素子とを具え
た無接点リレーにおいて、前記サイリスタが導通してか
ら該サイリスタに連続的に点弧信号を供給する点弧信号
回路を設けたことを特徴とする無接点リレー。 ２）請求項１記載の無接点リレーにおいて、点弧信号回
路はサイリスタの導通により所定電圧まで充電されるコ
ンデンサを有し、このコンデンサの放電電流をサイリス
タの点弧信号としたことを特徴とする無接点リレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2161773A JPH0451710A (ja) | 1990-06-20 | 1990-06-20 | 無接点リレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2161773A JPH0451710A (ja) | 1990-06-20 | 1990-06-20 | 無接点リレー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0451710A true JPH0451710A (ja) | 1992-02-20 |
Family
ID=15741631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2161773A Pending JPH0451710A (ja) | 1990-06-20 | 1990-06-20 | 無接点リレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0451710A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006167439A (ja) * | 2004-11-16 | 2006-06-29 | Ccs Inc | 展示ケース |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5034455A (ja) * | 1973-07-31 | 1975-04-02 | ||
| JPS5561139A (en) * | 1978-10-31 | 1980-05-08 | Matsushita Electric Works Ltd | Solidstate relay |
-
1990
- 1990-06-20 JP JP2161773A patent/JPH0451710A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5034455A (ja) * | 1973-07-31 | 1975-04-02 | ||
| JPS5561139A (en) * | 1978-10-31 | 1980-05-08 | Matsushita Electric Works Ltd | Solidstate relay |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006167439A (ja) * | 2004-11-16 | 2006-06-29 | Ccs Inc | 展示ケース |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5473202A (en) | Control unit for occupancy sensor switching of high efficiency lighting | |
| US4274045A (en) | Power supply and control circuit for series connected controller | |
| US3381226A (en) | Zero crossing synchronous switching circuits for power semiconductors | |
| US3222572A (en) | Apparatus for operating electric discharge devices | |
| US4270058A (en) | Power supply and control circuit for series connected controller | |
| US7541751B2 (en) | Soft start control circuit for lighting | |
| US3593112A (en) | Solid-state ac power control apparatus | |
| US6294901B1 (en) | Power dimmer | |
| US4082961A (en) | Light switch with delayed turnoff | |
| US4920281A (en) | Proximity switch circuit | |
| JPH0553086B2 (ja) | ||
| US6281604B1 (en) | Apparatus for controlling AC supply switches | |
| US3491284A (en) | Zero voltage a.c. switching circuits | |
| KR19980032713A (ko) | 2개의 와이어 전원 전자스위치 | |
| US3754177A (en) | Solid state controller | |
| US4382192A (en) | Self-quenching circuit | |
| US4333019A (en) | Silicon controlled rectifier trigger circuit | |
| JPH0451710A (ja) | 無接点リレー | |
| GB1586754A (en) | Regulation circuit | |
| JP2769475B2 (ja) | 直流電源装置 | |
| GB2082405A (en) | AC motor control | |
| JP2828521B2 (ja) | 誘導負荷の電流制御装置 | |
| SU1295458A1 (ru) | Устройство дл управлени электромагнитом | |
| GB1485786A (en) | Device for adjusting the power supplied to a load from a rectified alternating voltage source by suppressing half cycles | |
| JPH0629804A (ja) | ゼロクロス・スイッチングリレー |