JPH0451753A - Testing method for integrated bus connector - Google Patents

Testing method for integrated bus connector

Info

Publication number
JPH0451753A
JPH0451753A JP16160390A JP16160390A JPH0451753A JP H0451753 A JPH0451753 A JP H0451753A JP 16160390 A JP16160390 A JP 16160390A JP 16160390 A JP16160390 A JP 16160390A JP H0451753 A JPH0451753 A JP H0451753A
Authority
JP
Japan
Prior art keywords
integrated bus
computer
format
control
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16160390A
Other languages
Japanese (ja)
Inventor
Yutaka Naruse
成瀬 裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16160390A priority Critical patent/JPH0451753A/en
Publication of JPH0451753A publication Critical patent/JPH0451753A/en
Pending legal-status Critical Current

Links

Landscapes

  • Monitoring And Testing Of Exchanges (AREA)

Abstract

PURPOSE:To make the test equipment small by testing a tested equipment connecting to an electronic exchange via an integrated bus by means of a computer provided separately without use of a central controller of the electronic exchange. CONSTITUTION:Various test command such as test items of tested equipments are entered from a personal computer 1. An entered test command order is stored in a buffer 3 via a personal computer interface section 2. The personal computer 1 informs the end of transmission to the buffer 3 when the transmission by one control order is finished. The buffer 3 receiving the notice of the end of transmission by one control order outputs a control order of a computer format stored to an integrated bus interface section 4. The integrated bus interface section 4 converts the control order of the computer format outputted from the buffer 3 into a test control data of the integrated bus format and outputs the result to an integrated bus 5.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子交換機における統合バス接続装置の試験方
法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for testing an integrated bus connection device in an electronic exchange.

〔従来の技術〕[Conventional technology]

従来、こ、の種の電子交換機における統合バス接続装置
の試験は、電子交換機が具備する中央制御装置を使用し
て行われていた。
Conventionally, testing of integrated bus connection devices in electronic exchanges of this type has been performed using a central control unit included in the electronic exchange.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来の電子交換機における統合バス接続装置の
試験方法は、電子交換機の中央制御装置を使用している
ため、試験設備が大きくなると共にプログラムが専用言
語となり、プログラムの開発ツールが別に必要になると
いう欠点があった。
The conventional test method for integrated bus connection devices in electronic exchanges described above uses the central control unit of the electronic exchange, so the test equipment becomes larger and the program is written in a dedicated language, requiring separate program development tools. There was a drawback.

本発明の目的は、電子交換機の中央制御装置を使用せず
に別に設けたコンピュータにより、電子交換機と統合バ
スを介して接続した被試験装置の試験を行うことができ
る統合バス接続装置の試験方法を提供することにある。
An object of the present invention is to test a device under test connected to an electronic exchange via an integrated bus by using a separately provided computer without using the central control unit of the electronic exchange. Our goal is to provide the following.

〔課題を解決するための手段) 本発明の電子交換機における統合バス接続装置の試験方
法は、電子交換機の中央制御装置から統合バスを介して
直接制御される装置の試験において、別に設けたコンピ
ュータから送出される試験プログラムの制御オーダを蓄
積し、該コンピュータフォーマットの蓄積制御オーダを
統合バスフォーマットの制御データに変換し、前記コン
ピュータが前記制御オーダ送出後に出力する制御データ
送出完了情報を受け、前記制御テークを前記統合バスを
介して接続された被試験装置へ送出し、該被試験装置が
前記制御データを受けて出力するアンサデータを前記統
合バスフォーマットから前記コンピュータのデータフォ
ーマットに変換して蓄積し、前記コンピュータからの読
取指示に従い、該蓄積データを前記コンピュータへ出力
するよう構成されている。
[Means for Solving the Problems] The method for testing an integrated bus connection device in an electronic exchange according to the present invention is a method for testing an integrated bus connection device in an electronic exchange, in which a device that is directly controlled from a central control device of an electronic exchange via an integrated bus is Accumulating the control orders of the test program to be sent out, converting the accumulated control orders in the computer format into control data in the integrated bus format, receiving control data sending completion information output by the computer after sending out the control orders, sends the take to the device under test connected via the integrated bus, and the device under test receives and outputs the control data, converts the answer data from the integrated bus format to the computer data format, and stores the answer data. , and is configured to output the accumulated data to the computer in accordance with a reading instruction from the computer.

〔実施例〕〔Example〕

次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例を示すプロ・ンク図である。FIG. 1 is a diagram showing one embodiment of the present invention.

第1図は、試験プログラムを作成、実行するノく一ソナ
ルコンピュータ1と、パーソナルコンピュータインタフ
ェース部2と、パーソナルコピ、:1−−タが出力する
制御オーダおよび被試験装置(図示せず)からのアンサ
データを蓄積するバ・ノファ3と、バッファ3に蓄積さ
れたパーソナルコンピュータからの制御オーダを統合バ
スフォーマ・ントに変換して統合バスへ出力し、また統
合バスから被試験装置のアンサデータをパーソナルコン
ビク、−タフオーマットに変換する統合パスインタフx
−ス部4と、統合バスらから構成される。
FIG. 1 shows control orders output from a personal computer 1 that creates and executes a test program, a personal computer interface unit 2, a personal copier, and a device under test (not shown). The control order from the personal computer stored in the buffer 3 is converted into an integrated bus formant and output to the integrated bus, and the answer data of the device under test is transferred from the integrated bus. Integrated path interface x that converts personal format to tough format
- bus unit 4, integrated bus, etc.

被試験装置の試験項目その他種々試験指示をパーソナル
コンピュータ1から入力する。入力された試験指示オー
ダは、パーソナルコンピュータインタフェース部2を介
して、バッファ3に蓄積される。パーソナルコンピュー
タ1は、1つの制御オーダ分の送出を完了すると、送出
完了をバッファ3へ通知する。1つの制御オーダ分の送
出完了通知を受けたバッファ3は、蓄積されているコン
ピュータフォーマットの制御オーダを統合バスインタフ
ェース部4へ出力する。統合バスインタフェース部4は
、バッファ3が出力したコンピュータフォーマットの制
御オーダを統合バスフォーマットの試験制御データに変
換し、統合バス51\出力する。統合バス5へ出力され
た試験制御データは、統合バスラを介して被試験装置に
接続される。被試験装置は受信した試験制御データに従
い作動し、その試験結果をアンサデータとして統合バス
5を介して統合バスインタフェース部4へ出力する。被
試験装置からのアンサデータは、統合バスインタフェー
ス部4で統合バスフォーマットからコンピュータフォー
マットに変換され、バッファ3に蓄積される。パーソナ
ルコンピュータ1は、読み取りオーダを送出しバッファ
3に蓄積されている被試験装置からのアンサデータを、
パーソナルコンピュータインタフェース部2を介して読
み収り、試験結果を得る。
Test items and other various test instructions for the device under test are input from the personal computer 1. The input test instruction orders are stored in the buffer 3 via the personal computer interface unit 2. When the personal computer 1 completes sending out one control order, it notifies the buffer 3 of the completion of sending. The buffer 3, which has received the notification of completion of transmission for one control order, outputs the stored control orders in computer format to the integrated bus interface section 4. The integrated bus interface section 4 converts the control order in computer format outputted by the buffer 3 into test control data in integrated bus format, and outputs the test control data on the integrated bus 51\. The test control data output to the integrated bus 5 is connected to the device under test via the integrated bus controller. The device under test operates according to the received test control data, and outputs the test results as answer data to the integrated bus interface section 4 via the integrated bus 5. The answer data from the device under test is converted from the integrated bus format to the computer format by the integrated bus interface section 4 and stored in the buffer 3. The personal computer 1 sends out the read order and receives the answer data from the device under test stored in the buffer 3.
The data is read through the personal computer interface section 2 and the test results are obtained.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、統合バスを介して接続さ
れた装置の試験が、電子交換機の中央制御装置を使用す
ることなく行えるため、試験装置の小型化ができ、更に
汎用ベージ・ンク言話による試験プログラムの作成が可
能となり、プログラムの開発が容易になると共に専用プ
ログラム開発ツールが削減できるという効果がある。
As explained above, the present invention allows testing of equipment connected via an integrated bus without using the central control unit of the electronic exchange, which allows for downsizing of the testing equipment and furthermore enables the use of a general-purpose basic language. This makes it possible to create a test program by talking, making program development easier and reducing the need for dedicated program development tools.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック図である。 1・・・パーソナルコンピュータ、2・・・パーソナル
コンピュータインタフェース部、3・・・バッファ、4
・・統合バスインタフェース部55・・・統合バス。
FIG. 1 is a block diagram showing one embodiment of the present invention. DESCRIPTION OF SYMBOLS 1...Personal computer, 2...Personal computer interface section, 3...Buffer, 4
...Integrated bus interface unit 55...Integrated bus.

Claims (1)

【特許請求の範囲】[Claims] 電子交換機の中央制御装置から統合バスを介して直接制
御される装置の試験において、別に設けたコンピュータ
から送出される試験プログラムの制御オーダを蓄積し、
該コンピュータフォーマットの蓄積制御オーダを統合バ
スフォーマットの制御データに変換し、前記コンピュー
タが前記制御オーダ送出後に出力する制御オーダ送出完
了情報を受け、前記制御データを前記統合バスを介して
接続された被試験装置へ送出し、該被試験装置が前記制
御データを受けて出力するアンサデータを前記統合バス
フォーマットから前記コンピュータのデータフォーマッ
トに変換して蓄積し、前記コンピュータからの読取指示
に従い該蓄積データを前記コンピュータへ出力すること
を特徴とする電子交換機における統合バス接続装置の試
験方法。
In testing equipment that is directly controlled from the central control unit of the electronic exchange via the integrated bus, the control orders of the test program sent from a separately provided computer are accumulated,
The storage control order in the computer format is converted into control data in the integrated bus format, and the computer receives control order sending completion information output after sending the control order, and converts the control data into the control data connected to the integrated bus via the integrated bus. sending it to a test device, converting the answer data that the device under test outputs upon receiving the control data from the integrated bus format to the data format of the computer, and storing the stored data according to a read instruction from the computer; A method for testing an integrated bus connection device in an electronic exchange, characterized by outputting to the computer.
JP16160390A 1990-06-20 1990-06-20 Testing method for integrated bus connector Pending JPH0451753A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16160390A JPH0451753A (en) 1990-06-20 1990-06-20 Testing method for integrated bus connector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16160390A JPH0451753A (en) 1990-06-20 1990-06-20 Testing method for integrated bus connector

Publications (1)

Publication Number Publication Date
JPH0451753A true JPH0451753A (en) 1992-02-20

Family

ID=15738300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16160390A Pending JPH0451753A (en) 1990-06-20 1990-06-20 Testing method for integrated bus connector

Country Status (1)

Country Link
JP (1) JPH0451753A (en)

Similar Documents

Publication Publication Date Title
KR920018597A (en) Computation Circuit and Adaptive Filter and Echo Canceller Using the Same
CN114443375A (en) Test method and device, electronic device and computer readable storage medium
JPS5878231A (en) Program automatic generating method
JP2995947B2 (en) Command converter
JPS62224808A (en) Numerical controller
JP2773483B2 (en) Semiconductor test equipment
JP2961754B2 (en) Parallel processing unit of information processing device
JP2800742B2 (en) Circuit diagram generator
JP2845744B2 (en) Test circuit generator for verification
JPS62231344A (en) Program execution status display system
JPH05120166A (en) Online system with terminal output simulation function
JP2563082Y2 (en) Pseudo communication control device
JPH03155245A (en) Protocol analyzer system
JPH03262045A (en) System for generating test data from hardware design language
JP2022112559A (en) Programmable device, system, verification support method, and program
JPS63263949A (en) Synchronous terminal station test instrument
JPS629935B2 (en)
KR100377932B1 (en) How to perform call simulation of voice mail device
JPS62241041A (en) Information processor
JPS63250757A (en) Input/output interface device
JPH04370866A (en) Data terminal equipment having circuit data collecting function
JP2002236674A (en) Single chip microcomputer
JPH02224141A (en) Logical simulation system
JPH04137192A (en) Ic memory card reader
JPH10269058A (en) Saved information reduction device