JPH0451857B2 - - Google Patents
Info
- Publication number
- JPH0451857B2 JPH0451857B2 JP61103652A JP10365286A JPH0451857B2 JP H0451857 B2 JPH0451857 B2 JP H0451857B2 JP 61103652 A JP61103652 A JP 61103652A JP 10365286 A JP10365286 A JP 10365286A JP H0451857 B2 JPH0451857 B2 JP H0451857B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- multiplication
- bits
- mul
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は乗算回路に関し、例えば、乗算出力
が乗算回路の入力側にフイードバツクされて繰り
返し演算されるようなデイジタルフイルタや電子
楽器の残響効果装置等に適用し得るものである。
が乗算回路の入力側にフイードバツクされて繰り
返し演算されるようなデイジタルフイルタや電子
楽器の残響効果装置等に適用し得るものである。
この発明は乗算回路において、入力データに乗
数データを乗算して得られた積データに、下位ビ
ツトが乱数データで上位ビツトが零の誤差補償用
データを加算し、その加算出力のうち上位ビツト
を乗算出力データとするようにすることにより、
誤差の小さい所定ビツト数の乗算出力データを得
るようにしたものである。
数データを乗算して得られた積データに、下位ビ
ツトが乱数データで上位ビツトが零の誤差補償用
データを加算し、その加算出力のうち上位ビツト
を乗算出力データとするようにすることにより、
誤差の小さい所定ビツト数の乗算出力データを得
るようにしたものである。
従来、例えば、２次のIIR（infinite impulse
response）フイルタ、ラテイスフイルタ等のデイ
ジタルフイルタや、電子楽器の残響効果装置等に
は、乗算回路が使用されている。
response）フイルタ、ラテイスフイルタ等のデイ
ジタルフイルタや、電子楽器の残響効果装置等に
は、乗算回路が使用されている。
このような装置においては、乗算回路からの乗
算結果を示す積データがデータ処理回路を介して
データ処理された後、当該乗算回路の乗算入力デ
ータとしてフイードバツクされるようになされて
いる。すなわち、このような装置においては、乗
算回路を用いて繰り返し演算を実行している。そ
のため、繰り返し演算によつて積データが発散す
ることを防止するように、入力データに対して乗
算する乗数データを「１」より小さく選定してい
る。
算結果を示す積データがデータ処理回路を介して
データ処理された後、当該乗算回路の乗算入力デ
ータとしてフイードバツクされるようになされて
いる。すなわち、このような装置においては、乗
算回路を用いて繰り返し演算を実行している。そ
のため、繰り返し演算によつて積データが発散す
ることを防止するように、入力データに対して乗
算する乗数データを「１」より小さく選定してい
る。
従つて、第３図に示すように、例えば、Ｍビツ
トの整数データでなる入力データINTに対して
Ｎビツトの小数データでなる乗数データDECを
乗算回路１において乗算したとき、乗算結果とし
て、整数部がＭビツトであつて全体が最大Ｍ＋Ｎ
ビツトの積データMULが得られる。
トの整数データでなる入力データINTに対して
Ｎビツトの小数データでなる乗数データDECを
乗算回路１において乗算したとき、乗算結果とし
て、整数部がＭビツトであつて全体が最大Ｍ＋Ｎ
ビツトの積データMULが得られる。
ところで、上述したように積データMULを乗
算回路１に入力データINTとしてフイードバツ
クするような場合、積データMULと入力データ
INTのビツト数（桁数）が異なると、繰り返し
ごとに演算データのビツト数が異なつて乗算回路
が複雑になるか、又は、不必要にビツト数の大き
なものを用いることを要してしまう。
算回路１に入力データINTとしてフイードバツ
クするような場合、積データMULと入力データ
INTのビツト数（桁数）が異なると、繰り返し
ごとに演算データのビツト数が異なつて乗算回路
が複雑になるか、又は、不必要にビツト数の大き
なものを用いることを要してしまう。
そこで、従来、積データMULの全ビツトのデ
ータを他の回路に与える場合、及び積データ
MULの整数部のデータ（上位Ｍビツト）だけを
他の回路に与える場合の両方の場合共に、乗算回
路１にフイードバツクする入力データINTを、
積データMULのうちの整数部のデータとして常
に同一ビツト数のデータとなるようにしていた。
ータを他の回路に与える場合、及び積データ
MULの整数部のデータ（上位Ｍビツト）だけを
他の回路に与える場合の両方の場合共に、乗算回
路１にフイードバツクする入力データINTを、
積データMULのうちの整数部のデータとして常
に同一ビツト数のデータとなるようにしていた。
しかしながら、積データMUL（Ｍ＋Ｎビツト）
のうち整数部のデータ（Ｍビツト）だけを入力デ
ータINTとしてフイードバツクすることは、次
の積データMULが真の値に対して小数部に相当
する分だけ誤差を有することになる。このため乗
算ごとの誤差が累積されていき、真の値から大き
く異なつた値になるおそれがある。なお、このよ
うな問題は積データMULを適宜処理した後乗算
回路１に入力データINTとしてフイードバツク
して繰り返し演算を行う場合に限らず、積データ
MULのうちの整数部のデータだけを実質的な乗
算出力データとして他の回路に供給して処理する
ような場合においても問題となり、やはり切り捨
てられた小数部に相当する分だけ誤差を有するこ
とになる。
のうち整数部のデータ（Ｍビツト）だけを入力デ
ータINTとしてフイードバツクすることは、次
の積データMULが真の値に対して小数部に相当
する分だけ誤差を有することになる。このため乗
算ごとの誤差が累積されていき、真の値から大き
く異なつた値になるおそれがある。なお、このよ
うな問題は積データMULを適宜処理した後乗算
回路１に入力データINTとしてフイードバツク
して繰り返し演算を行う場合に限らず、積データ
MULのうちの整数部のデータだけを実質的な乗
算出力データとして他の回路に供給して処理する
ような場合においても問題となり、やはり切り捨
てられた小数部に相当する分だけ誤差を有するこ
とになる。
そこで、小数部のデータを切り捨てる場合に、
四捨五入して切り捨てるようにすることが考えら
れる。しかし、２進化されたデータを四捨五入し
ようとすると、その構成は非常に複雑になる。
四捨五入して切り捨てるようにすることが考えら
れる。しかし、２進化されたデータを四捨五入し
ようとすると、その構成は非常に複雑になる。
この発明は、以上の点を考慮してなされたもの
で、乗算結果の下位ビツトを除いて残りの上位ビ
ツトを実質的な乗算出力データとして使用する場
合において、この乗算出力データが有する誤差を
小さく抑えることのできる乗算回路を提供しよう
とするものである。
で、乗算結果の下位ビツトを除いて残りの上位ビ
ツトを実質的な乗算出力データとして使用する場
合において、この乗算出力データが有する誤差を
小さく抑えることのできる乗算回路を提供しよう
とするものである。
かかる問題点を解決するためこの発明において
は、入力データに乗算データを乗算する乗算手段
２と、所定ビツト数のビツトが乱数データでな
り、それより上位ビツトが零である誤差補償用デ
ータを発生する誤差補償用データ発生手段４と、
乗算手段から送出された積データに、誤差補償用
データを加算する加算手段３とを具え、加算手段
の出力のうち、所定ビツト数の下位ビツトを除去
して乗算出力データとするようにした。
は、入力データに乗算データを乗算する乗算手段
２と、所定ビツト数のビツトが乱数データでな
り、それより上位ビツトが零である誤差補償用デ
ータを発生する誤差補償用データ発生手段４と、
乗算手段から送出された積データに、誤差補償用
データを加算する加算手段３とを具え、加算手段
の出力のうち、所定ビツト数の下位ビツトを除去
して乗算出力データとするようにした。
積データに誤差補償用データを加算すると、加
算出力は積データの下位ビツトの値に等しい確率
で桁上げを行う。
算出力は積データの下位ビツトの値に等しい確率
で桁上げを行う。
その結果、加算出力のうち上位ビツトを選択し
た乗算出力データの期待値は積データと等しくな
り、全体としてみたとき誤差を小さくすることが
できる。
た乗算出力データの期待値は積データと等しくな
り、全体としてみたとき誤差を小さくすることが
できる。
以下、図面について、この発明の一実施例を詳
述する。
述する。
第１図において、整数部を表すＭビツトのデー
タでなる入力データINは、乗算器２に乗算入力
データとして与えられる。乗算器２には、また、
「１」より小さい小数部を表すＮビツトの乗数デ
ータCOEが与えられており、乗算器２は、入力
データINと乗数データCOEとを乗算し、Ｍ＋Ｎ
ビツトでなる積データMULを加算器３に第１の
加算入力として与える。
タでなる入力データINは、乗算器２に乗算入力
データとして与えられる。乗算器２には、また、
「１」より小さい小数部を表すＮビツトの乗数デ
ータCOEが与えられており、乗算器２は、入力
データINと乗数データCOEとを乗算し、Ｍ＋Ｎ
ビツトでなる積データMULを加算器３に第１の
加算入力として与える。
加算器３はまた、Ｍ＋Ｎビツトでなる誤差補償
用データCORが第２の加算入力として与えられ
る。ここで、誤差補償用データCORは、乱数デ
ータ発生回路４が発生した第２図Ａに示すような
一様分布を有するＮビツトの乱数データRANを、
小数を表す下位Ｎビツトに用いると共に、整数を
表す上位Ｍビツトを全て論理「０」としている。
従つて、誤差補償用データCORは、０から１ま
での間の数値Ｒ（正確には０≦Ｒ＜１の値であり、
以下、乱数と呼ぶ）を均一な確立でとるものとな
る。
用データCORが第２の加算入力として与えられ
る。ここで、誤差補償用データCORは、乱数デ
ータ発生回路４が発生した第２図Ａに示すような
一様分布を有するＮビツトの乱数データRANを、
小数を表す下位Ｎビツトに用いると共に、整数を
表す上位Ｍビツトを全て論理「０」としている。
従つて、誤差補償用データCORは、０から１ま
での間の数値Ｒ（正確には０≦Ｒ＜１の値であり、
以下、乱数と呼ぶ）を均一な確立でとるものとな
る。
加算器３は、積データMULにこの誤差補償用
データCORを加算し、得られた加算出力ADDの
うち整数部を表す上位Ｍビツトを当該乗算回路の
乗算出力データOUTとして送出する。
データCORを加算し、得られた加算出力ADDの
うち整数部を表す上位Ｍビツトを当該乗算回路の
乗算出力データOUTとして送出する。
以上の構成において、入力データINが到来す
ると、乗算器２において乗数データCOEと乗算
され、加算器３において、その結果得られた積デ
ータMULに誤差補償用データCORが加算され、
加算出力ADDのうち上位Ｍビツトが乗算出力デ
ータOUTとして送出される。
ると、乗算器２において乗数データCOEと乗算
され、加算器３において、その結果得られた積デ
ータMULに誤差補償用データCORが加算され、
加算出力ADDのうち上位Ｍビツトが乗算出力デ
ータOUTとして送出される。
今、仮に、積データMULが表す数値Ｘを、次
式 Ｘ＝Ｉ＋Ｆ ……(1) のように、整数部Ｉと小数部Ｆとの和で表し、加
算出力ADDが表す数値をＹとおくと、数値Ｙは
誤差補償用データCORが表す乱数（確率変数）
Ｒを用いて、 Ｙ＝Ｘ＋Ｒ＝Ｉ＋Ｆ＋Ｒ ……(2) と表すことができる。乱数Ｒが第２図Ａに示すよ
うな確率分布を有する確率変数であるので、数値
Ｙも確率変数となる。この数値Ｙの整数部は、必
ずしも数値Ｉになるのではなく、数値Ｆと乱数Ｒ
との和Ｆ＋Ｒにおいて「１」が立つ場合には、Ｉ
＋１となる。
式 Ｘ＝Ｉ＋Ｆ ……(1) のように、整数部Ｉと小数部Ｆとの和で表し、加
算出力ADDが表す数値をＹとおくと、数値Ｙは
誤差補償用データCORが表す乱数（確率変数）
Ｒを用いて、 Ｙ＝Ｘ＋Ｒ＝Ｉ＋Ｆ＋Ｒ ……(2) と表すことができる。乱数Ｒが第２図Ａに示すよ
うな確率分布を有する確率変数であるので、数値
Ｙも確率変数となる。この数値Ｙの整数部は、必
ずしも数値Ｉになるのではなく、数値Ｆと乱数Ｒ
との和Ｆ＋Ｒにおいて「１」が立つ場合には、Ｉ
＋１となる。
乱数Ｒが第２図Ａに示すように０から１の間を
一様な確率でとるので、数値Ｆ＋Ｒは、第２図Ｂ
に示すようにＦから１＋Ｆの間の値を一様な確率
でとるものとなる。ここで、数値Ｆ＋Ｒにおいて
「１」が立つ場合は、数値Ｆ＋Ｒが１から１＋Ｆ
の間をとる場合であり、全事象の範囲が上述した
ようにＦから１＋Ｆの間であるので、「１」が立
つ場合の確率はＦとなる。
一様な確率でとるので、数値Ｆ＋Ｒは、第２図Ｂ
に示すようにＦから１＋Ｆの間の値を一様な確率
でとるものとなる。ここで、数値Ｆ＋Ｒにおいて
「１」が立つ場合は、数値Ｆ＋Ｒが１から１＋Ｆ
の間をとる場合であり、全事象の範囲が上述した
ようにＦから１＋Ｆの間であるので、「１」が立
つ場合の確率はＦとなる。
例えば、乗算器２による乗算の結果得られた積
データMULの小数部Ｆの値が、0.2であれば、乱
数Ｒを加えた値Ｆ＋Ｒは0.2から1.2の間の値を均
一な確率でとる。従つて、この場合、小数部Ｆに
乱数Ｒを加えた値Ｆ＋Ｒが１を越えて、乗算出力
データOUTの整数部が１だけ増加する確率は0.2
となる。
データMULの小数部Ｆの値が、0.2であれば、乱
数Ｒを加えた値Ｆ＋Ｒは0.2から1.2の間の値を均
一な確率でとる。従つて、この場合、小数部Ｆに
乱数Ｒを加えた値Ｆ＋Ｒが１を越えて、乗算出力
データOUTの整数部が１だけ増加する確率は0.2
となる。
このように、第１図の実施例によれば、積デー
タMULにおける小数部Ｆの値が小さいと、積デ
ータMULにおける整数部Ｉを１だけ増加させて
乗算出力データOUTとする確率（＝Ｆ）は小さ
く、小数部Ｆの値が大きくなればなる程、積デー
タMULにおける整数部Ｉを１だけ増加させて乗
算出力データOUTとする確率（＝Ｆ）は高くな
る。
タMULにおける小数部Ｆの値が小さいと、積デ
ータMULにおける整数部Ｉを１だけ増加させて
乗算出力データOUTとする確率（＝Ｆ）は小さ
く、小数部Ｆの値が大きくなればなる程、積デー
タMULにおける整数部Ｉを１だけ増加させて乗
算出力データOUTとする確率（＝Ｆ）は高くな
る。
ここで、整数部Ｉが１だけ増加される場合の確
率がＦであり、増加されない場合の確率が１−Ｆ
であるので、積データMULにおける整数部Ｉに
対する乗算出力データOUTの増分ΔIの期待値Ｅ
（ΔI）は、次式 Ｅ（ΔI）＝１×Ｆ＋０×（１−Ｆ）＝Ｆ ……(3) に示すようになる。
率がＦであり、増加されない場合の確率が１−Ｆ
であるので、積データMULにおける整数部Ｉに
対する乗算出力データOUTの増分ΔIの期待値Ｅ
（ΔI）は、次式 Ｅ（ΔI）＝１×Ｆ＋０×（１−Ｆ）＝Ｆ ……(3) に示すようになる。
その結果、乗算出力データOUTの期待値は、
積データMULの整数部Ｉに増分ΔIの期待値Ｆを
加えた値Ｉ＋Ｆとなり、積データMULの値Ｉ＋
Ｆと一致する。
積データMULの整数部Ｉに増分ΔIの期待値Ｆを
加えた値Ｉ＋Ｆとなり、積データMULの値Ｉ＋
Ｆと一致する。
従つて、この実施例によれば、従来回路と異な
り、積データMULの小数部Ｆの値を単に切り捨
てて乗算出力データとするのではなく、小数部Ｆ
の値に応じて整数部Ｉの値を確率的に補正して乗
算出力データOUTを形成するようにしたので、
乗算結果の有効ビツト数より小さいビツト数の上
位ビツトを乗算出力データとする場合において
も、その誤差を小さく抑えることができる。
り、積データMULの小数部Ｆの値を単に切り捨
てて乗算出力データとするのではなく、小数部Ｆ
の値に応じて整数部Ｉの値を確率的に補正して乗
算出力データOUTを形成するようにしたので、
乗算結果の有効ビツト数より小さいビツト数の上
位ビツトを乗算出力データとする場合において
も、その誤差を小さく抑えることができる。
また、乗算出力データOUTの期待値が積デー
タMULの値と一致しているので、乗算出力デー
タOUTをデータ処理回路を介して入力データに
フイードバツクして繰り返し演算するようにして
も誤差が蓄積することはなく、発散するような事
態を有効に回避することができる。
タMULの値と一致しているので、乗算出力デー
タOUTをデータ処理回路を介して入力データに
フイードバツクして繰り返し演算するようにして
も誤差が蓄積することはなく、発散するような事
態を有効に回避することができる。
なお、上述の実施例においては、入力データ
INのビツト数（Ｍ）と乗算出力データOUTのビ
ツト数（Ｍ）とが等しいものを示したが、乗算入
力データのビツト数と乗算出力データのビツト数
が異なる乗算回路に適用することもできる。この
場合、加算出力ADDから捨て去られる下位ビツ
ト数と等しいビツト数の乱数データRANを発生
させるようにすれば良い。
INのビツト数（Ｍ）と乗算出力データOUTのビ
ツト数（Ｍ）とが等しいものを示したが、乗算入
力データのビツト数と乗算出力データのビツト数
が異なる乗算回路に適用することもできる。この
場合、加算出力ADDから捨て去られる下位ビツ
ト数と等しいビツト数の乱数データRANを発生
させるようにすれば良い。
また、上述の実施例においては、この発明を繰
り返し演算を実行するデイジタルフイルタや残響
効果装置等に適用する場合について述べたが、こ
の発明はこれに限らず、必要に応じて広く適用す
ることができる。要は、乗算結果の上位ビツトを
実質的な乗算出力データとして使用するようにし
た各種回路に適用することができる。
り返し演算を実行するデイジタルフイルタや残響
効果装置等に適用する場合について述べたが、こ
の発明はこれに限らず、必要に応じて広く適用す
ることができる。要は、乗算結果の上位ビツトを
実質的な乗算出力データとして使用するようにし
た各種回路に適用することができる。
以上のように、この発明によれば、乗算出力デ
ータとして送出する場合に捨て去られる下位ビツ
トの情報を、乱数を用いて確率的に乗算出力デー
タに含めるようにしたので、乗算出力データが有
する誤差を小さくすることのできる乗算回路を容
易に得ることができる。
ータとして送出する場合に捨て去られる下位ビツ
トの情報を、乱数を用いて確率的に乗算出力デー
タに含めるようにしたので、乗算出力データが有
する誤差を小さくすることのできる乗算回路を容
易に得ることができる。
第１図はこの発明による乗算回路の一実施例を
示すブロツク図、第２図はその各部のデータが有
する確率分布を示す略線図、第３図は従来回路を
示すブロツク図である。 ２……乗算器、３……加算器、４……乱数デー
タ発生回路、IN……入力データ、COE……乗数
データ、COR……誤差補償用データ、OUT……
乗算出力データ。
示すブロツク図、第２図はその各部のデータが有
する確率分布を示す略線図、第３図は従来回路を
示すブロツク図である。 ２……乗算器、３……加算器、４……乱数デー
タ発生回路、IN……入力データ、COE……乗数
データ、COR……誤差補償用データ、OUT……
乗算出力データ。
Claims (1)
- 【特許請求の範囲】 １ 入力データに乗数データを乗算する乗算手段
と、 所定ビツト数の下位ビツトが乱数データでな
り、それより上位ビツトが零である誤差補償用デ
ータを発生する誤差補償用データ発生手段と、 上記乗算手段から送出された積データに、上記
誤差補償用データを加算する加算手段とを具え、 上記加算手段の出力のうち、上記所定ビツト数
の下位ビツトを除去して乗算出力データとするよ
うにしたことを特徴とする乗算回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10365286A JPS62260229A (ja) | 1986-05-06 | 1986-05-06 | 乗算回路 |
| US07/047,034 US4831576A (en) | 1986-05-06 | 1987-05-04 | Multiplier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10365286A JPS62260229A (ja) | 1986-05-06 | 1986-05-06 | 乗算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62260229A JPS62260229A (ja) | 1987-11-12 |
| JPH0451857B2 true JPH0451857B2 (ja) | 1992-08-20 |
Family
ID=14359708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10365286A Granted JPS62260229A (ja) | 1986-05-06 | 1986-05-06 | 乗算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62260229A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03200294A (ja) * | 1989-12-28 | 1991-09-02 | Yamaha Corp | 楽音合成装置 |
| WO2020084692A1 (ja) * | 2018-10-23 | 2020-04-30 | 富士通株式会社 | 演算処理装置及び演算処理装置の制御方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5945306B2 (ja) * | 1979-08-10 | 1984-11-05 | 三菱電機株式会社 | デイジタル・アナログ変換装置 |
| JPS5949640A (ja) * | 1982-09-16 | 1984-03-22 | Toshiba Corp | 乗算回路 |
-
1986
- 1986-05-06 JP JP10365286A patent/JPS62260229A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62260229A (ja) | 1987-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5726924A (en) | Exponentiation circuit utilizing shift means and method of using same | |
| KR100302093B1 (ko) | 교차형디지탈유한임펄스응답필터에서이진입력신호를탭계수와승산시키는방법및회로배열과교차형디지탈필터의설계방법 | |
| US4366549A (en) | Multiplier with index transforms modulo a prime or modulo a fermat prime and the fermat prime less one | |
| CA1219955A (en) | Digital multiplying circuit | |
| JPH0728782A (ja) | 演算回路および演算方法 | |
| US7480691B2 (en) | Arithmetic device for multiple precision arithmetic for Montgomery multiplication residue arithmetic | |
| US20020103840A1 (en) | Apparatus and method for digital multiplication using redundant binary arithmetic | |
| US6745219B1 (en) | Arithmetic unit using stochastic data processing | |
| JP2840169B2 (ja) | 論理回路の自動設計方法およびその装置 | |
| US5798954A (en) | Digital filter device having a bit shifter unit | |
| JPH0451857B2 (ja) | ||
| JPH02287874A (ja) | 積和演算装置 | |
| JPH0519170B2 (ja) | ||
| JPH08148990A (ja) | 多値論理積の演算装置 | |
| Pitchika et al. | Fast Base Extension using Single Redundant Modulus in a Residue Number System | |
| JPH0981541A (ja) | 累算器 | |
| KR900006007B1 (ko) | 디지탈신호 처리회로 | |
| JP2953918B2 (ja) | 演算装置 | |
| JP3078696B2 (ja) | 逆数演算装置 | |
| KR0164724B1 (ko) | 알 에스 복호기의 곱셈장치 | |
| JP3053637B2 (ja) | ディジタルフィルタの演算方法 | |
| JPS60254373A (ja) | 積和演算装置 | |
| JP3112662B2 (ja) | 乗算器 | |
| JPH02203393A (ja) | 歪発生装置 | |
| JPS60254372A (ja) | 積和演算装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |