JPH0452003B2

JPH0452003B2 -

Info

Publication number: JPH0452003B2
Application number: JP386489A
Authority: JP
Inventors: Kenzo Akagiri; Masayuki Katakura; Motomi Ookochi
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1989-01-12
Filing date: 1989-01-12
Publication date: 1992-08-20
Also published as: JPH01236710A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、例えばオーデイオテープレコーダの
録音、再生時のノイズを除去するためのノイズリ
ダクシヨン回路に関し、特にデコーダとして用い
て好適なものである。

〔従来の技術〕

第１０図はこのようなノイズリダクシヨン回路
の従来例として、ノイズリダクシヨンシステムの
エンコード側に用いられる回路構成を示してい
る。この第１０図において、入力端子１に供給さ
れたオーデイオ信号等の入力信号は、ノイズリダ
クシヨン回路であるエンコーダ回路１０でエンコ
ードされて出力端子２に送られ、このエンコード
出力信号は、例えばテープレコーダに送られる。
エンコーダ回路１０は、入力端子１０に接続され
たプリエンフアシス（高域増強）用のハイパスフ
イルタ３と、このハイパスフイルタ３と出力端子
２との間に挿入接続された可変利得増幅器４と、
この可変利得増幅器４の出力を検出した信号を制
御信号として可変利得増幅器４の制御端子に送る
制御回路５とから構成されている。また、可変利
得増幅器４は、例えばオペアンプ６と、入力抵抗
７と、負帰還抵抗８と、この負帰還抵抗８に並列
接続された可変抵抗素子９とから成る。この可変
抵抗素子９は、制御回路５からの制御信号に応じ
て抵抗値が変化し、負帰還量が変化して増幅器４
の利得が変化する。

このエンコーダ回路１０において、オーデイオ
信号等の入力信号は、ハイパスフイルタ３におい
て高域が強調されて、可変利得増幅器４に送られ
る。可変利得増幅器４は、制御回路５からの制御
信号に応じて可変抵抗素子９の抵抗値が制御され
ることにより、利得が制御されるものであり、入
力レベルが大きいときほど負帰還回路中の可変抵
抗素子９の抵抗値が小さくなつて、利得が低下す
る。したがつて、入力に対して出力はレベル圧縮
される。この可変利得増幅器４の負帰還抵抗８
は、入力レベルが極めて小さくなつて可変抵抗素
子９の抵抗値が極めて大きくなつた場合に、負帰
還回路の抵抗値の上限を抑える作用をなし、可変
利得増幅器４の最大利得を制御する。

〔発明が解決しようとする課題〕

ところが、このエンコーダ回路１０において
は、可変利得増幅器４の入力はプリエンフアシス
用のハイパスフイルタ３の出力であるため、可変
利得増幅器４の入力レベルは周波数特性を有し、
低域ほどレベルが低下することにより、エンコー
ダ回路１０の入出力特性は、第１１図に示すよう
に、小レベル入力時の特性曲線が周波数によつて
異なつてくる。すなわち、可変利得増幅器４自体
は、いかなる周波数においても一定の入力レベル
以下で利得が制限されて不変となり、周波数特性
をもたないわけであるが、プリエンフアシス用の
ハイパスフイルタ３は周波数により利得（あるい
は減衰率、伝達率）が異なるため、可変利得増幅
器４の利得が不変となるときの入力端子１の入力
レベルが周波数により異なるからである。これ
は、プリエンフアシス用のハイパスフイルタ３を
出力端子２側に接続した場合も、ほぼ同様な周波
数特性をもつた入出力となる。また、デコーダ側
でレベル伸張およびデイエンフアシスを行う場合
には、第１１図の入力と出力とが逆になるような
特性となる。

この第１１図のような周波数特性をもつた入出
力特性のノイズリダクシヨン回路を用いるとき
に、エンコーダ回路出力レベルとデコーダ回路入
力レベルとがわずかにずれた場合、たとえばテー
プレコーダにおいて、テープ感度のばらつきに等
より録音入力レベルと再生出力レベル間でずれが
生じた場合には、デコーダ出力に周波数によるレ
ベル変動が生じる。たとえば、第１１図の点ａの
入力レベルをエンコードするとき、10KHzの信号
はたとえばコンプレツシヨンレシオが２の入出力
特性に対応して点ｂの出力レベルとなるのに対
し、100Hzの信号は可変利得増幅器４の利得が不
変となつているコンプレツシヨンレシオが１の入
出力特性に対応して点ｃの出力レベルとなる。こ
のとき、エンコーダ回路１０の出力端子２に接続
されたテープレコーダ等の信号伝送系内におい
て、たとえばΔlのレベルダウンが生じた場合に、
点ｂ，ｃは、それぞれ点b′，c′のレベルとなつて
デコーダ回路（図示せず）に送られる。このデコ
ーダ回路は、上記エンコーダ回路１０と逆の入出
力特性を有しており、第１１図の入力レベルと出
力レベルとを互いに入れ換えた特性となるから、
第１１図の点b′のレベルはデコードされることに
より点ｄのレベルに、また点c′は点ｅのレベルに
よつてそれぞれ出力される。ここで、たとえばコ
ンプレツシヨンレシオが２のとき、点ad間のレ
ベル差は点ae間のレベル差の２倍（ただしdB単
位で）となる。また、エンコード入力信号のレベ
ルが点ａ近傍で変化したとき、デコードされた出
力信号のレベル変化が10KHzと100Hzとで倍異な
ることにより、良好な再生が行えなくなる。この
ため、現実に使用可能なエンコード入力レベルの
範囲としては、第１１図の低域周波数（たとえば
100Hz）の信号の利得が不変となるレベルｌ以上
となり、ダイナミツクレンジが狭くなつてしまう
という欠点がある。

本発明は、このような従来の欠点を除去すべく
なされたものであり、小レベル入力時でも全周波
数領域にわたつて良好なデコードが行え、デコー
ダ回路を高利得増幅器の帰還回路中に挿入接続す
ることで良好なエンコードをも可能にし、ダイナ
ミツクレンジを広くし得ると共に、比較的大入力
時に大きなエンフアシスがかけられ、他の状態で
はエンフアシス量がやや抑えられるような可変エ
ンフアシス特性を得て、ノイズモジユレーシヨン
の低域を図ることが可能なノイズリダクシヨン回
路の提供を目的とする。

〔課題を解決するための手段〕

すなわち、本発明に係るノイズリダクシヨン回
路の特徴は、エンフアシス用の第１のフイルタ
と、この第１のフイルタに直列接続され、制御信
号に応じて利得が変化し入力信号レベルが小さい
とき利得が減少する可変利得回路と、入力信号レ
ベルを検出して制御信号とする制御回路と、上記
可変利得回路に直列接続されたエンフアシス用の
第２のフイルタと、これらの可変利得回路と第２
のフイルタとの直列接続回路の入力端子からの信
号が供給され、上記可変利得回路及び第２のフイ
ルタの直列接続回路の出力と加算し、この直列接
続回路への入力信号が小レベルのときの利得を不
変とするための利得変化がなく周波数特性が略々
平坦な特性を有するフラツトパス回路とを備え、
入力信号が小レベルのときには上記第１のフイル
タにより全体の周波数特性を支配し、入力信号に
レベル増加に伴い上記第１のフイルタの特性に上
記第２のフイルタの特性を付加した周波数特性を
得るように構成したことである。

〔作用〕

入力信号が小レベルのときには上記第１のフイ
ルタにより全体の周波数特性が支配されることに
より、全周波数領域にわたつて良好なデコードが
可能となり、また、入力信号にレベル増加に伴い
上記第１のフイルタの特性に上記第２のフイルタ
の特性を付加した周波数特性が得られ、大きなデ
イエンフアシスがかけられてノイズモジユレーシ
ヨンが低減される。

〔実施例〕

以下、本発明に係る好ましい実施例について、
図面を参照しながら説明する。

第１図は本発明の第１の実施例となるノイズリ
ダクシヨン回路を示すブロツク回路図であり、た
とえばオーディオテープレコーダのノイズリダク
シヨンシステムのうち再生出力側に設けられるデ
コーダ回路に本発明を適用した一例である。

この第１図に示すデコーダ回路３０は、オーデ
イオテープレコーダ（図示せず）の再生出力端子
から入力端子２１に供給された再生オーデイオ信
号について、高域減衰（デイエンフアシス）やレ
ベル伸張等の信号処理を行つて、出力端子２２に
送る。上記デイエンフアシス用としては、第１、
第２のローパスフイルタ２３，２４を用い、上記
レベル伸張用としては、可変利得回路、たとえば
VCA（電圧制御形増幅器）２５を用いている。ま
た、第２のローパスフイルタ２４とVCA２５と
を直列接続し、この直列接続回路に対して並列
に、フラツトパス回路２６を接続している。この
フラツトパス回路２６は、利得変化が無く周波数
特性が平坦であり、たとえば抵抗のみを用いて成
り、VCA２５に対してフイードフオワードを行
つている。VCA２５からの出力と、フラツトパ
ス回路２６からの出力とは、加算器２７で加算さ
れ、第１のローパスフイルタ２３に送られてい
る。さらに、VCA２５への制御信号としては、
たとえば入力端子２１からの信号をウエイテイン
グ用のハイパスフイルタ２９を介して制御回路２
８に送り、この制御回路２８で検波、平滑等を行
つた信号を用いている。

この第１の実施例においては、入力端子２１と
出力端子２２との間に、第２のローパスフイルタ
２４、可変利得回路であるVCA２５、加算器２
７、および第１のローパスフイルタ２３の順に直
列接続してメインパスを構成しているが、この順
序は変えることができる。すなわち、第２のロー
パスフイルタ２４とVCA２５とは互いに変換可
能であり、これらの直列接続回路と第１のローパ
スフイルタ２３とも交換可能である。またVCA
２５への制御信号は、VCA２５の入力側のみな
らず、出力側、あるいは入力側からの信号と出力
側からの信号との和や差等を用いて得ることもで
きる。ただし、VCA２５はレベル伸張動作を行
うものであるから、入力信号のレベルが小さいと
きにはゲインを小さく、あるいは入力信号のレベ
ルが大きいときにはゲインを大きくするような条
件を満足することが必要である。さらに、VCA
２５以外にも、種々の可変利得回路を用いること
ができる。

また、第１、第２のローパスフイルタ２３，２
４たとえば後述するような第２図のエンコーダ回
路内の第１、第２のハイパスフイルタ１３，１４
の周波数特性（第３図Ａ，Ｂ参照。）に対してそ
れぞれ逆特性となるような周波数特性とすればよ
く、低減側レスポンスが好域側よりも約10dB上
昇しており、いずれもそれぞれ２つのターンオー
バ周波数（あるいはカツトオフ周波数）を有する
ような１次の（レスポンスの傾斜が最大6dB／
oct.程度の）ローパスフイルタ特性とすればよ
い。

このように構成されたノイズリダクシヨン用の
デコーダ回路３０において、入力信号のレベルが
小さいときには、VCA２５のゲインが小さく、
フラツドパス回路２６の特性が有力に表れる。し
たがつて、デコーダ回路３０の全体の周波数特性
は、第１のローパスフイルタ２３によりほぼ決定
され、レスポンスの傾斜が最大6dB／oct.程度の
１次のローパスフイルタ特性であり、低減側と高
域側のレスポンスの差も10dB程度である。この
ため、小信号入力時の高域周波数と低域周波数の
入出力特性の差が少なくなり、従来においてテー
プ感度誤差により発生する周波数特性上のエラー
を低減できる。

これに対して、入力信号のレベルが増大してく
ると、VCA２５のゲインが大きくなつて、第２
のローパスフイルタ２４の周波数特性が表れてく
るため、デコーダ回路３０の周波数特性は、第１
のローパスフイルタ２３に第２のローパスフイル
タ２４を付加した特性に近づいてくる。したがつ
て、レスポンスの最大傾斜が約12dB／oct.とな
り、低減と高域とのレスポンスの差が最大20dB
程度となつて、大きなデイエンフアシスがかけら
れ、中低域と高域の分離度が高くなつてノイズモ
ジユレーシヨンが減少する。

次に、第２図は上記第１の実施例としてのノイ
ズリダシヨン回路（デコーダ回路）に対して対称
的な構成を有し、オーデイオテープレコーダの録
音入力側に設けられるエンコーダ回路の一例を示
すブロツク回路図である。

この第２図のエンコーダ回路２０は、入力端子
１１に供給されたオーデイオ信号について、高域
増強（プリエンフアシス）やレベル圧縮等の信号
処理を行い、出力端子１２を介してオーデイオテ
ープレコーダ（図示せず）の録音入力端子に送
る。上記プリエンフアシス用としては、第１のハ
イパスフイルタ１３と第２のハイパスフイルタ１
４を、また、上記レベル圧縮用としては、可変利
得回路、たとえばVCA（電圧制御形増幅器）１５
をそれぞれ用いている。VCA１５と第２のハイ
パスフイルタ１４とは直列接続され、この直列接
続回路に対して並列に、利得変化が無く（ゲイン
コントロールを受けず）周波数特性が平坦なたと
えば抵抗のみから成るフラツトパス回路１６が接
続されている。このフラツトパス回路１６は、
VCA１５と第２とハイパスフイタ１４と直列接
続回路の出力の入力側の加算器１７に減算信号と
して送る負帰還路を形成するものであり、VCA
１５の利得（ゲイン）が大きくなつたときに負帰
還量を多くして、これらVCA１５、第２のハイ
パスフイルタ１４、およびフラツトパス回路１６
から成る負帰還増幅回路のゲインの増大を制限す
る。すなわち、VCA１５のゲインが大きくなる
ときに、上記負帰還増幅回路全体のゲインの上限
値近傍で不変とする。次に、可変利得回路である
VCA１５の利得制御信号は、検波器や平滑回路
等を有する制御回路１８から得られる。この制御
回路１８は、VCA１５と入力あるいは出力を検
出して制御信号とするものであり、たとえば
VCA１５の出力側の第２のハイパスフイルタ１
４からの出力を取り出し、ウエイテイング用のハ
イパスフイルタ１９を介して制御回路１８への入
力としている。

このエンコーダ回路においては、入力端子１１
と出力端子１２との間に、第１のハイパスフイル
タ１３、加算器１７、可変利得回路であるVCA
１５、および第２のハイパスフイルタ１４の順に
直列接続してメインパスを構成しているが、この
接続順序は不動ではない。すなわち、VCA１５
と第２のハイパスフイルタ１４とは互いに入れ換
えることができ、出力端子１２の直前にVCA１
５を記憶してもよい。また、VCA１５、第２の
ハイパスフイルタ１４、およびフラツトパス回路
１６より成る負帰還増幅回路と、第１のハイパス
フイルタ１３とを互いに入れ換えてもよく、第１
のハイパスフイルタ１３を出力端子１２の直前に
配置することができる。

さらに、制御回路１８に供給する信号として
は、VAC１５の出力側のメインパスの任意の点
の信号を取り出して用いたり、VCA１５の入力
側のメインパスの任意の点の信号を取り出して用
いたり、あるいはこれらの出力側と入力側からの
信号の和、差信号を用いることができる。ただ
し、この第１の実施例はエンコーダ回路として用
いられるものであり、VCA１５はレベル圧縮動
作を行うものであるから、入力信号のレベルが低
下するほどVCA１５のゲインを大きくし、ある
いは入力信号のレベルが上昇するほどVCA１５
のゲインを小さくするような制御回路１８と
VCA１５の関係を満足させる構成とすることが
必要である。なお、VCA１５の他にも種々の可
変利得回路を使用できることは勿論である。

次に、第１のハイパスフイルタ１３は、たとえ
ば第３図Ａに示すような周波数特性を有してい
る。すなわち、低域側のレスポンス（またはゲイ
ン）が高域側よりもほぼ10dB低下しており、1K
Hzからほぼ6dB／oct.のカーブで3.18KHzまで上
昇している。また、第２のハイパスフイルタ１４
は、たとえば第３図Ｂに示すような周波数特性を
有し、1.58KHzから5KHz間でほぼ6dB／oct.のカ
ーブのレスポンス変化があり、レスポンス変化の
最大幅はほぼ10dBとなつている。

以上のような構成を有するノイズリダクシヨン
用のエンコーダ回路２０において、入力信号のレ
ベルが小さいときにはVCA１５のゲインが大き
くなつている。このVCA１５は、フラツトパス
回路１６を負帰還路とする負帰還増幅回路を構成
しているから、VCA１５のゲインが大きいとき
には、この負帰還増幅回路全体のゲインはフラツ
トパス回路１６の逆特性にほぼ等しい値の近傍で
不変となる。ここで、フラツトパス回路１６６は
単なる抵抗であるから、抵抗値Ｒの逆特性は１／
Ｒで、フラツトな周波数特性となる。したがつ
て、第２のハイパスフイルタ１４の周波数特性が
上記負帰還増幅回路の外部に表れなくなり、エン
コーダ回路２０の全体の周波数特性は、第１のハ
イパスフイルタ１３によりほぼ支配され、たとえ
ば第３図Ａのような周波数特性が得られる。この
第１のハイパスフイルタ１３の周波数特性は、レ
スポンスの傾斜が6dB／oct.程度のいわゆる１次
のフイルタ特性であり、また高域周波数と低域周
波数のレスポンスの差は10dB程度であるから、
プリエンフアシス効果は小さくなつている。した
がつて、入力信号の小レベル領域において、各周
波数、たとえば10KHz、1KHz、100Hz毎の入出力
特性曲線は、たとえば第４図に示すようにそれぞ
れ接近して表され上記負帰還増幅回路の利得が不
変となるレベルＬまでの入力レベルの範囲を従来
の第１１図のレベルｌよりも広くとることができ
る。

次に、入力信号のレベルが大きくなると、
VCA１５のゲインが低下するから、このVCA１
５を含む上記負帰還増幅回路に第２のハイパスフ
イルタ１４の周波数特性が表れてくる。したがつ
て、エンコーダ回路２０の全体の特性は、第１の
ハイパスフイルタ１３に第２のハイパスフイルタ
１４を付加した、たとえば第３図Ｃに示すような
周波数特性に近づいてくる。この第３図Ｃの特性
は、第３図Ａ，Ｂの特性を合成したものであり、
レスポンスの最大傾斜は約12dB／oct.のいわゆ
る２次のフイルタ特性を示し、低中域周波数と高
域周波数のレスポンスの差は最大20dB程度まで
大きくできる。したがつて、大きなプリエンフア
シスがかけられ、低中域と高域の分離に優れてい
るため、中低域信号によりノイズモジユレーシヨ
ン現象を更に減少させることができる。

次に、第５図は本発明の第２の実施例としての
ノイズリダクシヨン回路となるデコーダ回路５０
を示し、前述した第１図に示す第１の実施例にお
いて、入力信号レベルが更に大きくなつたときの
デイエンフアシス量を減少させるために、前記デ
コーダ回路３０に対して並列に、利得変化の無い
（ゲインコントロールを受けない）伝送路４３を
接続している。すなわち、デコーダ回路５０の入
力端子４１からの入力信号を、加算器４４を介し
て前述のデコーダ回路３０に送り、このデコーダ
回路３０からの出力信号を、出力端子４２に送る
とともに、上記伝送路４３を介して減算信号とし
て加算器４４に送つている。ここで、伝送路４３
は、ローパス形の周波数特性あるいは抵抗のよう
なフラツトパス特性を有するものが好ましい。こ
の第５図中の一部となるデコーダ回路３０の構成
は、前述した第１図と同様であるため、同じ部分
に同一の参照番号を付けて説明を省略する。

この第２の実施例の場合には、前述した第１の
実施例と同様な動作を行うのみならず、入力信号
のレベルが更に増大したときには、伝送路４３の
影響が表れてくる。この伝送路４３は負帰還路で
あるから、デコーダ回路３０には、伝送路４３の
逆の特性であるハイパス形あるいはフラツトパス
形の周波数特性による影響が表れ、デイエンフア
シス量が減少する。したがつて、大入力時の高域
信号による中低域のノイズモジユレーシヨンを軽
減することができる。また、VCA２５を含むメ
インパス中に、アンチリミツタ回路を挿入接続す
ることができる。

次に第６図は、上記第２の実施例と対称的な回
路構成のエンコーダ回路４０を示すものである。
この第６図に示すエンコーダ回路４０は、前述し
た第２図に示すエンコーダ回路２０において、入
力信号レベルが更に大きくなつたときに高域信号
による中低域のノイズモジユレーシヨンを減少さ
せるために、利得変化の無い（ゲインコントロー
ルを受けない）伝送路３３を追加した構成を有し
ている。この伝送路３３は、前記エンコーダ回路
２０に対して並列に設けられており、周波数特性
としてローパス特性あるいはフラツトパス特性を
有するものが好ましい。そして、入力端子３１か
らのオーデイオ信号を、伝送路３３を介して加算
器３４に送り、この加算器３４において前記エン
コーダ回路２０からの出力と加算して出力端子３
２に送つている。他の構成は第２図と同様である
ため、同じ部分に同一の参照番号を付して説明を
省略する。

このようなエンコーダ回路４０においては、前
記第２図のエンコーダ回路２０と同様な動作を行
うのみならず、入力信号のレベルがさらに大きく
なつたときには、伝送路３３が有力となり、プリ
エンフアシス量が減少し、あるいはやや高域が低
下気味となる。このような大入力時のプリエンフ
アシス量の減少により、高域信号による中低域の
ノイズモジユレーシヨンを軽減することができ
る。また、VCA１５を含むメインパス中のたと
えばVCA１５の出力側にリミツタ回路を挿入接
続することにより、入力信号レベルが急激に増大
した場合のオーバーシユート等を防止することが
できる。このときの大入力信号は、伝送路３３を
介して出力端子３２に送られるから、信号の歪は
生じない。

次に、前記第５図に示す第２の実施例を用いて
実用的なコンパンダタイプのノイズリダクシヨン
回路を構成した第３の実施例を第７図に示す。

この第７図のノイズリダクシヨン回路１００
は、スイツチの切換操作によりエンコード動作と
デコード動作とが任意に選択でき、たとえば一般
のオーデイオカセツトデツキ内蔵形の、あるいは
独立のノイズリダクシヨン装置として好適なもの
である。ここで現実のノイズリダクシヨンを行う
回路部としては、上記第２の実施例のデコーダ回
路５０とほぼ等しいデコーダ回路１５０を用いて
おり、エンコード動作時には、オペアンプ等の高
利得増幅器１０３の負帰還回路中に上記デコーダ
回路１５０を挿入接続することにより、デコード
特性の逆特性としてのエンコード特性を得てい
る。

すなわち、ノイズリダクシヨン回路１００の入
力端子１０１には、エンコード動作時はマイクロ
ホンやチユーナ等の音源（ソース）からのオーデ
イオ信号が供給され、デコード動作時は伝送媒体
を介して得られたオーデイオ信号、特にオーデイ
オテープレコーダからの再生出力信号が供給され
る。この入力端子１０１は、オペアンプ等の高利
得増幅器１０３の非反転入力端子に接続され、こ
の高利得増幅器１０３の出力端子は、エンコード
出力端子１０２およびデコーダ回路１５０の入力
端子１４１に接続される。このデコーダ回路１５
０の出力端子は、デコーダ出力端子１４２および
切換スイツチ１０４のエンコード切換端子ｅに接
続される。また、高利得増幅器１０３の出力端子
は、負帰還抵抗１０５を介して切換スイツチ１０
４のデコード切換端子ｄに接続され、この切換ス
イツチ１０４の固定端子（共通端子）は高利得増
幅器１０３の反転入力端子に接続される。

この第７図中のデコーダ回路１５０は、第５図
のデコーダ回路５０とほぼ同様に構成されてお
り、対応する部分は同一の参照番号に100を付加
した番号で指示している。ただし、フラツトパス
回路２６は、抵抗１２６を用い、また伝送路４３
としても抵抗１４３を用いている。また、第５図
のウエイテイング用のハイパスフイルタ２９は、
２個のハイパスフイルタ１３０，１２９を直列接
続して構成しており、これらのハイパスフイルタ
１３０，１２９の接続点からの出力の一部をアン
チリミツタ回路１３１を介して加算器１２７に送
つている。

このような回路構成を有するデコーダ回路１５
０において、第１のローパスフイルタ１２３の伝
達関数をF₁、第２のローパスフイルタ１２４の
伝達関数をF₂とし、これらのF₁，F₂を、 F₁＝g₁・１＋sT₂／１＋sT₁ …… F₂＝g₂・１＋sT₄／１＋sT₃ …… ただし、ｓ＝jω とおくとき、たとえばg₁＝g₂＝10dB、T₁＝
159μs、T₂＝50μs、T₃＝100μs、T₄＝31.8μsとす
れば、各ローパスフイルタ１２３，１２４の特性
は、前述した第３図Ａ，Ｂのそれぞれ逆特性とな
る。さらに、VCA１２５のゲインをＧ、上記フ
ラツトパス回路である抵抗１２６の伝達関数を
H₁、上記伝送路である抵抗１４３の伝達関数を
H₂とするとき、デコーダ回路１５０の伝達関数
Ｈは、Ｈ＝F₂G＋H₁／１＋H₂F₁（F₂G＋H₁） …… と表せる。そして、デコード動作時には、切換ス
イツチ１０４がデコード切換端子ｄに切換接続さ
れて高利得増幅器１０３の負帰還路に抵抗１０５
が接続されるから、入力端子１０１からのオーデ
イオ信号は、高利得増幅器１０３で単に増幅さ
れ、デコーダ回路１５０によりデイエンフアシス
やレベル伸張などデコード動作が行われて、デコ
ード出力端子１４２に送られる。

次に、エンコード動作時には、切換スイツチ１
０１がエンコード切換端子ｅに切換接続されるか
ら、高利得増幅器１０３の負帰還回路中胃に上記
伝達関数Ｈのデコーダ回路１５０が挿入接続され
ることになる。ここで、高利得増幅器１０３の裸
のゲインをＡとするとき、入出力端子１０１，１
０２間の伝達関数Ｕは、Ｕ＝Ａ／１＋AH …… と表せる。この式のＡが非常に大きい（高利得
の）場合には、Ｕ≒１／Ｈ …… となつて、デコーダ回路１５０の伝達関数Ｈの逆
特性、すなわちエンコード特性を有する伝達関数
が得られることになる。

すなわち、第８図および第９図は、ノイズリダ
クシヨン回路１００の切換スイツチ１０４をエン
コード切換端子ｅに切換接続したエンコード動作
時において、入力端子１０１の入力信号に対する
エンコード出力端子１０２からの出力信号を測定
したグラフである。ここで、第８図は２信号入力
についての周波数特性グラフを示し、曲線Ａが入
力無しの状態を、曲線Ｂが400Hz、0dB入力時の
状態を、また曲線Ｃが1KHz、−10dB入力時の状
態をそれぞれ示す。次に第９図は、各周波数、た
とえば100Hz、1KHz、10KHzの入力信号について
の入出力レベルを表すグラフである。

以上の説明からも明らかなように、可変利得幅
を大きくとれるVCAを用いて、高域で約30dBも
の大きなノイズリダクシヨン効果が得られ、オー
デイオ用のコンパクトカセツトテープレコーダを
用いて90dB以上のダイナミツクレンジを得るこ
とができる。また、音質劣化や聴感上の違和感が
生じにくいように種々の対策を施しており、特
に、ノイズモジユレーシヨンとテープ感度誤差に
対する対策として、第８図および第９図に示すよ
うに、低中域で比較的大レベル入力時のエンフア
シス特性を12dB／oct.程度の２次のフイルタ特
性とし、大きなエンフアシス量を得るようにする
とともに、小レベル入力時や高域大レベル入力時
にはほぼ上記第１のフイルタのみによる１次のフ
イルタ特性としてエンフアシスを抑えて、いわゆ
る可変エンフアシス特性を得ている。また、広い
入力レベル範囲（＋15dB〜−50dB）において、
周波数にあまり依存しない一定の（２程度の）コ
ンプレツシヨンレシオを与え、また、上記可変エ
ンフアシスの入力レベル依存性をゆるやかなもの
とすることにより、テープ感度のばらつきによつ
て生じる振幅およびスペクトラクエラーを小さく
している。

さらに、入力信号の立上りが速い場合のテープ
飽和や波形歪等を防止するために、高域のみで動
作するリミツタ回路（第７図のアンチリミツタ回
路１３１）を用いることも容易に行える。また、
広い周波数帯域の成分を有するソースで誤動作を
起こさないように、上記第１、第２のフイルタ
（第７図のローパスフイルタ１２３，１２４）や
上記ウエイテイング回路の周波数帯域に制限を加
え、動作の感度が大きくならないようにしてい
る。

なお、本発明は上記実施例のみに限定されるも
のではなく、たとえば、第１の実施例について
も、オペアンプ等の高利得増幅器の帰還回路中に
挿入接続することにより逆の特性を得ることがで
き、また第３の実施例と同様に、切換スイツチを
用いてデコード、エンコード動作を切り換えるよ
うな構成としてもよい。この他本発明の要旨を逸
脱しない範囲において種々の変更が可能である。

〔発明の効果〕

入力レベルが小さいときには第１のフイルタの
周波数特性が支配的に表れるから、全周波数帯域
にわたつて良好なデコード、エンコードが行え、
従来に比べてダイナミツクレンジを広くでき、ま
た入力レベルが大きくなつたときには第１のフイ
ルタと第２のフイルタの各特性が合成された特性
となつて、大きなデンフアシスがかけられ、ノイ
ズモジユレーシヨンを低減できる。

【図面の簡単な説明】

第１図は本発明に係るノイズリダクシヨン回路
の第１の実施例としてのデコーダ回路を示すブロ
ツク回路図である。第２図ないし第４図はこの第
１の実施例としてのデコーダ回路と対称的な構成
を有するエンコーダ回路を示し、第２図はブロツ
ク回路図、第３図Ａ，ＢおよびＣは第２図の第
１、第２のハイパスフイルタの周波数特性および
これらを合成した周波数特性をそれぞれ示すグラ
フ、第４図は第２図の回路の入出力特性を示すグ
ラフである。第５図は本発明の第２の実施例とし
てのデコーダ回路を示すブロツク回路図である。第６図はこの第２の実施例のデコーダ回路と対
称的な構成を有するエンコーダ回路を示すブロツ
ク回路図である。第７図ないし第９図は本発明の第３の実施例を
示し、第７図はブロツク回路図、第８図は周波数
特性を示すグラフ、第９図は入出力特性を示すグ
ラフである。第１０図はノイズリダクシヨン回路
の従来例を示すブロツク回路図、第１１図は第１
０図の回路の入出力特性を示すブロツク回路図で
ある。１１，２１，３１，４１，１０１……入力端
子、１２，２２，３２，４２……出力端子、１
３，２３，１２３……第１のフイルタ、１４，２
４，１２４……第２のフイルタ、１５，２５，３
５，４５，１２５……VCA、１６，２６……フ
ラツトパス回路、１７，２７，３４，４４……加
算器、１８，２８，１２８……制御回路、２０，
４０……エンコーダ回路、３０，５０，１５０…
…デコーダ回路、３３，４３……伝送路、１００
……ノイズリダクシヨン回路、１０３……高利得
増幅器、１０２……エンコード出力端子、１４２
……デコード出力端子。

Claims

【特許請求の範囲】１エンフアシス用の第１のフイルタと、この第１のフイルタに直列接続され、制御信号
に応じて利得が変化し入力信号レベルが小さいと
き利得が減少する可変利得回路と、入力信号レベルを検出して制御信号とする制御
回路と、上記可変利得回路に直列接続されたエンフアシ
ス用の第２のフイルタと、これらの可変利得回路と第２のフイルタとの直
列接続回路の入力端子からの信号が供給され、上
記可変利得回路及び第２のフイルタの直列接続回
路の出力と加算し、この直列接続回路への入力信
号が小レベルのときの利得を不変とするための利
得変化がなく周波数特性が略々平坦な特性を有す
るフラツトパス回路とを備え、入力信号が小レベルのときには上記第１のフイ
ルタにより全体の周波数特性を支配し、入力信号
のレベル増加に伴い上記第１のフイルタの特性に
上記第２のフイルタの特性を付加した周波数特性
を得るように構成したことを特徴とするノイズリ
ダクシヨン回路。