JPH0452623B2 - - Google Patents
Info
- Publication number
- JPH0452623B2 JPH0452623B2 JP60064599A JP6459985A JPH0452623B2 JP H0452623 B2 JPH0452623 B2 JP H0452623B2 JP 60064599 A JP60064599 A JP 60064599A JP 6459985 A JP6459985 A JP 6459985A JP H0452623 B2 JPH0452623 B2 JP H0452623B2
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- mounting
- semiconductor
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/04—Manufacture or treatment of leadframes
- H10W70/047—Attaching leadframes to insulating supports, e.g. for tape automated bonding [TAB]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structure Of Printed Boards (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体搭載用プリント配線板の製造方
法に係り、特に本発明は一般にリードレスチツプ
キヤリアと称されるパツケージ用基板の製造方法
に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a method of manufacturing a printed wiring board for mounting a semiconductor, and more particularly, the present invention relates to a method of manufacturing a package substrate generally referred to as a leadless chip carrier.
近年、電子機器の小型化、軽量化および薄型化
の要求が高まり、その機器に使用されるコンデン
サーや抵抗などの電子部品においては外部リード
のないチツプコンデンサー、チツプ抵抗と呼ばれ
る小型のリードレスタイプのチツプ部品が多用さ
れるようになつてきている。一方、ICやLSIなど
の半導体集積回路装置においても、回路の小型高
密度化への要求が高まつてくるにつれ、そのパツ
ケージ形態を小形リードレス化する動きが顕著に
なつてきており、小型のリードレスタイプのいわ
ゆるチツプキヤリアが増々増大する傾向にある。
これらのリードレスチツプキヤリアは、一般のプ
リント配線板に実装され、ICパツケージとして
の役割をはたしている。 In recent years, the demand for smaller, lighter, and thinner electronic devices has increased, and the electronic components used in these devices, such as capacitors and resistors, have become smaller, leadless types called chip capacitors and chip resistors, which have no external leads. Chip parts are increasingly being used. On the other hand, in semiconductor integrated circuit devices such as ICs and LSIs, as the demand for smaller, higher-density circuits increases, there is a noticeable movement toward smaller, leadless packages. There is a tendency for leadless type so-called chip carriers to increase more and more.
These leadless chip carriers are mounted on general printed wiring boards and function as IC packages.
従来、半導体搭載用の小形リードレスタイプの
ICパツケージとしてはセラミツクチツプキヤリ
アが使用されている。セラミツクチツプキヤリア
は、グリーンシートにメタライズ層を形成後、複
数のグリーンシートを積層後、高温中で焼成した
ものである。前記略中央には半導体素子を収納す
るための凹部が形成され、凹部周辺には放射状に
金属パターンが形成され、該パターンは基板側壁
面のメタライズ層を通して裏面のパターンと電気
的に接続されている。前記凹部に半導体素子を収
納した後、金属又はセラミツクからなるキヤツプ
により封止されてパツケージが得られる。
Conventionally, small leadless type for mounting semiconductors.
A ceramic chip carrier is used as the IC package. Ceramic chip carriers are made by forming a metallized layer on a green sheet, stacking a plurality of green sheets, and then firing at a high temperature. A recess for accommodating the semiconductor element is formed approximately in the center, and a metal pattern is formed radially around the recess, and the pattern is electrically connected to the pattern on the back surface through the metallized layer on the side wall surface of the substrate. . After the semiconductor element is housed in the recess, it is sealed with a cap made of metal or ceramic to obtain a package.
また高価なセラミツクチツプキヤリアに代わる
ものとして有機系樹脂素材からなるチツプキヤリ
アが、(イ)特開昭56−2656号公報、(ロ)特開昭58−
134450号公報、および(ハ)特開昭57−184240号公報
に提案されている。 In addition, as an alternative to expensive ceramic chip carriers, chip carriers made of organic resin materials are disclosed in (a) JP-A-56-2656 and (b) JP-A-58-
This is proposed in Japanese Patent Application Laid-open No. 134450 and (c) Japanese Patent Application Laid-open No. 184240/1983.
前記提案によれば、ガラスエポキシからなるプ
リント配線板にスルホールを有する回路パターン
が形成され、半導体素子搭載後、半導体素子周辺
を保護用レジンで被つた構造になつている。 According to the above proposal, a circuit pattern having through holes is formed on a printed wiring board made of glass epoxy, and after a semiconductor element is mounted, the periphery of the semiconductor element is covered with a protective resin.
前記(イ)特開昭56−2656号公報及び(ロ)特開昭58−
134450号公報によるチツプキヤリアにおいては半
導体素子封止用のポツテイングレジンとして流動
性の高いレジンを使用した場合に、レジンが半導
体素子周辺からチツプキヤリア周辺部まで流出
し、チツプキヤリア側壁面のメタライズ層が被覆
され、チツプキヤリアの機能が低下する欠点を有
している。ポツテイングレジンの流出を防止する
ために半導体搭載用基板上表面の半導体素子搭載
部周辺にレジン流出防止用の枠を設けることが実
開昭55−86342号公報に開示されている。また、
前記(ハ)特開昭57−184240号公報によれば、プラス
チツクからなる側壁が周囲に設けられたチツプキ
ヤリアの製造方法が提案されており、その断面を
第６図に示す。具体的には、プラスチツクを材料
とした基板シート１の表面に金属パターン８を配
列形成した後、プラスチツク材からなる格子のア
ーム１５を前記金属パターンの上になるように固
着され、格子のアームのほぼ中央をダイヤモンド
ソー、その他の工具を用いて切断することにより
複数のリードのないチツプキヤリアが作られる。
（Ｘ−X′）はその切断位置である。
Said (a) JP-A-56-2656 and (b) JP-A-58-
In the chip carrier according to Publication No. 134450, when a highly fluid resin is used as a potting resin for encapsulating a semiconductor element, the resin flows from the periphery of the semiconductor element to the periphery of the chip carrier, and the metallized layer on the side wall of the chip carrier is covered. However, it has the disadvantage that the chip carrier function deteriorates. In order to prevent the potting resin from flowing out, Japanese Utility Model Application Publication No. 55-86342 discloses that a frame for preventing the resin from flowing out is provided around the semiconductor element mounting portion on the upper surface of the semiconductor mounting substrate. Also,
According to (c) Japanese Unexamined Patent Publication No. 57-184240, a method for manufacturing a chip carrier is proposed in which a side wall made of plastic is provided around the periphery, the cross section of which is shown in FIG. Specifically, after the metal patterns 8 are arranged and formed on the surface of the substrate sheet 1 made of plastic, the arms 15 of the grid made of plastic are fixed so as to be on top of the metal patterns. A plurality of chip carriers without leads are made by cutting approximately in the center using a diamond saw or other tools.
(X-X') is the cutting position.
前記提案においてダイヤモンドソーによる切断
は多くの時間を要するために生産性が極めて低く
なり、安価なチツプキヤリアを提供することが困
難である。 In the above proposal, cutting with a diamond saw requires a lot of time, resulting in extremely low productivity, making it difficult to provide an inexpensive chip carrier.
又、他の工具として生産性の高い金型による打
ち抜き加工が考えられる。しかし、第６図におい
て（Ｘ−X′）の位置を金型で打ち抜く場合、ス
ルホール２の金属層が切断時の衝撃により剥れ易
い欠点を有している。 In addition, as another tool, punching using a mold with high productivity can be considered. However, when punching out the position (X-X') in FIG. 6 with a die, the metal layer of the through hole 2 has the disadvantage that it is easily peeled off due to the impact during cutting.
本発明者の実験による確認によれば、第６図に
おいて基板シート１の厚みが0.5mm、格子のアー
ム１５が0.5mmの厚みの構成からなるプリント配
線板を金型を用いて（Ｘ−X′）の位置で打ち抜
きを行なつた結果、大部分のスルホールに剥れや
亀裂が生じ、側壁面の導体層は極めて不満足な状
態であつた。 According to the inventor's experimental confirmation, in FIG. As a result of punching at the position '), most of the through holes were peeled or cracked, and the conductor layer on the side wall surface was in an extremely unsatisfactory condition.
本発明は前記従来の技術の欠点を全て除去改善
することを目的とし、生産性に富み、自動化に適
した半導体搭載用プリント配線板の製造方法を提
供するものである。 The present invention aims to eliminate all the drawbacks of the conventional techniques and provide a method for manufacturing a printed wiring board for mounting semiconductors, which is highly productive and suitable for automation.
以下、本発明を図面に基づいて具体的に説明す
る。
Hereinafter, the present invention will be specifically explained based on the drawings.
まず、第１図イおよび第１図ロは、半導体搭載
用プリント配線板の下層部となる格子状に配列し
た製品群の最も代表的な例を示す基板の平面図で
ある。これらのプリント配線板は、特許請求の範
囲第１項記載の(a)および(b)の工程により製造され
る。また、第２図は上層部を形成する格子状に貫
通孔が設けられ、溝と橋絡部が形成された基板の
平面図である。この基板は、特許請求の範囲第１
項記載の(c)の工程によつて製造される。そして、
これら上層部と下層部とが貼着されて第３図の平
面図に示す半導体搭載用プリント配線板が製造さ
れる。なお、前記(a)および(b)の工程により第１図
イおよびロに示す基板が製造されるに先立つて、
特許請求の範囲に記載の(c)の工程により第２図に
示す基板が製造されることもあり得る。そして前
記と同様に第１図イおよびロに示す下層部となる
基板と、第２図に示す上層部となる基板を貼着し
て第３図の平面図に示す本発明の半導体搭載用プ
リント配線板が製造される。 First, FIG. 1A and FIG. 1B are plan views of a board showing the most typical example of a group of products arranged in a lattice pattern, which forms the lower layer of a printed wiring board for mounting a semiconductor. These printed wiring boards are manufactured by the steps (a) and (b) described in claim 1. Further, FIG. 2 is a plan view of a substrate forming an upper layer portion, in which through holes are provided in a lattice shape, and grooves and bridge portions are formed. This substrate is claimed in claim 1.
Manufactured by step (c) described in Section 1. and,
These upper layer portion and lower layer portion are adhered to produce a printed wiring board for mounting a semiconductor as shown in the plan view of FIG. 3. Note that before the substrates shown in FIG. 1A and B are manufactured by the steps (a) and (b) above,
The substrate shown in FIG. 2 may also be manufactured by the step (c) described in the claims. Then, in the same manner as described above, the substrate for forming the lower layer shown in FIGS. 1A and 2B and the substrate for forming the upper layer shown in FIG. A wiring board is manufactured.
そして、第４図は本発明の特許請求の範囲の各
項に記載の半導体搭載用プリント配線板の製造方
法の工程を示す該基板の主要部の斜視図である。
第１図のイおよびロはガラスエポキシ、ガラスト
リアジン、ガラスポリイミドなどの有機系樹脂素
材からなるプリント配線用基板板シート１に、ス
ルホールを有する複数の導体パターン群を縦と横
に規則的に配列形成した後、該プリント配線用基
板シート上の複数の導体パターン群において製品
外形線上に位置するスルホールの一部を切断除去
し、前記基板の外形側壁面にスルホール２の一部
を露出させ、スルホール周辺に溝６を形成し、該
溝間に形成された橋絡部４によつて格子状に支持
されたプリント配線用基板シートの正面図であ
る。 FIG. 4 is a perspective view of the main part of the printed wiring board for mounting a semiconductor, showing the steps of the manufacturing method of the printed wiring board for mounting a semiconductor according to each claim of the present invention.
A and B in Figure 1 are printed wiring board sheets 1 made of organic resin materials such as glass epoxy, glass triazine, and glass polyimide, on which a plurality of groups of conductor patterns having through holes are regularly arranged vertically and horizontally. After the formation, a part of the through hole located on the product outline line in the plurality of conductor pattern groups on the printed wiring board sheet is cut and removed, a part of the through hole 2 is exposed on the outside wall surface of the board, and the through hole is removed. FIG. 2 is a front view of a printed wiring board sheet having grooves 6 formed around the periphery and supported in a lattice shape by bridge portions 4 formed between the grooves.
また、前記基板の中央部にはザグリ加工などに
より半導体素子を収納するための凹部９が設けら
れ、製品外形線上のスルホール２と凹部周辺の金
属パツドには金属メツキが施されており、該スル
ホールと該金属パツド間にはソルダーレジスト７
が印刷されており、導体パターンが保護されてい
る。第２図は特許請求の範囲第１項の(c)に記載の
積層板シートである。積層板シートとしては、ガ
ラスエポキシ、ガラストリアジン、ガラスポリイ
ミドなどである。該積層板シートは第１図のイの
プリント配線用基板シートと対応するように、溝
６が形成され、第１図のイの基板シート上に第２
図の積層板シートが金型固定用のパイロツト孔５
で合致され、接着層を介して貼着されると第３図
に示すような格子状の枠付プリント配線用基板シ
ートが形成され、橋絡部４の４箇所を金型により
打ち抜き切断加工すると第４図に示すような小片
状の半導体搭載用プリント配線板ができる。この
場合の基板シートは第３図に示すような大きいシ
ートのほかに第５図に示すような短冊状の基板シ
ートでも有効である。 In addition, a recess 9 for accommodating a semiconductor element is provided in the center of the substrate by counterboring or the like, and metal plating is applied to the through hole 2 on the product outline and the metal pads around the recess. There is a solder resist 7 between the metal pad and the metal pad.
is printed to protect the conductor pattern. FIG. 2 shows a laminate sheet according to claim 1 (c). Examples of the laminate sheet include glass epoxy, glass triazine, and glass polyimide. The laminate sheet has a groove 6 formed therein so as to correspond to the printed wiring board sheet A in FIG.
The laminate sheet shown in the figure has a pilot hole 5 for fixing the mold.
When they are aligned and pasted together via an adhesive layer, a printed wiring board sheet with a lattice-like frame is formed as shown in FIG. A small piece-shaped printed wiring board for mounting semiconductors as shown in FIG. 4 is produced. In this case, in addition to a large sheet as shown in FIG. 3, a rectangular substrate sheet as shown in FIG. 5 is also effective.
本発明によれば、側壁面に予め、導体部を形成
後、封止樹脂流出防止状の枠を貼着し、橋絡部４
の４箇所を切断加工するので容易でしかも基板自
身に亀裂が起きにくく、また、スルホールのメツ
キの剥がれや基板のバリを生じることなく、切断
面を極めて良好に仕上げることができることを特
徴としている。 According to the present invention, after forming the conductor portion on the side wall surface in advance, a frame to prevent the sealing resin from flowing out is pasted, and the bridge portion 4
Since the cutting process is performed at four locations, it is easy and the board itself is less prone to cracking, and the cut surface can be finished in an extremely good quality without peeling off the through-hole plating or causing burrs on the board.
第６図はプラスチツクを材料とした従来の半導
体装置の製造工程の一部で、格子のアーム１５の
ほぼ中央を軸（Ｘ−X′）に沿つて切断する時の
加工断面図を示している。プラスチツク製の材料
で、例えばガラス混入エポキシレジンの基板シー
ト１の表面に、方形に配列された多数の金属パタ
ーン８が形成され、該基板シートに多数のスルホ
ールが穿設され、そのスルホールの一つは第６図
に符号２で示されている。このスルホールの下表
面には対応する金属パツド１６が形成され、金属
パターン８と金属パツド１６とは電気的に連結さ
れている。基板シート１と同一の材料で格子のア
ーム１５が接着され、この格子のアーム１５はス
ルホール２の配列された線上に位置し側壁とな
り、基板１の上表面に現われるスルホール２を覆
つている。また、この格子のアーム１５の中央に
は集積回路チツプ１３がエポキシ接着剤を介して
接着され、ワイヤーボンデイング１４により金属
パターン８に接続されている。 FIG. 6 shows a part of the manufacturing process of a conventional semiconductor device made of plastic, and shows a cross-sectional view of the process when cutting approximately the center of the arm 15 of the lattice along the axis (X-X'). . A large number of rectangularly arranged metal patterns 8 are formed on the surface of a substrate sheet 1 made of plastic material, for example glass-mixed epoxy resin, and a large number of through holes are bored in the substrate sheet, and one of the through holes is formed. is indicated by the reference numeral 2 in FIG. A corresponding metal pad 16 is formed on the lower surface of this through hole, and the metal pattern 8 and the metal pad 16 are electrically connected. The arms 15 of the lattice are bonded with the same material as the substrate sheet 1, and the arms 15 of the lattice are located on the lines in which the through holes 2 are arranged and serve as side walls, covering the through holes 2 appearing on the upper surface of the substrate 1. Further, an integrated circuit chip 13 is bonded to the center of the arm 15 of this grid via epoxy adhesive and connected to the metal pattern 8 by wire bonding 14.
第７図のイ及びロは本発明の特許請求の範囲第
４項に記載の半導体搭載用プリント配線板基板の
斜視図であり、積層板シートの溝６がプリント配
線用基板の溝より大きく打ち抜き加工されてお
り、そのため前記積層板シートの橋絡部４を除く
外形寸法が前記基板よりも小さくなつていること
を特徴としている。この基板は一般のプリント配
線用基板に実装した後に、側壁面のスルホールに
半田が揚つているかどうか、または隣り同士のス
ルホールにブリツジが起きていないかを検査する
ことが容易である利点を有している。この場合も
前記積層板シート１０と基板シート１とを貼り合
せる時には、パイロツト孔５で一致され、橋絡部
４を金型により打ち抜き加工して小片状に分離さ
れる。また、この橋絡部４を打ち抜く場合には、
特許請求の範囲第６項に記載の該橋絡部の切断部
の一部に変形部１８を付けることにより、一般の
プリント配線板に実装する場合の位置合わせに役
立ち、また、橋絡部の切断部の全部に変形部を付
けることにより、パツケージのコーナー部からの
亀裂やソルダーレジストの剥がれを少なくし、デ
ザイン上、美しいパツケージが得られる。 7A and 7B are perspective views of a printed wiring board substrate for mounting a semiconductor according to claim 4 of the present invention, in which the grooves 6 of the laminate sheet are punched out to be larger than the grooves of the printed wiring board. It is characterized in that the outer dimensions of the laminate sheet excluding the bridge portion 4 are smaller than those of the substrate. This board has the advantage that after it is mounted on a general printed wiring board, it is easy to inspect whether solder has risen to the through holes on the side wall surface or whether bridging has occurred between adjacent through holes. ing. In this case as well, when the laminate sheet 10 and the substrate sheet 1 are bonded together, they are aligned at the pilot holes 5, and the bridge portions 4 are punched out using a die and separated into small pieces. In addition, when punching out this bridging portion 4,
By adding a deformed portion 18 to a part of the cut portion of the bridge portion as set forth in claim 6, it is useful for positioning when mounting on a general printed wiring board, and also improves the shape of the bridge portion. By adding deformation parts to all of the cut parts, cracks from the corners of the package and peeling of solder resist are reduced, and a package with a beautiful design can be obtained.
第８図は本発明の特許請求の範囲各項にしたが
つて打ち抜かれた半導体搭載用プリント配線板１
９上の凹部９に、集積回路チツプ１３が搭載さ
れ、ワイヤーボンデイング１４により、該集積回
路チツプ１３と金属パターン８が接続され、デイ
スペンサーなどにより樹脂２０を注入した後、電
子部品用キヤツプ２１を搭載し、加熱により樹脂
封止した状態の断面図を示している。 FIG. 8 shows a semiconductor mounting printed wiring board 1 punched according to each claim of the present invention.
An integrated circuit chip 13 is mounted in the recess 9 on the top of the chip 9, and the integrated circuit chip 13 and the metal pattern 8 are connected by wire bonding 14. After resin 20 is injected using a dispenser or the like, an electronic component cap 21 is inserted. A cross-sectional view of the device mounted and sealed with resin by heating is shown.
以上のように、本発明によれば従来のセラミツ
クスを材料としたパツケージより経済的コストが
安くそのパツケージ形態を小型化し、薄型化しや
すく、また、一般のプリント配線用基板に実装し
ても接続が破損されない利点を有している。ま
た、同じプラスチツクを材料としたパツケージは
多層構造でも可能であり、本発明の切断方法を提
供することにより容易にかつ迅速にしかも切断面
を極めて良好に仕上げることができる利点を有し
ている。
As described above, according to the present invention, the economic cost is lower than that of conventional packages made of ceramic materials, the package form can be made smaller and thinner, and it can be easily connected even when mounted on a general printed wiring board. It has the advantage of not being damaged. Moreover, packages made of the same plastic material can also have a multilayer structure, and by providing the cutting method of the present invention, it has the advantage that the cutting surface can be easily and quickly finished with an extremely good finish.
第１図のイ，ロおよび第２図〜第４図は本発明
の特許請求の範囲各項に記載の半導体搭載用プリ
ント配線用基板の製造工程ごとの該基板の主要部
の正面図及び斜視図であり、第５図は本発明の基
板シートの大きさが短冊状でも有効であることを
示唆する前記基板シートの正面図である。第６図
は従来のプラスチツクを材料としたプリント配線
用基板の製造工程のうち、個々のプリント配線用
基板を小片状に分離しようとする切断加工の位置
（Ｘ−X′）を示す断面図である。第７図のイ及び
ロは特許請求の範囲第４項に記載のプリント配線
用基板の正面図及び斜視図である。第８図は本発
明の特許請求の範囲各項にしたがつて打ち抜かれ
た半導体搭載用プリント配線板上の凹部に、集積
回路チツプがワイヤーボンデイングにより接続さ
れ、樹脂封止された最終的な構造の断面図を示し
ている。
１……プリント配線用基板シート、２……スル
ホール、３……基板の一部、４……橋絡部、５…
…パイロツト孔、６……溝、７……ソルダーレジ
スト、８……金属パターン、９……半導体搭載用
凹部、１０……積層板シート、１１……封止用の
枠、１２……短冊状の基板シート、１３……集積
回路チツプ、１４……ボンデイングワイヤー、１
５……格子のアーム、１６……金属パツド、１７
……プリント配線用基板より外形寸法の小さい封
止用の枠、１８……変形部、１９……半導体搭載
用プリント配線板、２０……封止用樹脂、２１…
…電子部品用キヤツプ。
FIG. 1A and B and FIGS. 2 to 4 are front views and perspective views of the main parts of the printed wiring board for mounting semiconductors in each manufacturing process as set forth in each claim of the present invention. FIG. 5 is a front view of the substrate sheet of the present invention, which suggests that the substrate sheet of the present invention is effective even if it has a rectangular size. Figure 6 is a cross-sectional view showing the position (X-X') of the cutting process in which individual printed wiring boards are separated into small pieces in the conventional manufacturing process of printed wiring boards made from plastic. It is. A and B in FIG. 7 are a front view and a perspective view of a printed wiring board according to claim 4. FIG. 8 shows the final structure in which an integrated circuit chip is connected by wire bonding to a recess on a printed wiring board for mounting a semiconductor punched according to each claim of the present invention and sealed with resin. shows a cross-sectional view of. DESCRIPTION OF SYMBOLS 1... Printed wiring board sheet, 2... Through hole, 3... Part of board, 4... Bridge portion, 5...
... Pilot hole, 6 ... Groove, 7 ... Solder resist, 8 ... Metal pattern, 9 ... Recess for semiconductor mounting, 10 ... Laminate sheet, 11 ... Sealing frame, 12 ... Strip shape substrate sheet, 13... integrated circuit chip, 14... bonding wire, 1
5... Lattice arm, 16... Metal pad, 17
. . . Sealing frame having external dimensions smaller than the printed wiring board, 18 . . . Deformed portion, 19 . . . Printed wiring board for semiconductor mounting, 20 .
...Cap for electronic parts.
Claims (1)
リント配線板の製造方法。 (a) 有機系樹脂素材からなるプリント配線用基板
シート１に、スルホールを有する複数の導体パ
ターン群を縦と横に配列形成する工程と； (b) 前記プリント配線用基板のシート上のそれぞ
れの導体パターン群において、製品外形線上に
位置するスルホールの一部２及び基板の一部３
を切断除去してスルホール周辺に溝を形成し、
該溝間に橋絡部４を形成する工程と； (c) 別の有機系樹脂素材からなる積層板シートに
おいて、前記プリント配線用基板の製品群に対
応した溝と半導体搭載部周辺部に貫通孔を設
け、橋絡部を配列形成する工程と； (d) 前記(a)及び(b)の工程からなるプリント配線用
基板シートの表面に、前記(c)の工程からなる積
層板シートを接着層を介して貼着する工程と； (e) 前記(d)の工程からなるプリント配線用基板シ
ートの橋絡部を切断し小片状に分離して複数の
製品群を形成する工程。 ２ 前記プリント配線用基板の一部に、半導体素
子を収納するための凹部を形成することを特徴と
する特許請求の範囲第１項記載の半導体搭載用プ
リント配線板の製造方法。 ３ 前記半導体搭載用凹部はザグリ加工により形
成されることを特徴とする特許請求の範囲第２項
記載の半導体搭載用プリント配線板の製造方法。 ４ 前記有機系樹脂素材からなる積層板は橋絡部
を除く外形寸法が、有機系樹脂素材からなるプリ
ント配線用基板の橋絡部を除いた外形寸法より小
さくなるように形成されたことを特徴とする特許
請求の範囲第１項記載の半導体搭載用プリント配
線板の製造方法。 ５ 前記溝は金型による打ち抜き加工により形成
されていることを特徴とする特許請求の範囲第１
項記載の半導体搭載用プリント配線板の製造方
法。 ６ 前記橋絡部を切断するにあたり、該切断部の
一部または全部に変形部を設けることを特徴とす
る特許請求の範囲第１項記載の半導体搭載用プリ
ント配線板の製造方法。[Scope of Claims] 1. A method for manufacturing a printed wiring board for mounting a semiconductor, comprising the following steps (a) to (e). (a) forming a plurality of conductive pattern groups having through-holes in vertical and horizontal arrays on a printed wiring board sheet 1 made of an organic resin material; (b) forming each conductive pattern group on the printed wiring board sheet 1; In the conductor pattern group, part 2 of the through hole and part 3 of the board located on the product outline
Cut and remove to form a groove around the through hole,
a step of forming a bridge portion 4 between the grooves; (c) in a laminate sheet made of another organic resin material, penetrating the groove corresponding to the product group of the printed wiring board and the peripheral portion of the semiconductor mounting portion; (d) Applying the laminate sheet made in step (c) above to the surface of the printed wiring board sheet made in steps (a) and (b) above. a step of adhering via an adhesive layer; (e) a step of cutting the bridge portion of the printed wiring board sheet formed in step (d) above and separating it into small pieces to form a plurality of product groups. 2. The method of manufacturing a printed wiring board for mounting a semiconductor according to claim 1, wherein a recessed portion for accommodating a semiconductor element is formed in a part of the printed wiring board. 3. The method of manufacturing a printed wiring board for mounting a semiconductor according to claim 2, wherein the recess for mounting a semiconductor is formed by counterboring. 4. The laminate made of the organic resin material is formed so that its outer dimensions excluding the bridge portions are smaller than the outer dimensions of the printed wiring board made of the organic resin material excluding the bridge portions. A method for manufacturing a printed wiring board for mounting a semiconductor according to claim 1. 5. Claim 1, wherein the groove is formed by punching with a die.
A method for manufacturing a printed wiring board for mounting a semiconductor as described in . 6. The method of manufacturing a printed wiring board for mounting a semiconductor according to claim 1, wherein when cutting the bridge portion, a deformed portion is provided in part or all of the cut portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60064599A JPS61222151A (en) | 1985-03-27 | 1985-03-27 | Manufacture of printed wiring substrate for mounting semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60064599A JPS61222151A (en) | 1985-03-27 | 1985-03-27 | Manufacture of printed wiring substrate for mounting semiconductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61222151A JPS61222151A (en) | 1986-10-02 |
| JPH0452623B2 true JPH0452623B2 (en) | 1992-08-24 |
Family
ID=13262876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60064599A Granted JPS61222151A (en) | 1985-03-27 | 1985-03-27 | Manufacture of printed wiring substrate for mounting semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61222151A (en) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0274056A (en) * | 1988-09-09 | 1990-03-14 | Matsushita Electric Ind Co Ltd | Chip carrier and chip carrier array |
| JPH0567694A (en) * | 1991-09-09 | 1993-03-19 | Nec Corp | Leadless chip carrier frame board |
| US6686226B1 (en) | 1994-02-10 | 2004-02-03 | Hitachi, Ltd. | Method of manufacturing a semiconductor device a ball grid array package structure using a supporting frame |
| JP3352083B2 (en) * | 1994-03-18 | 2002-12-03 | 日立化成工業株式会社 | Method for manufacturing semiconductor package and substrate for mounting semiconductor element |
| EP1213754A3 (en) | 1994-03-18 | 2005-05-25 | Hitachi Chemical Co., Ltd. | Fabrication process of semiconductor package and semiconductor package |
| JP3352084B2 (en) * | 1994-03-18 | 2002-12-03 | 日立化成工業株式会社 | Semiconductor element mounting substrate and semiconductor package |
| JP3413191B2 (en) * | 1994-03-18 | 2003-06-03 | 日立化成工業株式会社 | Semiconductor package manufacturing method and semiconductor package |
| JP3413413B2 (en) * | 1994-03-18 | 2003-06-03 | 日立化成工業株式会社 | Semiconductor element mounting substrate and method of manufacturing the same |
| US6465743B1 (en) * | 1994-12-05 | 2002-10-15 | Motorola, Inc. | Multi-strand substrate for ball-grid array assemblies and method |
| KR970059825A (en) * | 1997-01-25 | 1997-08-12 | 안승균 | Fixing device for camera |
| JP4060989B2 (en) * | 1999-06-01 | 2008-03-12 | 新日本無線株式会社 | Leadless chip carrier substrate |
| CN106098661B (en) * | 2013-08-05 | 2019-01-22 | 日月光半导体制造股份有限公司 | Semiconductor assembly and its manufacturing method |
-
1985
- 1985-03-27 JP JP60064599A patent/JPS61222151A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61222151A (en) | 1986-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100400949B1 (en) | Multi-Strand Boards and Methods for Ball-Grid Array Assemblies | |
| US5652185A (en) | Maximized substrate design for grid array based assemblies | |
| US6664615B1 (en) | Method and apparatus for lead-frame based grid array IC packaging | |
| US6403881B1 (en) | Electronic component package assembly and method of manufacturing the same | |
| US5897334A (en) | Method for reproducing printed circuit boards for semiconductor packages including poor quality printed circuit board units and method for fabricating semiconductor packages using the reproduced printed circuit boards | |
| US5849608A (en) | Semiconductor chip package | |
| KR20020051934A (en) | Ball grid substrate for lead-on-chip semiconductor package | |
| KR19980042617A (en) | Wafer Level Packaging | |
| EP0725981B1 (en) | Component stacking in multi-chip semiconductor packages | |
| JPS6290953A (en) | Resin-sealed semiconductor device | |
| US6408510B1 (en) | Method for making chip scale packages | |
| TWI907467B (en) | Multi-layer semiconductor package with stacked passive components and method of forming the same | |
| JPH0452623B2 (en) | ||
| WO1996006459A9 (en) | Component stacking in multi-chip semiconductor packages | |
| US6246124B1 (en) | Encapsulated chip module and method of making same | |
| EP1636840B1 (en) | Micro lead frame substrate and method for its manufacture | |
| US6207354B1 (en) | Method of making an organic chip carrier package | |
| US6110650A (en) | Method of making a circuitized substrate | |
| JPH0193198A (en) | Manufacture of circuit substrate | |
| JP4384157B2 (en) | Method for manufacturing a substrate having a cavity | |
| JPS62112333A (en) | Manufacture of minimold type semiconductor element | |
| US6551855B1 (en) | Substrate strip and manufacturing method thereof | |
| JPH05327177A (en) | Manufacture of printed-wiring board | |
| JPS58134450A (en) | Semiconductor device and manufacture thereof | |
| KR100243023B1 (en) | Semiconductor package and method of manufacturing and laminating it |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |