JPH0452883A - Bar code demodulator - Google Patents
Bar code demodulatorInfo
- Publication number
- JPH0452883A JPH0452883A JP2155395A JP15539590A JPH0452883A JP H0452883 A JPH0452883 A JP H0452883A JP 2155395 A JP2155395 A JP 2155395A JP 15539590 A JP15539590 A JP 15539590A JP H0452883 A JPH0452883 A JP H0452883A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- barcode
- demodulation
- code
- receives
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔概 要〕
バーコードリーダから読み出されたディジタル信号を復
調しコード変換するバーコード復調装置に関し、
バーコードの読み取りと復調を並行して行い、連続して
バーコードの読み取りが可能なようにすることを目的と
し、
サブCPLIとしての、バーコードデータ信号を受けて
エツジ間のタイマ値を出力するエツジ検出回路と該エツ
ジの回数を示すカウント値を出力するカウンタ回路と該
タイマ値とカウント値を格納する共通RAMと、メイン
CPUとしての、該共通RAMの出力を受ける復調回路
と、該復調回路の出力を受けてコード変換を行うコード
変換回路を具備するバーコード復調装置であって、該共
通RAMのカウント値があらかじt定められた規定数に
達した時、該復調回路がサブCPUと並行して動作を開
始し、共通RAMからのタイマ値を復調し、コード変換
回路においてコード変換するように構成する。[Detailed Description of the Invention] [Summary] Regarding a barcode demodulator that demodulates and converts a digital signal read from a barcode reader, it reads and demodulates barcodes in parallel and continuously converts barcodes into The sub-CPLI includes an edge detection circuit that receives a barcode data signal and outputs a timer value between edges, and a counter circuit that outputs a count value indicating the number of times the edge has been detected. and a common RAM that stores the timer value and the count value, a demodulation circuit serving as a main CPU that receives the output of the common RAM, and a code conversion circuit that receives the output of the demodulation circuit and converts the code. In the demodulation device, when the count value of the common RAM reaches a predetermined number, the demodulation circuit starts operating in parallel with the sub CPU and demodulates the timer value from the common RAM. , and is configured to perform code conversion in a code conversion circuit.
本発明はバーコードリーダから読み出されたディジタル
信号(バーコードデータ信号)を復調しコード変換する
バーコード復調装置に関する。The present invention relates to a barcode demodulation device that demodulates and converts a digital signal (barcode data signal) read from a barcode reader.
従来用いられているバーコードの復調およびコード変換
について、第5図および第6図を用いて説明する。第5
図上段に示されたバーコード(斜線部分は黒のぬりつぶ
し)はバーコードリーダ10の操作によってバーコード
走査信号(BS)としてバーコードリーダに入力される
。バーコードリーダ10は光電変換回路11、増幅回路
12、および整形回路13を具備し、バーコード走査信
号を第5図下段に示すようなディジタル信号(DS)
に変換する。Conventionally used bar code demodulation and code conversion will be explained with reference to FIGS. 5 and 6. Fifth
The barcode shown in the upper part of the figure (shaded areas are filled in black) is input to the barcode reader 10 as a barcode scanning signal (BS) by operating the barcode reader 10. The barcode reader 10 includes a photoelectric conversion circuit 11, an amplifier circuit 12, and a shaping circuit 13, and converts the barcode scanning signal into a digital signal (DS) as shown in the lower part of FIG.
Convert to
ディジタル信号はハンドベルトターミナル15に供給さ
れる。ハンドベルトターミナル15はエツジ検出回路1
6、カウンタ回路17、RAM (ランダムアクセスメ
モ’J)18 、復調回路19、およびコード変換回路
20を具備し、ディジタル信号に変換されたバーコード
データをエツジ検出回路で検出し、各パルス信号(バー
コードのバーオヨヒスペースに対応)に対して起動され
たタイマのタイマ値をRAMに格納し、1パルスごとに
カウンタ回路によりカウントアツプする。RAMに格納
されたタイマ値は、第5図の上段に示すように一連のバ
ーコードの後に設けられているストップマージン(一定
時間持続する空白)を検出すると復調回路19で復調が
開始され、復調信号がコード変換回路20によってコー
ドデータ (CD)に変換される。The digital signal is supplied to hand belt terminal 15. Hand belt terminal 15 is edge detection circuit 1
6. Equipped with a counter circuit 17, a RAM (Random Access Memo'J) 18, a demodulation circuit 19, and a code conversion circuit 20, the barcode data converted into a digital signal is detected by an edge detection circuit, and each pulse signal ( The timer value of the timer activated for the bar code (corresponding to the bar code space) is stored in the RAM, and counted up by a counter circuit for each pulse. When the timer value stored in the RAM detects a stop margin (blank that lasts for a certain period of time) provided after a series of barcodes as shown in the upper part of FIG. 5, demodulation is started in the demodulation circuit 19. The signal is converted into code data (CD) by the code conversion circuit 20.
上述のように、従来型の装置では、ストップマージンを
検出してから復調を開始するために、連続してバーコー
ドリーダによりバーコードの読み取りをする場合、前の
データの復調およびコードデータの出力が必ずしも終了
せず、次のバーコードの読み取りが少し間隔をおかない
と始められないという課題があった。そして、この傾向
はストップマージンの間に含まれるバーコードの量が多
い程著しかった。As mentioned above, in conventional devices, when barcodes are successively read by a barcode reader in order to detect the stop margin and then start demodulation, the previous data is demodulated and the code data is output. There was a problem in that the process did not necessarily end, and the next barcode could not be read until a short interval had elapsed. This tendency became more pronounced as the amount of barcodes included between the stop margins increased.
従って、本発明の目的は、バーコードの読み取りと復調
を並行して行い、連続してバーコードの読み取りが可能
なようにすることにある。Therefore, an object of the present invention is to read barcodes and demodulate them in parallel, thereby making it possible to read barcodes continuously.
本発明においては、第1図に例示されるように、バーコ
ードリーダからのバーコードデータ信号を受け、該信号
を復調しコード変換するバーコード復調装置であって、
該バーコード復調装置は、サブCPII (中央処理装
置)1としての、該バーコードデータ信号を受けてエツ
ジを検出しエツジ間の時間に対応するタイマ値を出力す
るエツジ検出回路3、該エツジ検出回路3の出力を受け
該エツジの回数を示すカウント値を出力するカウンタ回
路4、および該エツジ検出回路3からのタイマ値と該カ
ウンタ回路4からのカウント値を受け格納する共通RA
M (ランダムアクセスメモリ)5、およびメインCP
U 2としての、該共通RAM 5の出力を受ける復調
回路6、および該復調回路6の出力を受けコード変換を
行うコード変換回路7を、具備し、該共通RAM 50
カウント値があらかじめ定められた規定数に達した時、
該復調回路6がサブCPU 1と並行して動作を開始し
、該共通RAM 5からのタイマ値を復調し、コード変
換回路7においてコード変換するようにしたバーコード
復調装置が提供される。In the present invention, as illustrated in FIG. 1, a barcode demodulation device receives a barcode data signal from a barcode reader, demodulates the signal, and converts the code, comprising:
The barcode demodulation device includes an edge detection circuit 3 as a sub-CPII (central processing unit) 1 that receives the barcode data signal, detects edges, and outputs a timer value corresponding to the time between edges; A counter circuit 4 which receives the output of the circuit 3 and outputs a count value indicating the number of times of the edge, and a common RA which receives and stores the timer value from the edge detection circuit 3 and the count value from the counter circuit 4.
M (random access memory) 5, and main CP
The common RAM 50 includes a demodulation circuit 6 as U 2 that receives the output of the common RAM 5, and a code conversion circuit 7 that receives the output of the demodulation circuit 6 and performs code conversion.
When the count value reaches a predetermined number,
A bar code demodulation device is provided in which the demodulation circuit 6 starts operating in parallel with the sub CPU 1, demodulates the timer value from the common RAM 5, and converts the code in the code conversion circuit 7.
第1図に例示されるようにハンドベルトターミナル内の
バーコード復調装置に、エツジ検出回路3とカウンタ回
路4と共通RAM 5によるサブCPU 1を設はディ
ジタル信号を検出し、また、復調回路6とコード変換回
路7によるメインCPt12を設けてバーコードを復調
し、この両機能を別々に行えるようにする。そして、メ
インCP0.2側で規定した値にサブCPU l側のエ
ツジ検出回路で検出したパルス数が達すると、サブCP
UはメインCPUに対してレスポンスを送る。メインC
PU側はレスポンスを確認すると共通RAMに格納され
ているカウント値を監視し、例えば、バーコードの1キ
ヤラクタ分のカウントアツプごとに復調を進する。As illustrated in FIG. 1, a barcode demodulator in a hand belt terminal is equipped with a sub-CPU 1 including an edge detection circuit 3, a counter circuit 4, and a common RAM 5 to detect digital signals, and a demodulation circuit 6. A main CPt12 including a code converter circuit 7 and a code conversion circuit 7 is provided to demodulate the barcode, so that these two functions can be performed separately. When the number of pulses detected by the edge detection circuit on the sub CPU l side reaches the value specified on the main CP0.2 side, the sub CPU
U sends a response to the main CPU. Main C
When the PU side confirms the response, it monitors the count value stored in the common RAM and, for example, advances demodulation every time the count increases by one character of the barcode.
本発明の一実施例としてのバーコード復調装置を含むハ
ンドベルトターミナルのブロック図が第1図に示される
。この装置はサブCPU 1 とメインCPU2から構
成され、サブCPU 1にはエツジ検出回路3、カウン
タ回路4、および共通RAM 5が含まれ、メインCP
U 2には復調回路6およびコード変換回路7が含まれ
る。A block diagram of a hand belt terminal including a bar code demodulator as an embodiment of the present invention is shown in FIG. This device is composed of a sub CPU 1 and a main CPU 2. The sub CPU 1 includes an edge detection circuit 3, a counter circuit 4, and a common RAM 5.
U2 includes a demodulation circuit 6 and a code conversion circuit 7.
バーコードリーダによって光電変換され増幅され整形さ
れたバーコード走査信号はディジタル信号(DS)とし
てエツジ検出回路3に供給され、バーコードデータのエ
ツジ(波形の立上りまたは立下り)が検出され、該エツ
ジ間の時間に対応するタイマ値が求められ共通RAM
5へ格納される。The barcode scanning signal photoelectrically converted, amplified, and shaped by the barcode reader is supplied as a digital signal (DS) to the edge detection circuit 3, where the edge (rising or falling waveform) of the barcode data is detected and the edge is detected. The timer value corresponding to the time between is calculated and stored in the common RAM.
5.
カウンタ回路4はエツジ検出回路3からのエツジ信号を
カウントし、カウント値は共通RAM 5へ格納される
。The counter circuit 4 counts the edge signals from the edge detection circuit 3, and the count value is stored in the common RAM 5.
第2図から第4図には、上記共通RAMのデータの格納
およびデータの人出力が、16ビツトメインCPUと8
ピツトサブCPUを使用した場合について示される。第
2図はサブCPU側のみ示され、共通RAMでは2バイ
トでカウント値、タイマ値のデータが示される。第3図
はタイマ値の数が規定値(例えば30)に達した場合を
示している。Figures 2 to 4 show the storage of data in the common RAM and the human output of data between a 16-bit main CPU and an 8-bit main CPU.
The case where pit sub CPU is used is shown. FIG. 2 shows only the sub CPU side, and the common RAM shows count value and timer value data in 2 bytes. FIG. 3 shows a case where the number of timer values reaches a specified value (for example, 30).
カウンタ回路4のカウント値が復調回路から示された規
定値に達するとサブCPUからのレスポンスがメインC
PU側へ送られる(第3図参照)。復調回路6は30個
のタイマ値の復調を開始し、復調されたデータをコード
変換してコード化されたデータ(CD)を出力する(第
4図参照)。When the count value of the counter circuit 4 reaches the specified value indicated by the demodulation circuit, the response from the sub CPU is sent to the main CPU.
It is sent to the PU side (see Figure 3). The demodulation circuit 6 starts demodulating the 30 timer values, converts the code of the demodulated data, and outputs coded data (CD) (see FIG. 4).
例えば2値レベルのCDDE39のバーコードは1キヤ
ラクタを復調するために10個のタイマ値を要し、メイ
ンCPU側では規定値を30と設定できる。共通RAM
のカウント値が30に達するとサブCPU側はメインC
PU側にレスポンスを送り、メインCPU側はそれを確
認して復調を始める。このようにして規定値を適当に選
択することによって、従来ストップマージンを検出する
迄復調を開始しなかったものに比較して処理待ちの時間
が減少できる。For example, a binary level CDDE39 barcode requires 10 timer values to demodulate one character, and the specified value can be set to 30 on the main CPU side. Common RAM
When the count value reaches 30, the sub CPU side switches to the main C
A response is sent to the PU side, and the main CPU side confirms it and starts demodulation. By appropriately selecting the specified value in this way, the waiting time for processing can be reduced compared to the conventional method in which demodulation is not started until the stop margin is detected.
本発明によれば、バーコードの読み取りと復調を並行し
て行い、連続してバーコードの読み取りが可能となる。According to the present invention, barcode reading and demodulation are performed in parallel, making it possible to read barcodes continuously.
第1図は本発明の一実施例としてのバーコード復調装置
を含むハンドベルトターミナルのブロック図、
第2図および第3図は実施例における共通RAMのデー
タ格納を説明する図、
第4図は実施例における共通RAMのデータの入出力を
説明する図、
第5図はバーコードデータとディジタル信号の対応を示
す図、および
第6図はバーコードリーダと従来型の復調装置のブロッ
ク図である。
図において、
1・・・サブCPU 。
2・・・メインCPU 。
3・・・エツジ検出回路、
4・・・カウンタ回路、
5・・・共通RAM 。
6・・・復調回路、
7・・・コード変換回路、
10・・・バーコードリーダ、
11・・・光電変換回路、
12・・・増幅回路、
13・・・整形回路、
15・・・ハンドベルトターミナノペ
16・・・エツジ検出回路、
17・・・カウンタ回路、
18・・・RAM 。
19・・・復調回路、
20・・・コード変換回路
である。FIG. 1 is a block diagram of a hand belt terminal including a barcode demodulator as an embodiment of the present invention, FIGS. 2 and 3 are diagrams explaining data storage in a common RAM in the embodiment, and FIG. FIG. 5 is a diagram illustrating the input/output of data in the common RAM in the embodiment, FIG. 5 is a diagram showing the correspondence between barcode data and digital signals, and FIG. 6 is a block diagram of a barcode reader and a conventional demodulator. . In the figure: 1...Sub CPU. 2...Main CPU. 3... Edge detection circuit, 4... Counter circuit, 5... Common RAM. 6... Demodulation circuit, 7... Code conversion circuit, 10... Barcode reader, 11... Photoelectric conversion circuit, 12... Amplification circuit, 13... Shaping circuit, 15... Hand Belt terminal panel 16...edge detection circuit, 17...counter circuit, 18...RAM. 19... Demodulation circuit, 20... Code conversion circuit.
Claims (1)
該信号を復調しコード変換するバーコード復調装置であ
って、 該バーコード復調装置は、サブCPU(1)としての、
該バーコードデータ信号を受けてエッジを検出しエッジ
間の時間に対応するタイマ値を出力するエッジ検出回路
(3)、該エッジ検出回路(3)の出力を受け該エッジ
の回数を示すカウント値を出力するカウンタ回路(4)
、および該エッジ検出回路(3)からのタイマ値と該カ
ウンタ回路(4)からのカウント値を受け格納する共通
RAM(5)、およびメインCPU(2)としての、該
共通RAM(5)の出力を受ける復調回路(6)、およ
び該復調回路(6)の出力を受けコード変換を行うコー
ド変換回路(7)、を具備し、 該共通RAM(5)のカウント値があらかじめ定められ
た規定数に達した時、該復調回路(6)がサブCPU(
1)と並行して動作を開始し、該共通RAM(5)から
のタイマ値を復調し、コード変換回路(7)においてコ
ード変換するようにしたバーコード復調装置。[Claims] Receiving a barcode data signal from a barcode reader,
A barcode demodulation device that demodulates the signal and converts the code, the barcode demodulation device includes a sub-CPU (1),
an edge detection circuit (3) that receives the barcode data signal, detects an edge, and outputs a timer value corresponding to the time between edges; a count value that receives the output of the edge detection circuit (3) and indicates the number of times the edge occurs; Counter circuit (4) that outputs
, a common RAM (5) that receives and stores a timer value from the edge detection circuit (3) and a count value from the counter circuit (4), and a common RAM (5) serving as the main CPU (2). It is equipped with a demodulation circuit (6) that receives the output, and a code conversion circuit (7) that receives the output of the demodulation circuit (6) and converts the code, and the count value of the common RAM (5) is a predetermined regulation. When the demodulation circuit (6) reaches the sub-CPU (
A barcode demodulation device starts operation in parallel with step 1), demodulates a timer value from the common RAM (5), and converts the code in a code conversion circuit (7).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2155395A JP2572148B2 (en) | 1990-06-15 | 1990-06-15 | Barcode demodulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2155395A JP2572148B2 (en) | 1990-06-15 | 1990-06-15 | Barcode demodulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0452883A true JPH0452883A (en) | 1992-02-20 |
| JP2572148B2 JP2572148B2 (en) | 1997-01-16 |
Family
ID=15605022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2155395A Expired - Fee Related JP2572148B2 (en) | 1990-06-15 | 1990-06-15 | Barcode demodulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2572148B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003168069A (en) * | 2001-11-30 | 2003-06-13 | Olympus Optical Co Ltd | Code reader and card type recording medium |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6295682A (en) * | 1985-10-22 | 1987-05-02 | Toshiba Corp | Bar code reader |
-
1990
- 1990-06-15 JP JP2155395A patent/JP2572148B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6295682A (en) * | 1985-10-22 | 1987-05-02 | Toshiba Corp | Bar code reader |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003168069A (en) * | 2001-11-30 | 2003-06-13 | Olympus Optical Co Ltd | Code reader and card type recording medium |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2572148B2 (en) | 1997-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4542528A (en) | OCR and bar code reader with optimized sensor | |
| US4239151A (en) | Method and apparatus for reducing the number of rejected documents when reading bar codes | |
| JPH07101437B2 (en) | Code reader | |
| US3932840A (en) | Error detection and sequence maintaining system for bar-code readers | |
| JP2572148B2 (en) | Barcode demodulator | |
| EP0063243A2 (en) | OCR and bar code reader with optimized sensor | |
| JP2923375B2 (en) | Barcode reader | |
| JPH0241697Y2 (en) | ||
| JPH0474754B2 (en) | ||
| JPS62279479A (en) | Bar-code reader | |
| GB1602084A (en) | Apparatus for reading and analysing bar code characters | |
| KR910008434B1 (en) | Card reader and its control method | |
| JPH06195497A (en) | Bar code decoder | |
| JP2779898B2 (en) | Barcode reader | |
| JPS63254468A (en) | Program copying machine with barcode reader | |
| JPS6223912B2 (en) | ||
| JPH0421913B2 (en) | ||
| JPS6439549U (en) | ||
| JPH04242373A (en) | Image processing device | |
| JPS6049477A (en) | Picture reader | |
| KR910006075B1 (en) | Barcode Decoding Method | |
| JPS59189469A (en) | Vector generating system of line picture | |
| JP2751641B2 (en) | Barcode reader | |
| JPS6126868B2 (en) | ||
| JP2749195B2 (en) | DTMF signal receiving circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |