JPH0452970A - Cad system for printed board - Google Patents

Cad system for printed board

Info

Publication number
JPH0452970A
JPH0452970A JP2162049A JP16204990A JPH0452970A JP H0452970 A JPH0452970 A JP H0452970A JP 2162049 A JP2162049 A JP 2162049A JP 16204990 A JP16204990 A JP 16204990A JP H0452970 A JPH0452970 A JP H0452970A
Authority
JP
Japan
Prior art keywords
wiring
area
processing
processing means
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2162049A
Other languages
Japanese (ja)
Inventor
Taisuke Abe
泰典 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2162049A priority Critical patent/JPH0452970A/en
Publication of JPH0452970A publication Critical patent/JPH0452970A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer

Abstract

PURPOSE:To lighten the burden of an operator, and in addition, to automatically reproduce an area pattern by executing processing to generate the area pattern including an undercut shape from an arranging.wiring element in an area approximate shape including area approximate shape data in its vicinity by an area automatic generation processing means. CONSTITUTION:A parts arrangement processing part executes the processing for arranging parts in conformity to an instruction from an input part. An area approximate shape data processing means executes the processing for inputting, displaying and correcting the area approximate shape data in conformity to the instruction from the input part. Besides, a wiring processing means executes the processing for generating a wiring pattern in conformity to the instruction from the input part. Then, the area automatic generation processing means executes the processing for generating the area pattern including the undercut shape from the arranging.wiring element in the area approximate shape including the area approximate shape data and its vicinity. Thus, restrictions for layout.wiring and automatic wiring are lessened, and the area pattern is automatically reproduced at the time of the change of parts layout after the completion of wiring.

Description

【発明の詳細な説明】 〔概要〕 会話式のプリント基板用CADシステムにおける領域パ
ターンの取扱方式に関し、 逃げ形状を含む領域パターンを簡単に生成できること、
部品配置や配線に対する制約が少ないこと等の特徴を持
つプリント基板用CADシステムを提供することを目的
とし、 入力部と表示部と処理装置とを具備し、処理装置は、部
品配置処理手段、領域概形データ処理手段、配線処理手
段および領域自動発生処理手段を存し、部品配置処理手
段は入力部からの指示に従って部品配置のための処理を
行うように構成され、領域概形データ処理手段は入力部
からの指示に従って領域概形データの入力1表示、修止
のための処理を行うように構成され、配線処理手段は入
力部からの指示に従って配線パターン生成のための処理
を行うように構成され、領域自動発生処理手段は領域概
形データおよび近傍を含む領域概形内の配置・配線要素
から逃げ形状を含む領域パターンを生成する処理を行・
うように構成されている。
[Detailed Description of the Invention] [Summary] Regarding a method for handling area patterns in an interactive CAD system for printed circuit boards, it is possible to easily generate area patterns including relief shapes;
The purpose of this system is to provide a CAD system for printed circuit boards that has features such as fewer restrictions on component placement and wiring, and is equipped with an input section, a display section, and a processing device, and the processing device has a component placement processing means, an area The area outline data processing means includes an outline data processing means, a wiring processing means, and an automatic area generation processing means, the parts placement processing means is configured to perform processing for placing parts according to instructions from an input section, and the area outline data processing means The wiring processing means is configured to perform processing for input 1 display and correction of area outline data according to instructions from the input section, and the wiring processing means is configured to perform processing for generating a wiring pattern according to instructions from the input section. The region automatic generation processing means performs processing to generate a region pattern including escape shapes from region outline data and placement/wiring elements within the region outline including neighboring regions.
It is configured so that

〔産業上の利用分野〕[Industrial application field]

本発明は、プリント基板用CADシステム、特Cご、会
話式のプリント基板用CA Dシステムにおける領域パ
ターンの取扱方式に関するものである。
The present invention relates to a method for handling area patterns in a CAD system for printed circuit boards, a special C, and an interactive CAD system for printed circuit boards.

近年のプリント基板−Fの実装密度の上昇に伴い、多層
プリント板においても、電源層−・の信号配線の設置や
基板の形状の複雑化あるいはコスト・ダウンのための積
層数の減少等から領域パターンを信号パターン等の他要
素と同一層で使用することが多くなり、同一層内の他要
素に対する逃げや複雑な基板形状により、領域パターン
の形状は複雑化しでおり、領域パターンの入力および修
正の過程での自動化・簡単化が要求され−ている。
With the increase in the mounting density of printed circuit boards in recent years, the area of multilayer printed boards is also increasing due to the installation of signal wiring on the power supply layer, the complexity of the board shape, and the reduction in the number of laminated layers to reduce costs. Patterns are often used on the same layer as other elements such as signal patterns, and the shape of area patterns has become complicated due to escape from other elements on the same layer and complex board shapes, making it difficult to input and modify area patterns. Automation and simplification of the process are required.

〔従来の技術] 従来の配置・配線CA l)ソスラムにt9いでは、配
線パターンの人力終r後に領域パターン苓入力させ、最
終段階での逃げ形状を含めた領域パターン苓−度に生成
する方法を採用し、ている。
[Prior art] Conventional placement/wiring CA 1) In Sosram t9, a region pattern is inputted after the wiring pattern is manually completed, and the region pattern including the relief shape is generated at the final stage. We have adopted and are

このため、配線パターン入力に対し、て接続・未接続の
チエツクが適用できるのは、領域入力後となる。また、
既に作成したC A Dデー・−夕に対して・部を変更
する場合眞゛−は、領域バタ・−ンの形状が変更された
C A Dデータムこ適合しないので、領域パターン形
状は再度CAD利用者が入力する必要があった。
Therefore, the connection/unconnection check can be applied to the wiring pattern input only after the area is input. Also,
If you want to change the part of the C A D data that has already been created, the C A D datum whose area pattern shape has been changed will not fit, so the area pattern shape must be re-created using CAD. The user had to enter it.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

したがって、配線の最終段階で領域パターン形状を人力
する方法では、領域パターン形状が複雑なため領域パタ
ーンの入力に手間がかかり、自動的に配線形状の逃げ形
状を入力し7た領域パターン形状に付加することが出来
たとしても、領域バタ・−ンを含む配線ネットの接続チ
エツクは領域パターンを人力したあとになるため、配線
の最終段階まで領域パターンを含むネットの接続チエツ
クが行えず、領域パターンを基板上のどこに設置するか
は操作者が予め配慮せねばならず、操作者の負担となる
という問題がある。
Therefore, in the method of manually inputting the area pattern shape at the final stage of wiring, it takes time to input the area pattern because the area pattern shape is complex, and the relief shape of the wiring shape is automatically input and added to the area pattern shape. Even if it were possible to do so, the connection check for the wiring net that includes the area pattern is performed after the area pattern is manually created, so the connection check for the net that includes the area pattern cannot be performed until the final stage of wiring, and the area pattern There is a problem in that the operator must consider in advance where to place on the board, which places a burden on the operator.

また、配線段階の初期あるいは中期に領域パターン形状
を入力する方法では、自動配線やマニュアル配線におけ
る領域パターン内のビアやラインの配置・削除・移動等
に際して、領域パターンにそれらの逃げ形状の追加・変
更・削除をいちいち施1のは処理時間上困難でかつ非効
率であり、特にビア2 ラインまたは部品ビンの削除時
にその領域パターンを復元するのはアルゴリズム上も困
難であるという問題がある。
In addition, with the method of inputting the area pattern shape at the early or middle stage of the wiring stage, when placing, deleting, or moving vias or lines within the area pattern during automatic wiring or manual wiring, it is possible to add or remove relief shapes to the area pattern. It is difficult and inefficient to perform changes and deletions one by one in terms of processing time, and in particular, when a via line or a component bin is deleted, it is difficult in terms of algorithms to restore the area pattern.

また、上記の二つの方法によっても、配線終了後に部品
配置に変更が生じる、他の基板に配線パターンを流用す
るなどの際には、操作者は複雑な領域パターン形状の再
入力を要求されると云う問題が生じている。
In addition, even with the above two methods, when the component placement is changed after wiring is completed, or when the wiring pattern is to be used on another board, the operator is required to re-enter the complex area pattern shape. A problem has arisen.

本発明は、N域パターンの定義をプリント基板配線の初
期段階またはそれ以前に行うことが出来るようにして操
作者の負担を減少し、且つ、配置・配線及び自動配線に
対して、それらに制約(処理上のオーバヘッド)が少な
く、且つ、配線完了後の部品配置の若干の変更に際して
も、自動的に令頁域パターンを再化成できるようにする
ことを目的とするものである。
The present invention reduces the burden on the operator by making it possible to define the N-region pattern at or before the initial stage of printed circuit board wiring, and also imposes restrictions on placement, wiring, and automatic wiring. The purpose of this invention is to reduce (processing overhead) and to be able to automatically regenerate a small page area pattern even when the component arrangement is slightly changed after wiring is completed.

C問題点を解決するための手段〕 第1図は本発明の原理説明図である。本発明のプリント
基板用CADシステムは、 入力部と、 表示部と、 部品配置処理を行う部品配置処理手段、領域概形データ
処理手段、配線処理を行う配線処理手段及び領域自動発
生処理手段を有する処理装置とを具備している。
Means for Solving Problem C] FIG. 1 is a diagram illustrating the principle of the present invention. The CAD system for printed circuit boards of the present invention includes: an input section, a display section, a component placement processing means for performing component placement processing, a region outline data processing means, a wiring processing means for performing wiring processing, and an automatic region generation processing means. It is equipped with a processing device.

部品配置処理手段は、入力部からの指示に従って部品配
置のための処理を行う。
The component placement processing means performs processing for component placement according to instructions from the input section.

領域概形データ処理手段は、入力部からの指示に従って
、領域概形データの入力1表示、修正のだめの処理を行
う。
The area outline data processing means performs input 1 display and correction processing of area outline data in accordance with instructions from the input section.

配線処理手段は、入力部からの指示に従って配線パター
ン生成のための処理を行う。
The wiring processing means performs processing for generating wiring patterns according to instructions from the input section.

領域自動発生処理手段は、領域概形データおよび近傍を
含む領域概形内の配置・配線要素から逃げ形状を含む領
域パターンを生成する処理を行う。
The region automatic generation processing means performs processing to generate a region pattern including a relief shape from the region outline data and placement/wiring elements within the region outline including the vicinity.

〔作用] 本発明においては、ユーザは領域概形を入力し、配線パ
ターンやビア等の配線要素の入力に際しては、接続チエ
ツクは領域概形を用いて仮に行い、配線が終了した時点
で領域概形データ、領域概形内の配線要素および領域概
形近傍の配線要素から逃げ形状を含む領域パターンを自
動的に生成するようにしている。また、配線済のデータ
に対して若干の変更を加える場合にも、領域形状データ
を全て消去してから部品配置や配線パターン等の変更を
行った後、領域概形データ、領域概形内の配線要素およ
び領域概形近傍の配線要素から領域パターンを再生成し
ている。
[Operation] In the present invention, the user inputs the area outline, and when inputting wiring elements such as wiring patterns and vias, a connection check is temporarily performed using the area outline, and when wiring is completed, the area outline is checked. A region pattern including an escape shape is automatically generated from the shape data, wiring elements within the region outline, and wiring elements in the vicinity of the region outline. Also, when making slight changes to already wired data, first erase all area shape data, change component placement, wiring patterns, etc. The area pattern is regenerated from the wiring elements and wiring elements near the area outline.

従って、領域概形内においても配線要素の設置・移動・
削除のオーバヘッドが少なく、且つ接続チエツクが即時
に可能であり、しかも、配置・配線の若干の変更に際し
ては、ユーザが領域形状を再入力することなく、領域形
状を自動的に生成できる。
Therefore, even within the area outline, wiring elements can be installed, moved,
Deletion overhead is small, connection checks can be made immediately, and when making slight changes in placement or wiring, region shapes can be automatically generated without the user having to re-input the region shape.

〔実施例] 領域概形データの保持の機能を取り入れたプリント基板
のCADシステムの実施例を以下に示す。
[Example] An example of a printed circuit board CAD system incorporating a function of retaining area outline data is shown below.

第2図は本発明のハードウェア構成例を示す図である。FIG. 2 is a diagram showing an example of the hardware configuration of the present invention.

同図において、1は上位計算機、2は下位計算機、3は
グラフィック・デイスプレィ、4はキーボード、5はマ
ウスをそれぞれ示している。
In the figure, 1 indicates an upper computer, 2 a lower computer, 3 a graphic display, 4 a keyboard, and 5 a mouse.

本発明を実施するためのシステムのハードウェアの構成
は、上位計算機1.下位計算機2.キーボード3.グラ
フィック・デイスプレィ4及びマウス5からなる。ただ
し、本発明のシステムのうち、自動配線プログラムにつ
いては、処理容量の関係から上位計算機を用いている。
The hardware configuration of the system for implementing the present invention includes the host computer 1. Lower-level computer 2. Keyboard 3. It consists of a graphic display 4 and a mouse 5. However, in the system of the present invention, a host computer is used for the automatic wiring program due to processing capacity.

上位計算機1は例えば富士連装M780であり、下位計
算機2は例えば富士連装G160である。上位計算機と
下位計算機2との間のデータの遺り取りは、ネットワー
クを介して行われる。
The upper level computer 1 is, for example, a Fuji Renso M780, and the lower level computer 2 is, for example, a Fuji Renso G160. Data transfer between the higher-level computer and the lower-level computer 2 is performed via the network.

第3図は本発明のソフトウェア構成例を示す図である。FIG. 3 is a diagram showing an example of the software configuration of the present invention.

同図において、11は配置エディタ、12は配線エディ
タ、13は自動配線プログラム、14は領域自動発生プ
ログラム、DIは領域概形データ、D2は領域パターン
・データをそれぞれ示している。
In the figure, 11 is a placement editor, 12 is a wiring editor, 13 is an automatic wiring program, 14 is an automatic area generation program, DI is area outline data, and D2 is area pattern data.

本発明を実施するためのシステムのソフトウェア構成は
、主に配置エディタ・プログラム11゜配線エディタ・
プログラム12.自動配線プログラム13.領域自動発
生プログラム14の4つから成る。これらのプログラム
は、領域概形データを含む共通のCADデータを使用す
る。これらのプログラムの他に、上位計算機1と下位計
算機2の間の通信を行うソフトウェア及びプログラムの
動作を管理するオペレーション・システムがある。
The software configuration of the system for implementing the present invention mainly consists of the placement editor program 11゜wiring editor
Program 12. Automatic wiring program 13. It consists of four area automatic generation programs 14. These programs use common CAD data including area outline data. In addition to these programs, there is software that performs communication between the higher-level computer 1 and the lower-level computer 2, and an operation system that manages the operations of the programs.

各プログラムは、O3へ操作者が指示(キーボード又は
マウスによる)することで起動される。
Each program is started by an operator's instruction (by keyboard or mouse) to O3.

配置エディタ1工および配線エディタ12では、グラフ
ィック・デイスプレィ3とマウス5による視覚的な対話
によって作業を行う。自動配線プログラム13および領
域自動発生プログラム14は、バッチ処理形式のプログ
ラムである。
Work in the placement editor 1 and wiring editor 12 is performed through visual interaction using the graphic display 3 and mouse 5. The automatic wiring program 13 and the automatic area generation program 14 are batch processing type programs.

配置エディタ11では、操作者はプリント基板上に必要
な部品を配置する。配置位置は、グラフインク画面上で
マウス5を用いて位置を指示することにより決定される
。全ての部品の配置が完了すると、電源層およびアース
層と接続すべき部品のビンについて、接続可能なものに
ついては自動的に露光接続する。領域概形に対して、領
域概形と同じネット番号を持つ、領域概形の内側にある
部品ピン(接続すると利用者が指示したものにかぎる)
を領域について接続完了と見なし、接続完了のフラグを
立てる。
In the placement editor 11, the operator places necessary components on the printed circuit board. The arrangement position is determined by specifying the position on the graph ink screen using the mouse 5. When the arrangement of all components is completed, the bins of components that can be connected to the power supply layer and the ground layer are automatically exposed and connected. Component pins inside the area outline that have the same net number as the area outline (limited to those that the user has instructed to connect)
The connection is considered complete for the area, and the connection complete flag is set.

配線エディタ12は、配線パターンの入力・修正の他に
、領域パターン、領域概形およびパターン文字の入力・
修正を行う。操作は、プログラムがデイスプレィ3に出
力する図形との対話と云う形で行う。配線パターンの設
置位置や領域バターンの多角形の頂点のイ◇装置などは
、マウス(5を用いて決定する。文字の人力には、キー
ホー ド4どマウス5を併用する。これらの機能は使用
すると即時に自動的に配線条件・接続などのす!ツクが
なされ、入力された図形および−)“ラーの有無が表示
される。また、未配線情報、コ、ラー情報、要素情報な
どの表示が操作者の指示により何時でも可能である。
The wiring editor 12 not only inputs and modifies wiring patterns, but also inputs and modifies area patterns, area outlines, and pattern characters.
Make corrections. Operations are performed by interacting with graphics output by the program on the display 3. Use the mouse (5) to determine the installation position of the wiring pattern and the device at the apex of the polygon of the area pattern.For manual input, use the keyboard 4 and mouse 5.These functions are not Then, the wiring conditions, connections, etc. are immediately and automatically checked, and the input shape and the presence or absence of errors are displayed.In addition, unwired information, corner information, error information, element information, etc. are displayed. This can be done at any time according to the operator's instructions.

領域概形の人力は、領域概形の多角形の各m点をグラフ
ィック画面1゛ご′マウスを用いて指示Vることで行う
。領域概形内に同一のネットの配線パターン・領域パタ
ーンを設置した場合、領域概形と接続、し7ている他の
要素(部品ビン・配線パターン・領域パターン)と接続
、シたものと見做される。
The area outline is manually drawn by pointing each m point of the polygon of the area outline on the graphic screen using a mouse. If the same net wiring pattern/area pattern is installed within the area outline, it will be considered as connected to or connected to other elements (parts bins, wiring patterns, area patterns) that are connected to the area outline. be considered.

通常は、自動配線をt)・つ前に、電源のネット及びア
ースのネットについては、配線ユ、ヂイタ12によって
配線を完rさせでおく。
Normally, before automatic wiring, the power supply net and ground net are completed using the wiring unit and the switch 12.

自動配線プログラム13は、接続が完了していないビン
間を、CADデータ内にある接続定義情報および配線条
件に従って配線する。領域パターンや既に配線されこい
る配線パターンとは1渉とないように配線されるが、領
域概形ば無視される。
The automatic wiring program 13 wires bins that have not yet been connected according to connection definition information and wiring conditions included in the CAD data. The wiring is done so that there is no interference with the area pattern or the wiring pattern that has already been routed, but the area outline is ignored.

領域自動発4′ブし】グラム14は、領域概形データの
形状をもどにし7て実際に設置する領域バルンを生成す
る。領域パターンの生成には望合演q。
Region automatic generation 4' program 14 restores the shape of the region outline data 7 and generates the region balloon to be actually installed. Nozomigaenq is used to generate area patterns.

の概念を使用する。using the concept of

領域パターン形状を領域概形から生成するf順を以ドに
示す。
The f order for generating a region pattern shape from a region outline is shown below.

■ 先ず、領域パターンは領域概形と同じ形状・位置を
持つものとして生成される。
■ First, a region pattern is generated having the same shape and position as the region outline.

■ 次に、生成した領域パターンの近傍のフンド配線パ
ターン、領域パターンおよび配線禁市領域などの要素を
リスト・アップする。
(2) Next, elements such as fund wiring patterns, area patterns, wiring prohibited areas, etc. in the vicinity of the generated area pattern are listed up.

■ リスト・アップしたそれぞれの要素について、以下
の処理を繰り返す。
■ Repeat the following process for each element listed.

■−1要素の形状から多角形を生成する。■-Generate a polygon from the shape of one element.

■−2その要素と生成した領域パターンの間に必要な間
隙を配線条件などから求める。
(2)-2 Find the necessary gap between the element and the generated area pattern from the wiring conditions, etc.

■−3要素の多角形を必要な間隙の分だけ外側にオフセ
ットする。これを要素の逃げ形状とする。
- Offset the three-element polygon outward by the required gap. This is the relief shape of the element.

■−4要素の逃げ形状を、領域パターンの形状から減算
する。減算した結果を領域パターンの形状とする(さら
に別の要素について減算を施される)。
(2) Subtract the escape shape of the four elements from the shape of the area pattern. The result of the subtraction is used as the shape of the area pattern (further subtraction is applied to another element).

■ すべての要素に一つい−こ■の操作を受けた領域パ
ターン形状をCADデータに登録する。
■Register the area pattern shape that has undergone one operation on all elements in the CAD data.

この際、接続すべきビン(領域の近傍にあるもの)およ
び同一・ネットで片側しか接続のないビア・配線パター
ンに対しては配線パターンによる接続が自動的に行われ
る。
At this time, connections are automatically made using wiring patterns for the bins to be connected (those in the vicinity of the area) and for vias and wiring patterns that are the same net and have connections on only one side.

■から■までをCADデータ上の全ての領域概形に対し
て行う。
Steps ① to ③ are performed for all area outlines on the CAD data.

第4図は未配線基板の処理フローを示ずし1ごある。未
配線データa1とは、配置エディタ1.1によ、って生
成された部品配置データを意味している。
FIG. 4 shows a processing flow for an unwired board. The unwired data a1 means component placement data generated by the placement editor 1.1.

未配線データa1が存在する状態の下で、配線エディタ
12により領域概形の入力及び電源配線などの処理が行
われ、自動配線プログラム13により大量の配線が行わ
れ、更に残留した未配線ワイヤについて配線エディタ1
2により配線を完rされると、領域自動発生プログラム
14により、詳細な領域パターン形状が生成され、配線
済データa2となる。
Under the condition that unwired data a1 exists, the wiring editor 12 performs processing such as inputting the area outline and power wiring, and the automatic wiring program 13 performs a large amount of wiring, and furthermore, the remaining unwired wires are Wiring editor 1
When the wiring is completed in step 2, a detailed region pattern shape is generated by the region automatic generation program 14, and becomes wired data a2.

第5図は既配線基板の変更処理フローを示す図である。FIG. 5 is a diagram showing a processing flow for changing an existing wiring board.

既存のデータに対して配置・配線の変更を行うとrると
次の様に処理を行う。第5図は既存の配置・配線済デー
タの変更におけるj゛−タの流れである。配線済データ
biは、配線エディタ12]−で領域概形により生成さ
れた領域詳細形状を消去され、配線変更後、領域自動発
生プログラム14により領域詳細形状を生成され、改造
後データb2となる。
When changing the layout and wiring of existing data, the following processing is performed. FIG. 5 shows the flow of data when changing existing layout and wiring data. In the wired data bi, the detailed region shape generated by the region outline is deleted by the wiring editor 12]-, and after the wiring is changed, the detailed region shape is generated by the region automatic generation program 14, and becomes modified data b2.

第6図は配線前・領域概形膜W前の状態を示す図である
。同図は、多層プリント基板の一部を拡大して表示し、
またものである。配置エディタによっ′ζ部品の配置が
決められると、図示のような図形がデイスゲlyイ画面
1.に表示される。
FIG. 6 is a diagram showing the state before wiring and before the area outline film W. The figure shows a part of the multilayer printed circuit board enlarged.
It's another thing. When the placement of the ζ parts is determined by the placement editor, the figure shown in the figure appears on the screen 1. will be displayed.

第7図は領域概形を設置した状態を小ず図である。同図
において、☆は同〜ネッI・のビンを示し・ている。領
域概形を入力したい場合には、配線エディタを動作させ
、該当する層番号を入力する。
FIG. 7 is a small diagram showing the state in which the area outline is installed. In the same figure, ☆ indicates the bins of the same to net I. If you want to input the area outline, operate the wiring editor and input the corresponding layer number.

そうすると、該当する層のパターンがデイスプレィ画面
上に表示される。この状態の下で、領域概形入力を指示
し、領域概形を表す多角形の頂点を指示すると、領域概
形がデイスプレィ画面上に表示される。
Then, the pattern of the corresponding layer will be displayed on the display screen. In this state, when an instruction is given to input the area outline and a vertex of a polygon representing the area outline is specified, the area outline is displayed on the display screen.

第8図は配線終了後の状態を示す図である。同図は一層
のみを表示している。配線エディタを動作させ、配線の
始点及び終点並びにその途中径路を指示すると、所望の
2点間の配線を行うことが出来る。また、自動配線プロ
グラムを動作させ、複数の配線のそれぞれについて始点
と終点を指示すると、複数の配線パターンを自動的に生
成することが出来る。
FIG. 8 is a diagram showing the state after wiring is completed. The figure shows only one layer. By operating the wiring editor and specifying the starting point and ending point of the wiring, as well as the route along the way, it is possible to perform wiring between two desired points. Further, by running an automatic wiring program and specifying the start point and end point for each of a plurality of wirings, it is possible to automatically generate a plurality of wiring patterns.

第9図は領域概形からの領域パターンの生成を説明する
図である。領域自動発生プログラムを動作させると、領
域自動発生プログラムは、領域概形及び近傍を含む配置
・配線要素(ランド、ビア。
FIG. 9 is a diagram illustrating generation of a region pattern from a region outline. When the automatic region generation program is run, the automatic region generation program generates layout and wiring elements (lands, vias, etc.) including the region outline and vicinity.

配線パターン等)から逃げ形状が付加された領域パター
ンを生成する。第10図は領域パターンのみを表示した
ものである。
A region pattern to which a relief shape is added is generated from a wiring pattern (wiring pattern, etc.). FIG. 10 shows only the area pattern.

〔発明の効果] 以上の説明から明らかなように、本発明によれば、新規
のCADデータに対しては要素の追加・削除時のオーバ
ヘッドが少なく、且つオンラインで接続チエツクができ
、しかも、既存データの若干の変更に際しては領域形状
の再人力を行わずに領域生成が可能となる効果を奏する
ことが出来、CADの機能向上に寄与する所が大きい。
[Effects of the Invention] As is clear from the above description, according to the present invention, there is little overhead when adding or deleting elements to new CAD data, and connection checks can be made online. When data is slightly changed, it is possible to generate an area without manually reshaping the area shape, which greatly contributes to improving the functionality of CAD.

なお、上述の実施例では領域概形入力は配線エディタに
よって行われるが、別の独立したプログラムとしても良
く、配線処理の前段階のプログラムの中に含まれていて
も良い。また、領域概形データをCADデータと分割さ
れた別のデータとして取り扱っても良い。
In the above-described embodiment, the region outline input is performed by the wiring editor, but the input may be performed as a separate independent program, or may be included in a program at a stage before wiring processing. Further, the area outline data may be treated as separate data separated from the CAD data.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理説明図、第2図は本発明のハード
ウェア構成例を示す図、第3図は本発明のソフトウェア
構成例を示す図、第4図は未配線基板の処理フローを示
す図、第5図は既配線基板の変更処理フローを示す図、
第6図は配線前・領域概形設置前の状態の例を示す図、
第7図は領域概形を設置した状態の例を示す図、第8図
は配線終了後の状態の例を示す図、第9図は領域概形が
らの領域パターンの生成を説明する図、第10図は領域
パターンのみを表示する図である。 1・・・上位計算機、2・・・下位計算機、3・・・グ
ラフィック・デイスプレィ、4・・・キーボード、5・
・・マウス、11・・・配置エディタ、12・・・配線
エディタ、工3・・・自動配線プログラム、14・・・
領域自動発生プログラム、Dl・・・領域概形データ、
D2・・・領域パターン・データ。 特許出願人    富士通株式会社 代理人弁理士   京 谷 四 部 下、項5明の原工里店地哄扛囚 第1図 本発朋の八−]:′ウェア桶−E、fi+」芽2図 本発明のソー升ウェア11反イ列 第3図 りく司己十畝4り本に内処王Vフロー 第4図
Fig. 1 is a diagram illustrating the principle of the present invention, Fig. 2 is a diagram showing an example of the hardware configuration of the invention, Fig. 3 is a diagram showing an example of the software configuration of the invention, and Fig. 4 is a processing flow for unwired boards. FIG. 5 is a diagram showing the processing flow for changing an existing wiring board.
Figure 6 is a diagram showing an example of the state before wiring and before installing the area outline,
FIG. 7 is a diagram showing an example of a state in which the region outline is installed, FIG. 8 is a diagram showing an example of the state after wiring is completed, and FIG. 9 is a diagram illustrating generation of a region pattern from the region outline, FIG. 10 is a diagram showing only the area pattern. 1... Upper computer, 2... Lower computer, 3... Graphic display, 4... Keyboard, 5...
... Mouse, 11... Placement editor, 12... Wiring editor, Engineering 3... Automatic wiring program, 14...
Area automatic generation program, Dl... area outline data,
D2...Area pattern data. Patent Applicant: Fujitsu Ltd. Representative Patent Attorney 4 Kyotani Subordinate, Section 5 Mei no Hara Kori store siege prisoner Figure 1 Honhatsu Tomo No 8-]: 'Ware Oke-E, fi+' Bud 2 Figure book Invention's So-Soware 11 Anti-A Column 3rd Diagram Rikushiki 10 ridges 4 Rihon to Inner Chamber King V Flow Diagram 4

Claims (1)

【特許請求の範囲】 入力部と、 表示部と、 部品配置処理を行う部品配置処理手段、領域概形データ
処理手段、配線処理を行う配線処理手段及び領域自動発
生処理手段を有する処理装置とを具備するプリント基板
用CADシステムであって、 部品配置処理手段は、入力部からの指示に従って部品配
置のための処理を行うように構成され、領域概形データ
処理手段は、入力部からの指示に従って、領域概形デー
タの入力、表示、修正のための処理を行うように構成さ
れ、 配線処理手段は、入力部からの指示に従って配線パター
ン生成のための処理を行うように構成され、 領域自動発生処理手段は、領域概形データおよび近傍を
含む領域概形内の配置・配線要素から逃げ形状を含む領
域パターンを生成する処理を行うように構成されている ことを特徴とするプリント基板用CADシステム。
[Claims] A processing device comprising: an input section, a display section, a component placement processing means for performing component placement processing, a region outline data processing means, a wiring processing means for performing wiring processing, and an automatic region generation processing means. A CAD system for printed circuit boards, wherein the component placement processing means is configured to perform processing for component placement according to instructions from the input section, and the area outline data processing means is configured to perform processing for component placement according to instructions from the input section. , the wiring processing means is configured to perform processing for inputting, displaying, and modifying area outline data, and the wiring processing means is configured to perform processing for generating wiring patterns according to instructions from the input section, A CAD system for a printed circuit board, characterized in that the processing means is configured to perform processing for generating an area pattern including an escape shape from area outline data and placement/wiring elements within the area outline including the vicinity. .
JP2162049A 1990-06-20 1990-06-20 Cad system for printed board Pending JPH0452970A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2162049A JPH0452970A (en) 1990-06-20 1990-06-20 Cad system for printed board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2162049A JPH0452970A (en) 1990-06-20 1990-06-20 Cad system for printed board

Publications (1)

Publication Number Publication Date
JPH0452970A true JPH0452970A (en) 1992-02-20

Family

ID=15747124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2162049A Pending JPH0452970A (en) 1990-06-20 1990-06-20 Cad system for printed board

Country Status (1)

Country Link
JP (1) JPH0452970A (en)

Similar Documents

Publication Publication Date Title
US5513119A (en) Hierarchical floorplanner for gate array design layout
JP2856640B2 (en) Logic schematic editor system
US6637013B1 (en) Method and system for automating design rule check error correction in a CAD environment
CN114895915A (en) Layout code automatic generation method, system, equipment and computer readable storage medium
JPH0452970A (en) Cad system for printed board
JPH0379743B2 (en)
JPH03263179A (en) Circuit diagram editing device
Villers A minicomputer based Interactive Graphics System as used for electronic design and automation
US7761835B2 (en) Semiconductor device design method, semiconductor device design system, and computer program for extracting parasitic parameters
JP2605932B2 (en) Layout design equipment for semiconductor integrated circuits
JPH039478A (en) Circuit diagram input device in cad system
JP4071546B2 (en) Circuit design support apparatus and layout change method for semiconductor device
JPH0944535A (en) Layout editing method
JPH0225980A (en) Circuit diagram editor
JPH06176093A (en) Circuit design support system
JPH02148272A (en) Graphic editor device
JPH09101982A (en) CAD system for semiconductor integrated circuit
JPH05266134A (en) Partial correcting method for design data
JPH06332972A (en) Expected value data input device and workstation
JP2593202B2 (en) Automatic wiring processing equipment for multilayer printed wiring board automatic design equipment
JPH11312183A (en) CAD system and VIA hole arrangement method
JPH0344769A (en) Data input method for graphic processor
JPH05314215A (en) Layout pattern generator
JPH0544706B2 (en)
JPH0620005A (en) Computer aided design system