JPH0453067Y2 - - Google Patents
Info
- Publication number
- JPH0453067Y2 JPH0453067Y2 JP1985070510U JP7051085U JPH0453067Y2 JP H0453067 Y2 JPH0453067 Y2 JP H0453067Y2 JP 1985070510 U JP1985070510 U JP 1985070510U JP 7051085 U JP7051085 U JP 7051085U JP H0453067 Y2 JPH0453067 Y2 JP H0453067Y2
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- output
- key
- detection circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
（産業上の利用分野）
本発明は回路構成が簡単で耐ノイズ性にすぐれ
た静電容量型キーボードに関する。
た静電容量型キーボードに関する。
（従来の技術）
静電容量型キーボードは行および列で構成する
キー・マトリクス上に静電容量型キーを必要な個
数配置し、キー・マトリクスの行に走査信号を出
力するドライブ回路と列に接続されたマルチプレ
クサおよび検出回路ならびにこれらの回路の走査
タイミングを設定し、キーの押下があつたときに
そのキーの押下を認識して定義されたコード等を
外部装置へ送出するキーボード・コントロール回
路とで構成する。
キー・マトリクス上に静電容量型キーを必要な個
数配置し、キー・マトリクスの行に走査信号を出
力するドライブ回路と列に接続されたマルチプレ
クサおよび検出回路ならびにこれらの回路の走査
タイミングを設定し、キーの押下があつたときに
そのキーの押下を認識して定義されたコード等を
外部装置へ送出するキーボード・コントロール回
路とで構成する。
静電容量型キーボードは従来の機械式接点を用
いたキーボードに比較してキー接点が静電容量の
ため構造が簡単であり、機械式接点に不可避のチ
ヤタリングがなくまたキー接点の摩滅がないなど
接点の信頼性が高い。しかし静電容量型キーボー
ドに固有の問題としてキー押下と非押下のキーの
静電容量の差が大きく取れずまた静電容量も微少
のためキーボード内の電子回路自体に起因するノ
イズや外来ノイズでキーの押下検出回路が誤動作
しやすい欠点がある。このため従来から検出回路
は各種の方式が提案されまたキーのいわゆる“２
度よみ”などの手段が用いられている。しかし検
出回路は、キーボード上に電子回路を設置するス
ペースが限定されることから複雑な構成とするの
が困難の場合が多く、通常は第２図に示すよう
に、コンパレータ８およびフリツプ・フロツプ２
１等で構成される例が多い。なお、VCCは通常＋
12V、＋15V等の一定した所定の電圧からなる電
源電圧１２を示している。
いたキーボードに比較してキー接点が静電容量の
ため構造が簡単であり、機械式接点に不可避のチ
ヤタリングがなくまたキー接点の摩滅がないなど
接点の信頼性が高い。しかし静電容量型キーボー
ドに固有の問題としてキー押下と非押下のキーの
静電容量の差が大きく取れずまた静電容量も微少
のためキーボード内の電子回路自体に起因するノ
イズや外来ノイズでキーの押下検出回路が誤動作
しやすい欠点がある。このため従来から検出回路
は各種の方式が提案されまたキーのいわゆる“２
度よみ”などの手段が用いられている。しかし検
出回路は、キーボード上に電子回路を設置するス
ペースが限定されることから複雑な構成とするの
が困難の場合が多く、通常は第２図に示すよう
に、コンパレータ８およびフリツプ・フロツプ２
１等で構成される例が多い。なお、VCCは通常＋
12V、＋15V等の一定した所定の電圧からなる電
源電圧１２を示している。
第２図でコンパレータ８の出力をフリツプ・フ
ロツプ２１のクロツク端子CKに接続し、出力信
号１９をフリツプ・フロツプ２１の出力Ｑから取
り出す。またオープン・コレクタ・インバータ１
４からのリセツト信号はフリツプ・フロツプ２１
のクリア端子に入力して検出回路２２を構成
する。
ロツプ２１のクロツク端子CKに接続し、出力信
号１９をフリツプ・フロツプ２１の出力Ｑから取
り出す。またオープン・コレクタ・インバータ１
４からのリセツト信号はフリツプ・フロツプ２１
のクリア端子に入力して検出回路２２を構成
する。
（考案が解決しようとする問題点）
しかしながらこの検出回路は構成は簡単だが、
たとえばフリツプ・フロツプ２１への配線が長い
とフリツプ・フロツプ２１がノイズで誤動作しや
すく、キーボード・コントロール回路がキーの押
下を誤認識してしまう欠点があつた。
たとえばフリツプ・フロツプ２１への配線が長い
とフリツプ・フロツプ２１がノイズで誤動作しや
すく、キーボード・コントロール回路がキーの押
下を誤認識してしまう欠点があつた。
本考案は上記欠点を改善して回路が簡単で耐ノ
イズ性が高く、信頼度が高く製造コストの低い静
電容量型キーボードを提供することを目的とす
る。
イズ性が高く、信頼度が高く製造コストの低い静
電容量型キーボードを提供することを目的とす
る。
（問題点を解決するための手段）
この考案の静電容量型キーボードは、前記目的
を達成するために、 キーマトリクスにおける行及び列の各交差点に
静電容量型のキーを配置し、特定の前記キーの押
下げに伴いその容量変化を示す電圧信号から前記
キーの押下げを検出するものにおいて、 前記電圧信号を入力した逆相入力、及び所定電
圧の電源と接地との間に直列接続された第１及び
第２の抵抗の接続点に接続された同相入力を有す
るコンパレータと、 第３の抵抗を介して前記電源に接続されている
前記コンパレータの出力端にアノードを接続し、
前記コンパレータの同相入力と前記第１及び第２
の抵抗の前記接続点にカソードを接続したダイオ
ードと、 前記コンパレータをリセツトするためのリセツ
ト信号を入力し、出力端を前記コンパレータの前
記出力端に共通接続したオープンコレクタインバ
ータと を備え、前記コンパレータの出力を当該静電容量
型キーボードの出力としたことを特徴とするもの
である。
を達成するために、 キーマトリクスにおける行及び列の各交差点に
静電容量型のキーを配置し、特定の前記キーの押
下げに伴いその容量変化を示す電圧信号から前記
キーの押下げを検出するものにおいて、 前記電圧信号を入力した逆相入力、及び所定電
圧の電源と接地との間に直列接続された第１及び
第２の抵抗の接続点に接続された同相入力を有す
るコンパレータと、 第３の抵抗を介して前記電源に接続されている
前記コンパレータの出力端にアノードを接続し、
前記コンパレータの同相入力と前記第１及び第２
の抵抗の前記接続点にカソードを接続したダイオ
ードと、 前記コンパレータをリセツトするためのリセツ
ト信号を入力し、出力端を前記コンパレータの前
記出力端に共通接続したオープンコレクタインバ
ータと を備え、前記コンパレータの出力を当該静電容量
型キーボードの出力としたことを特徴とするもの
である。
（作用）
この考案は、前記構成を有するので、前記コン
パレータの出力が論理“１”状態になつたとき
は、これが前記ダイオードを介して前記同相入力
に正帰還されるので、当該コンパレータを前記論
理的“１”状態に保持させるように作用するもの
であつて、この状態を、前記インバータを介して
前記コンパレータの出力端に論理“０”状態の前
記リセツト信号が印加されるまで、確実に保持さ
せる作用がある。
パレータの出力が論理“１”状態になつたとき
は、これが前記ダイオードを介して前記同相入力
に正帰還されるので、当該コンパレータを前記論
理的“１”状態に保持させるように作用するもの
であつて、この状態を、前記インバータを介して
前記コンパレータの出力端に論理“０”状態の前
記リセツト信号が印加されるまで、確実に保持さ
せる作用がある。
（実施例）
第１図は本考案によるキーボード装置を示す。
キー・マトリクスはX0からXnで行１を構成しY0
からYoで列２を構成して行１および列２の交点
にC00からCnoの静電容量型キー３を配置する。行
１をドライバ６に接続し、列２の一端をマルチ・
プレクサ７に接続し他端を抵抗４０，４１から
4nに接続しさらにそれらの抵抗の他端をバイア
ス電圧５に接続する。マルチ・プレクサ７の出力
をコンパレータ８の逆相入力に接続する。コンパ
レータ８の出力から抵抗１３およびダイオード１
１のアノードへ接続しさらにキーボード・コント
ロール回路１５へ入力する。ダイオード１１のカ
ソードをコンパレータ８の同相入力に接続しさら
に抵抗９および抵抗１０に接続する。抵抗９およ
び抵抗１３の他端は電源電圧１２に接続する。コ
ンパレータ８の同相入力には電源電圧１２を抵抗
９および抵抗１０で分割し比較電圧VREFとして印
加する。これら素子で検出回路２０を構成する。
さらにドライバ６およびマルチ・プレクサ７なら
びに検出回路２０のおのおのの動作タイミングを
設定し定義されたコード等を外部に送出するキー
ボード・コントロール回路１５で構成する。行走
査信号１６、列選択信号１７およびリセツト信号
１８はキーボード・コントロール回路１５からの
出力信号であり、出力信号１９は前述のようにキ
ーボード・コントロール回路１５への入力信号で
ある。リセツト信号１８はオープン・コレクタ・
インバータ１４を経て検出回路２０をリセツトす
る。
キー・マトリクスはX0からXnで行１を構成しY0
からYoで列２を構成して行１および列２の交点
にC00からCnoの静電容量型キー３を配置する。行
１をドライバ６に接続し、列２の一端をマルチ・
プレクサ７に接続し他端を抵抗４０，４１から
4nに接続しさらにそれらの抵抗の他端をバイア
ス電圧５に接続する。マルチ・プレクサ７の出力
をコンパレータ８の逆相入力に接続する。コンパ
レータ８の出力から抵抗１３およびダイオード１
１のアノードへ接続しさらにキーボード・コント
ロール回路１５へ入力する。ダイオード１１のカ
ソードをコンパレータ８の同相入力に接続しさら
に抵抗９および抵抗１０に接続する。抵抗９およ
び抵抗１３の他端は電源電圧１２に接続する。コ
ンパレータ８の同相入力には電源電圧１２を抵抗
９および抵抗１０で分割し比較電圧VREFとして印
加する。これら素子で検出回路２０を構成する。
さらにドライバ６およびマルチ・プレクサ７なら
びに検出回路２０のおのおのの動作タイミングを
設定し定義されたコード等を外部に送出するキー
ボード・コントロール回路１５で構成する。行走
査信号１６、列選択信号１７およびリセツト信号
１８はキーボード・コントロール回路１５からの
出力信号であり、出力信号１９は前述のようにキ
ーボード・コントロール回路１５への入力信号で
ある。リセツト信号１８はオープン・コレクタ・
インバータ１４を経て検出回路２０をリセツトす
る。
次に本回路の動作を説明する。列選択信号１７
でマルチプレクサ７の列２のY0を導通状態に保
ち、リセツト信号１８を送出して検出回路２０を
リセツトする。このとき出力信号１９は“０”と
なる。次に行走査信号１６を出力して行１のX0
を走査すると、もし静電容量型キー３のC00キー
が押下されていれば行走査信号１６はマルチ・プ
レクサ７を経てコンパレータ８の逆相入力に入力
する。この入力電圧をVINとする。出力信号１９
が“０”のためダイオード１１は逆電圧が印加さ
れ非導通状態になつている。このためコンパレー
タ８の同相入力は一定電位VREFに保たれる。一方
入力信号VINはバイアス電圧VBでバイアスされか
つバイアス電位VBはコンパレータ８の同相入力
電位VREFより高く設定されているので、入力信号
VINがないかあるいはあつてもコンパレータ８の
同相入力電位VREFより高い場合は出力信号１９は
“０”のままである。もし同相入力電位VREFより
低くなつた場合はコンパレータ８が反転するため
出力信号１９は“１”となり第１図の検出回路２
０ではダイオード１１が導通して出力信号１９を
コンパレータ８の同相入力に帰還し同相入力電位
をバイアス電位VDより高電位にするため出力信
号１９は“１”にラツチされる。（なお第２図の
検出回路２２ではフリツプ・フロツプ２１が反転
し同様に出力信号１９は“１”にラツチされる）。
この出力信号１９をキーボード・コントロール回
路１５で読み取りC00のキーの押下を認識して外
部装置に定義されたコード等を送出する。これ以
降C01からCnoキーについて同様なキー押下検出を
実行する。
でマルチプレクサ７の列２のY0を導通状態に保
ち、リセツト信号１８を送出して検出回路２０を
リセツトする。このとき出力信号１９は“０”と
なる。次に行走査信号１６を出力して行１のX0
を走査すると、もし静電容量型キー３のC00キー
が押下されていれば行走査信号１６はマルチ・プ
レクサ７を経てコンパレータ８の逆相入力に入力
する。この入力電圧をVINとする。出力信号１９
が“０”のためダイオード１１は逆電圧が印加さ
れ非導通状態になつている。このためコンパレー
タ８の同相入力は一定電位VREFに保たれる。一方
入力信号VINはバイアス電圧VBでバイアスされか
つバイアス電位VBはコンパレータ８の同相入力
電位VREFより高く設定されているので、入力信号
VINがないかあるいはあつてもコンパレータ８の
同相入力電位VREFより高い場合は出力信号１９は
“０”のままである。もし同相入力電位VREFより
低くなつた場合はコンパレータ８が反転するため
出力信号１９は“１”となり第１図の検出回路２
０ではダイオード１１が導通して出力信号１９を
コンパレータ８の同相入力に帰還し同相入力電位
をバイアス電位VDより高電位にするため出力信
号１９は“１”にラツチされる。（なお第２図の
検出回路２２ではフリツプ・フロツプ２１が反転
し同様に出力信号１９は“１”にラツチされる）。
この出力信号１９をキーボード・コントロール回
路１５で読み取りC00のキーの押下を認識して外
部装置に定義されたコード等を送出する。これ以
降C01からCnoキーについて同様なキー押下検出を
実行する。
以上述べたキーの押下検出は第１図の検出回路
２０および第２図の検出回路２２のいずれでも実
現可能だが、この検出回路に要求される条件はコ
ンパレータ８の同相入力電位VREFが正確に設定で
きることおよび耐ノイズ性があることである。コ
ンパレータ８の逆相入力や出力にノイズが乗つた
場合に出力信号１９が“１”にラツチされるため
にはコンパレータ８の出力電圧がVREF＋VD（VDは
ダイオード１１の順電圧）以上になるノイズレベ
ルが必要であり従来の検出回路２２ではフリツ
プ・フロツプ２１がTTLロジツクのためコンパ
レータ８の出力電圧が0.8V以上になるノイズな
らフリツプ・フロツプ２１が反転してしまう場合
がありこれ以上になるノイズは許されない。ここ
でVREF＋VD＞0.8Vに設定できるので本考案の検
出回路２０は従来の検出回路２２よりもノイズで
ラツチされにくくなる。またキーの押下によつて
出力信号１９が“１”にラツチされた検出回路が
ノイズによつてリセツトされてしまう条件も、従
来の検出回路２２ではフリツプ・フロツプ２１の
クリア端子から0.4mA以上の電流を流すよう
なノイズが発生すればフリツプ・フロツプ２１が
反転しリセツトされるのにたいし、本考案による
検出回路２０ではコンパレータ８の出力から（電
源電圧VCC−バイアス電圧VB−ダイオード順電圧
VD）／抵抗１３以上の電流を流すようなノイズ
でなければリセツトされないが、この電流は
0.4mAより大きく設定できるので検出回路２０は
検出回路２２よりもノイズでリセツトされにくく
なる。また本考案による検出回路２０は従来の検
出回路２２に比較してダイオード１１が追加にな
るだけでフリツプ・フロツプ２１が不要となるた
め検出回路のコストを低減し、キーボードの電子
回路の占有面積を削減できる。
２０および第２図の検出回路２２のいずれでも実
現可能だが、この検出回路に要求される条件はコ
ンパレータ８の同相入力電位VREFが正確に設定で
きることおよび耐ノイズ性があることである。コ
ンパレータ８の逆相入力や出力にノイズが乗つた
場合に出力信号１９が“１”にラツチされるため
にはコンパレータ８の出力電圧がVREF＋VD（VDは
ダイオード１１の順電圧）以上になるノイズレベ
ルが必要であり従来の検出回路２２ではフリツ
プ・フロツプ２１がTTLロジツクのためコンパ
レータ８の出力電圧が0.8V以上になるノイズな
らフリツプ・フロツプ２１が反転してしまう場合
がありこれ以上になるノイズは許されない。ここ
でVREF＋VD＞0.8Vに設定できるので本考案の検
出回路２０は従来の検出回路２２よりもノイズで
ラツチされにくくなる。またキーの押下によつて
出力信号１９が“１”にラツチされた検出回路が
ノイズによつてリセツトされてしまう条件も、従
来の検出回路２２ではフリツプ・フロツプ２１の
クリア端子から0.4mA以上の電流を流すよう
なノイズが発生すればフリツプ・フロツプ２１が
反転しリセツトされるのにたいし、本考案による
検出回路２０ではコンパレータ８の出力から（電
源電圧VCC−バイアス電圧VB−ダイオード順電圧
VD）／抵抗１３以上の電流を流すようなノイズ
でなければリセツトされないが、この電流は
0.4mAより大きく設定できるので検出回路２０は
検出回路２２よりもノイズでリセツトされにくく
なる。また本考案による検出回路２０は従来の検
出回路２２に比較してダイオード１１が追加にな
るだけでフリツプ・フロツプ２１が不要となるた
め検出回路のコストを低減し、キーボードの電子
回路の占有面積を削減できる。
（考案の効果）
以上詳細に説明したように本考案によれば回路
がきわめて簡略化されたかつ耐ノイズ性にすぐれ
た検出回路が構成できるので、信頼性の高い経済
的な静電容量型キーボードを実現できる。
がきわめて簡略化されたかつ耐ノイズ性にすぐれ
た検出回路が構成できるので、信頼性の高い経済
的な静電容量型キーボードを実現できる。
第１図は本考案によるキーボードの回路、第２
図は従来の回路の例である。 １……行、２……列、３……静電容量型キー、
４０，４１〜４n，９，１０，１３……抵抗、５
……バイアス電圧、６……ドライバ、７……マル
チ・プレクサ、８……コンパレータ、１１……ダ
イオード、１２……電源電圧、１４……オープ
ン・コレクタ・インバータ、１５……キーボー
ド・コントロール回路、１６……行走査信号、１
７……列選択信号、１８……リセツト信号、１９
……出力信号、２０，２２……検出回路、２１…
…フリツプ・フロツプ。
図は従来の回路の例である。 １……行、２……列、３……静電容量型キー、
４０，４１〜４n，９，１０，１３……抵抗、５
……バイアス電圧、６……ドライバ、７……マル
チ・プレクサ、８……コンパレータ、１１……ダ
イオード、１２……電源電圧、１４……オープ
ン・コレクタ・インバータ、１５……キーボー
ド・コントロール回路、１６……行走査信号、１
７……列選択信号、１８……リセツト信号、１９
……出力信号、２０，２２……検出回路、２１…
…フリツプ・フロツプ。
Claims (1)
- 【実用新案登録請求の範囲】 キーマトリツクスにおける行及び列の各交差点
に静電容量型のキーを配置し、特定の前記キーの
押下げに伴いその容量変化を示す電圧信号から前
記キーの押下げを検出する静電容量型キーボード
において、 前記電圧信号を入力した逆相入力、及び所定電
圧の電源と接地との間に直列接続された第１及び
第２の抵抗の接続点に接続された同相入力を有す
るコンパレータと、 第３の抵抗を介して前記電源に接続されている
前記コンパレータの出力端にアノードを接続し、
前記コンパレータの同相入力と前記第１及び第２
抵抗の前記接続点にカソードを接続したダイオー
ドと、 前記コンパレータをリセツトするためのリセツ
ト信号を入力し、出力端を前記コンパレータの前
記出力端に共通接続したオープンコレクタインバ
ータと を備え、前記コンパレータの出力を当該静電容量
型キーボードの出力としたことを特徴とする静電
容量型キーボード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985070510U JPH0453067Y2 (ja) | 1985-05-15 | 1985-05-15 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985070510U JPH0453067Y2 (ja) | 1985-05-15 | 1985-05-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61187127U JPS61187127U (ja) | 1986-11-21 |
| JPH0453067Y2 true JPH0453067Y2 (ja) | 1992-12-14 |
Family
ID=30607147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985070510U Expired JPH0453067Y2 (ja) | 1985-05-15 | 1985-05-15 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0453067Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS539448A (en) * | 1976-07-15 | 1978-01-27 | Yamaki Electric | Comparator circuit |
| JPS5344899U (ja) * | 1976-09-22 | 1978-04-17 |
-
1985
- 1985-05-15 JP JP1985070510U patent/JPH0453067Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61187127U (ja) | 1986-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001960B1 (ko) | 키 입력장치 | |
| US5448236A (en) | N-key rollover circuit | |
| KR910001882B1 (ko) | 버퍼회로 | |
| JP2581051Y2 (ja) | マイクロコンピュータのキー信号入力回路 | |
| JPH0453067Y2 (ja) | ||
| US4145687A (en) | Keyboard switch circuit for use in a matrix which has a series circuit including a reluctance element and a diode connected between each row and column of the matrix | |
| US7777650B2 (en) | Key system with two operation nodes for detecting status of keys | |
| US4251805A (en) | Circuit arrangement for an input keyboard | |
| US3217316A (en) | Binary to ternary converter | |
| US5523755A (en) | N-key rollover keyboard without diodes | |
| US5463386A (en) | Electrical matrix keyboard scanning circuit | |
| US5783874A (en) | Keypad handling circuits | |
| JPH032913A (ja) | レベル及びエッジ感応性入力回路 | |
| EP1100069A1 (en) | Keyboard having multi-bit key switches | |
| US3816826A (en) | Keyboard switch apparatus | |
| US4392065A (en) | Electronic circuit for eliminating chatter | |
| US4071904A (en) | Current mode multiple-generating register | |
| US4578668A (en) | Decoder for a D/A converter | |
| JPH038126B2 (ja) | ||
| US3798433A (en) | Decimal-to-binary code conversion circuit | |
| JP3043054U (ja) | コンピュータ用キーボードの電磁感応スイッチ | |
| US4812816A (en) | Electronic circuit with complementary data line | |
| KR890004315B1 (ko) | 전병렬 a/d변환기의 단위 비교회로 | |
| HK1033497A (en) | Keyboard having multi-bit key switches | |
| JP2815753B2 (ja) | 半導体集積回路 |