JPH04533A - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPH04533A JPH04533A JP10219990A JP10219990A JPH04533A JP H04533 A JPH04533 A JP H04533A JP 10219990 A JP10219990 A JP 10219990A JP 10219990 A JP10219990 A JP 10219990A JP H04533 A JPH04533 A JP H04533A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- holding register
- instruction code
- register
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims description 6
- 238000012545 processing Methods 0.000 claims abstract description 13
- 238000012546 transfer Methods 0.000 claims abstract description 8
- 230000000717 retained effect Effects 0.000 claims 1
- 238000011156 evaluation Methods 0.000 abstract description 2
- 238000007689 inspection Methods 0.000 abstract 1
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000011017 operating method Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理における命令実行に利用する。
本発明は開発、修正中のプログラムの評価、検証時など
に利用される命令コードの自動変換を行う情報処理シス
テムに関する。
に利用される命令コードの自動変換を行う情報処理シス
テムに関する。
本発明は命令コード部およびオペランド部が格納された
主記憶装置と、この主記憶装置から命令を順次読出し実
行する中央処理装置とを備えた情報処理システムにおい
て、 主記憶装置から読出した命令のうち所定の命令コード部
を有する命令については、その命令コード部を所定のも
のに自動的に変更して実行することにより、 人手による命令コードの書換え作業をなくし、プログラ
ムの評価、検証を迅速、かつ確実に行い、開発や修正に
要する時間を短縮するようにしたものである。
主記憶装置と、この主記憶装置から命令を順次読出し実
行する中央処理装置とを備えた情報処理システムにおい
て、 主記憶装置から読出した命令のうち所定の命令コード部
を有する命令については、その命令コード部を所定のも
のに自動的に変更して実行することにより、 人手による命令コードの書換え作業をなくし、プログラ
ムの評価、検証を迅速、かつ確実に行い、開発や修正に
要する時間を短縮するようにしたものである。
ストアードプログラム方式のデータ処理システムでは、
命令コードとオペランドから成る命令の群で構成された
プログラムが主記憶装置に予め格納され、１命令ずつ順
次中央処理装置に読出され実行される。
命令コードとオペランドから成る命令の群で構成された
プログラムが主記憶装置に予め格納され、１命令ずつ順
次中央処理装置に読出され実行される。
このようなデータ処理システムでは、開発、修正中のプ
ログラムの評価、検証などの目的で命令中の命令コード
を変更しようとする場合、これを手作業により逐−書き
換えている。
ログラムの評価、検証などの目的で命令中の命令コード
を変更しようとする場合、これを手作業により逐−書き
換えている。
上述した命令コードの書換え作業は、時間がかかるだけ
でなく誤りや漏れが生じやすいためプログラムの評価や
検証の時間が長引き、プログラムの開発修正の遅延を招
く問題がある。
でなく誤りや漏れが生じやすいためプログラムの評価や
検証の時間が長引き、プログラムの開発修正の遅延を招
く問題がある。
本発明はこのような問題を解決するもので、人手による
命令コードの書換えをなくし、作業時間を短縮するとと
もに誤りや漏れをなくすことができるシステムを提供す
ることを目的とする。
命令コードの書換えをなくし、作業時間を短縮するとと
もに誤りや漏れをなくすことができるシステムを提供す
ることを目的とする。
本発明は、命令コード部およびオペランド部から成る命
令群を格納する主記憶装置と、この主記憶装置から命令
を順次読出し実行する手段を含む中央処理装置とを備え
た情報処理システムにおいて、前記中央処理装置に、次
に実行すべき命令を保持する実行命令保持レジスタと、
前記主記憶装置から読出された命令中の置換すべき命令
を保持する変更命令コード保持レジスタと、命令コード
の変更が指定されている命令中の命令コードを保持する
変更対象命令コード保持レジスタと、前記主記憶装置か
ら読出した命令を一時保持するフェッチ命令保持レジス
タとを設け、前記フェッチ命令保持レジスタに保持され
た命令の命令コード部と前記変更対象命令コード保持レ
ジスタの内容とを比較する比較手段と、この比較手段に
より不一致と判定されたときに、前記フェッチ命令保持
レジスタの内容をそのまま前記実行命令保持レジスタに
転送する命令転送手段と、前記比較手段により一致と判
定されたときに、前記フェッチ命令保持レジスタに保持
された命令の命令コード部を前記変更命令コード保持レ
ジスタに保持された命令コードに置換し、前記実行命令
保持レジスタで転送する命令コード置換手段とを含むこ
とを特徴とする。
令群を格納する主記憶装置と、この主記憶装置から命令
を順次読出し実行する手段を含む中央処理装置とを備え
た情報処理システムにおいて、前記中央処理装置に、次
に実行すべき命令を保持する実行命令保持レジスタと、
前記主記憶装置から読出された命令中の置換すべき命令
を保持する変更命令コード保持レジスタと、命令コード
の変更が指定されている命令中の命令コードを保持する
変更対象命令コード保持レジスタと、前記主記憶装置か
ら読出した命令を一時保持するフェッチ命令保持レジス
タとを設け、前記フェッチ命令保持レジスタに保持され
た命令の命令コード部と前記変更対象命令コード保持レ
ジスタの内容とを比較する比較手段と、この比較手段に
より不一致と判定されたときに、前記フェッチ命令保持
レジスタの内容をそのまま前記実行命令保持レジスタに
転送する命令転送手段と、前記比較手段により一致と判
定されたときに、前記フェッチ命令保持レジスタに保持
された命令の命令コード部を前記変更命令コード保持レ
ジスタに保持された命令コードに置換し、前記実行命令
保持レジスタで転送する命令コード置換手段とを含むこ
とを特徴とする。
主記憶装置から読出した命令中の命令コードを所定レジ
スタ内の所定の命令コードと照合し、照合の結果一致し
ている場合には主記憶装置から読出した命令中の命令コ
ードを所定レジスタ内の所定の命令コードに置換した後
その命令を実行する。
スタ内の所定の命令コードと照合し、照合の結果一致し
ている場合には主記憶装置から読出した命令中の命令コ
ードを所定レジスタ内の所定の命令コードに置換した後
その命令を実行する。
また、照合の結果不一致の場合にはそのままその命令を
実行する。
実行する。
これにより、人手による命令コードの書換え作業をなく
し、プログラムの評価、検証を迅速、かつ確実に行うこ
とができ、プログラムの開発や修正に要する時間を短縮
することができる。
し、プログラムの評価、検証を迅速、かつ確実に行うこ
とができ、プログラムの開発や修正に要する時間を短縮
することができる。
次に、本発明実施例を図面に基づいて説明する。
第１図は本発明実施例の構成を示すブロック図である。
本発明実施例は、命令コード部２１ａおよびオペランド
部２１ｂから成る命令群２１を格納する主記憶装置２と
、この主記憶装置２から命令を順次読出し実行する手段
を含む中央処理装置１とを備え、中央処理装置１に、次
に実行すべき命令を保持する実行命令保持レジスタ１０
１ と、主記憶装置２から読出された命令中の置換すべ
き命令を保持する変更命令コード保持レジスタ１０２と
、命令コードの変更が指定されている命令中の命令コー
ドを保持する変更対象命令コード保持レジスタ１０３
と、主記憶装置２から読出された命令を一時保持するフ
ェッチ命令保持レジスタ１０４とを設け、フェッチ命令
保持レジスタ１０４に保持された命令の命令コード部と
変更対象命令コード保持レジスタ１０３の内容とを比較
する比較手段１１と、この比較手段１１により不一致と
判定されたときに、フェッチ命令保持レジスタ１０４の
内容をそのまま実行命令保持レジスタ１０１に転送する
命令転送手段１２と、比較手段１１により一致と判定さ
れたときに、フェッチ命令保持レジスタ１０４に保持さ
れた命令の命令コード部を変更命令コード保持レジスタ
１０２に保持された命令コードで置換し、実行命令保持
レジスタ１０１に転送する命令コード置換手段Ｉ３とを
含む。
部２１ｂから成る命令群２１を格納する主記憶装置２と
、この主記憶装置２から命令を順次読出し実行する手段
を含む中央処理装置１とを備え、中央処理装置１に、次
に実行すべき命令を保持する実行命令保持レジスタ１０
１ と、主記憶装置２から読出された命令中の置換すべ
き命令を保持する変更命令コード保持レジスタ１０２と
、命令コードの変更が指定されている命令中の命令コー
ドを保持する変更対象命令コード保持レジスタ１０３
と、主記憶装置２から読出された命令を一時保持するフ
ェッチ命令保持レジスタ１０４とを設け、フェッチ命令
保持レジスタ１０４に保持された命令の命令コード部と
変更対象命令コード保持レジスタ１０３の内容とを比較
する比較手段１１と、この比較手段１１により不一致と
判定されたときに、フェッチ命令保持レジスタ１０４の
内容をそのまま実行命令保持レジスタ１０１に転送する
命令転送手段１２と、比較手段１１により一致と判定さ
れたときに、フェッチ命令保持レジスタ１０４に保持さ
れた命令の命令コード部を変更命令コード保持レジスタ
１０２に保持された命令コードで置換し、実行命令保持
レジスタ１０１に転送する命令コード置換手段Ｉ３とを
含む。
次に、このように構成された本発明実施例の動作につい
て説明する。第２図は本発明実施例の動作手順を示すフ
ローチャートである。
て説明する。第２図は本発明実施例の動作手順を示すフ
ローチャートである。
まず、主記憶装置２から命令を読出し、これをフェッチ
命令保持レジスタ１０４に一時的に保持する（ステップ
１０）。次に、比較手段１１がフェッチ命令保持レジス
タ１０４内に保持されている命令の命令コード部を変更
対象命令コード保持レジスタ１０３の内容と比較し、そ
の判定を行う（ステップ３０）。
命令保持レジスタ１０４に一時的に保持する（ステップ
１０）。次に、比較手段１１がフェッチ命令保持レジス
タ１０４内に保持されている命令の命令コード部を変更
対象命令コード保持レジスタ１０３の内容と比較し、そ
の判定を行う（ステップ３０）。
両者不一致と判定された場合には命令転送手段１２がフ
ェッチ命令保持レジスタ１０４の内容をそのまま実行命
令保持レジスタ１（］１に転送する（ステップ５０）。
ェッチ命令保持レジスタ１０４の内容をそのまま実行命
令保持レジスタ１（］１に転送する（ステップ５０）。
一方、両者の一致を判定した場合には命令コード置換手
段１３がフェッチ命令保持レジスタ１０４に格納されて
いる命令の命令コード部を変更命令コード保持レジスタ
１０２に格納されている命令コード部で置換する（ステ
ップ４０）。この命令コード部が置換されたフェッチ命
令保持レジスタ１０４の内容を実行命令保持レジスタ１
０１に転送しくステップ５０）１、実行命令保持レジス
タ１０１に転送された命令を実行する（ステップ６０）
。
段１３がフェッチ命令保持レジスタ１０４に格納されて
いる命令の命令コード部を変更命令コード保持レジスタ
１０２に格納されている命令コード部で置換する（ステ
ップ４０）。この命令コード部が置換されたフェッチ命
令保持レジスタ１０４の内容を実行命令保持レジスタ１
０１に転送しくステップ５０）１、実行命令保持レジス
タ１０１に転送された命令を実行する（ステップ６０）
。
次いで、実行対象プログラム内の最終命令について実行
が終了したか否かを判定しくステップ７０）、未終了で
あればステップｌＯに戻りステップ６０までの動作を繰
り返す。ステップ７０において実行対象のプログラム内
の最終命令についての実行が判定されると全ての動作を
終了する。
が終了したか否かを判定しくステップ７０）、未終了で
あればステップｌＯに戻りステップ６０までの動作を繰
り返す。ステップ７０において実行対象のプログラム内
の最終命令についての実行が判定されると全ての動作を
終了する。
このように、中央処理装置１内に実行命令保持レジスタ
１０１、変更命令コード保持レジスタ１０２、変更対象
命令コード保持レジスタ１０３およびフェッチ命令保持
レジスタ１０４を設置すると共に、変更対象命令の命令
コード部を照合することにより、命令コード部の自動変
更と変更後の命令の実行を行うことができる。
１０１、変更命令コード保持レジスタ１０２、変更対象
命令コード保持レジスタ１０３およびフェッチ命令保持
レジスタ１０４を設置すると共に、変更対象命令の命令
コード部を照合することにより、命令コード部の自動変
更と変更後の命令の実行を行うことができる。
以上、説明の都合上、変更対象の命令コードと変更先の
命令コードが一つずつ存在する場合について例示したが
、一般には、それらは複数存在し、また相互間に複数種
類の組合せが存在する。
命令コードが一つずつ存在する場合について例示したが
、一般には、それらは複数存在し、また相互間に複数種
類の組合せが存在する。
以上説明したように本発明によれば、主記憶装置から読
出した命令のうち所定の命令コード部を有する命令につ
いてはその命令コード部を所定のものに自動的に変更し
たのち実行することにより、人手による命令コードの書
換え作業が一切不要となり、プログラムの評価、検証が
迅速、がっ確実となり、プログラムの開発や修正期間を
短縮することができる効果がある。
出した命令のうち所定の命令コード部を有する命令につ
いてはその命令コード部を所定のものに自動的に変更し
たのち実行することにより、人手による命令コードの書
換え作業が一切不要となり、プログラムの評価、検証が
迅速、がっ確実となり、プログラムの開発や修正期間を
短縮することができる効果がある。
第１図は本発明実施例の構成を示すブロック図。
第２図は本発明実施例の動作手順を示すフローチャート
。 １・・・中央処理装置、２・・・主記憶装置、１１・・
・比較手段、１２・・・命令転送手段、１３・・・命令
コード置換手段、２１・・・命令群、２１ａ・・・命令
コード部、２１ｂ ９０．オペランド部、１０１・・・
実行命令保持レジスタ、１０２・・・変更命令コード保
持レジスタ、１０３・・・変更対象命令コード保持レジ
スタ、１０４・・・フェッチ命令保持レジスタ。
。 １・・・中央処理装置、２・・・主記憶装置、１１・・
・比較手段、１２・・・命令転送手段、１３・・・命令
コード置換手段、２１・・・命令群、２１ａ・・・命令
コード部、２１ｂ ９０．オペランド部、１０１・・・
実行命令保持レジスタ、１０２・・・変更命令コード保
持レジスタ、１０３・・・変更対象命令コード保持レジ
スタ、１０４・・・フェッチ命令保持レジスタ。
Claims (1)
- 【特許請求の範囲】 １、命令コード部およびオペランド部から成る命令群を
格納する主記憶装置と、 この主記憶装置から命令を順次読出し実行する手段を含
む中央処理装置と を備えた情報処理システムにおいて、 前記中央処理装置に、 次に実行すべき命令を保持する実行命令保持レジスタと
、 前記主記憶装置から読出された命令中の置換すべき命令
を保持する変更命令コード保持レジスタと、 命令コードの変更が指定されている命令中の命令コード
を保持する変更対象命令コード保持レジスタと、 前記主記憶装置から読出した命令を一時保持するフェッ
チ命令保持レジスタと を設け、 前記フェッチ命令保持レジスタに保持された命令の命令
コード部と前記変更対象命令コード保持レジスタの内容
とを比較する比較手段と、 この比較手段により不一致と判定されたときに、前記フ
ェッチ命令保持レジスタの内容をそのまま前記実行命令
保持レジスタに転送する命令転送手段と、 前記比較手段により一致と判定されたときに、前記フェ
ッチ命令保持レジスタに保持された命令の命令コード部
を前記変更命令コード保持レジスタに保持された命令コ
ードに置換し、前記実行命令保持レジスタで転送する命
令コード置換手段とを含むことを特徴とする情報処理シ
ステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10219990A JPH04533A (ja) | 1990-04-17 | 1990-04-17 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10219990A JPH04533A (ja) | 1990-04-17 | 1990-04-17 | 情報処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04533A true JPH04533A (ja) | 1992-01-06 |
Family
ID=14320994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10219990A Pending JPH04533A (ja) | 1990-04-17 | 1990-04-17 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04533A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008299501A (ja) * | 2007-05-30 | 2008-12-11 | Sanyo Electric Co Ltd | プロセッサ |
-
1990
- 1990-04-17 JP JP10219990A patent/JPH04533A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008299501A (ja) * | 2007-05-30 | 2008-12-11 | Sanyo Electric Co Ltd | プロセッサ |
| US8255672B2 (en) | 2007-05-30 | 2012-08-28 | Semiconductor Components Industries, Llc | Single instruction decode circuit for decoding instruction from memory and instructions from an instruction generation circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6732297B2 (en) | Pipeline testing method, pipeline testing system, pipeline test instruction generation method and storage method | |
| JPS5958547A (ja) | マイクロプログラム制御装置のエラ−処理方式 | |
| JP4180115B2 (ja) | 処理システムおよびプログラム作成方法および処理ユニット | |
| JPH04533A (ja) | 情報処理システム | |
| JP4243463B2 (ja) | 命令スケジューリングのシミュレーション方法とシミュレーションシステム | |
| US5463637A (en) | Apparatus and method for testing a buffer memory device which checks whether data is valid or invalid | |
| US20050154850A1 (en) | Computer memory initialization | |
| JPH04534A (ja) | 情報処理システム | |
| JPS62130431A (ja) | デ−タ処理システムの命令実行方式 | |
| US7080231B2 (en) | Processor with tagging buffer and methods for avoiding memory collisions | |
| EP1221096A1 (en) | Method and apparatus for modifying microinstructions in a static memory device | |
| JPS62130432A (ja) | デ−タ処理システムの命令実行方式 | |
| JP2570119B2 (ja) | ソフトウェアシミュレータ | |
| CN100388230C (zh) | 相机程序的检测与更新方法 | |
| JPH0411894B2 (ja) | ||
| JPH04365133A (ja) | プレロード命令実行装置及びプログラム修正装置 | |
| US20060041791A1 (en) | Hardware assist for microcode tracing | |
| JPS5835648A (ja) | プログラム実行制御方式 | |
| JPS59195751A (ja) | 情報処理装置の診断方式 | |
| CN114741117A (zh) | 一种跨平台的程序指令重排的验证方法 | |
| CN115729564A (zh) | 原生应用对Linux Arm64的兼容性判断方法 | |
| JPH05241821A (ja) | データ処理装置 | |
| JPH06139215A (ja) | 二重化ｅｅｐｒｏｍを持つ制御装置 | |
| JPS63201838A (ja) | 診断装置 | |
| JPS60175154A (ja) | 命令置換方式 |