JPH0453993A - Controller for display color - Google Patents
Controller for display colorInfo
- Publication number
- JPH0453993A JPH0453993A JP2164987A JP16498790A JPH0453993A JP H0453993 A JPH0453993 A JP H0453993A JP 2164987 A JP2164987 A JP 2164987A JP 16498790 A JP16498790 A JP 16498790A JP H0453993 A JPH0453993 A JP H0453993A
- Authority
- JP
- Japan
- Prior art keywords
- color
- data
- processed
- display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
複数色によりデータ表示ができる表示装置での表示色の
制御装置に関し、
ビットマツプメモリを2組用いる必要がなく、しかもリ
アルタイムでの処理が可能な表示装置における表示色の
色制御装置を提供することを目的とし、
ビットマツプメモリから得られるパラレルの画像用ドツ
トデータをシフトレジスタでシリアルのドツトデータに
変換し複数色のデータ表示をすることができる表示装置
において、被処理色を指定する被処理色指定手段と、被
処理色の消去又は変更を指定する消去/変更指定手段と
、変更後の新表示色を指定する新表示色指定手段と、上
記各指定手段からの指令に基づいて上記シフトレジスタ
の出力を、無表示を含む新表示色データに変更して表示
装置に出力するビデオ合成手段とを備えた構成とした。[Detailed Description of the Invention] [Summary] Regarding a display color control device in a display device that can display data in multiple colors, a display device that does not require the use of two sets of bitmap memories and can process in real time. A display device capable of displaying data in multiple colors by converting parallel image dot data obtained from a bitmap memory into serial dot data using a shift register. , a processing color specification means for specifying a processing color, an erasure/change specification section for specifying deletion or modification of the processing color, a new display color specification means for specifying a new display color after the change, and each of the above. The present invention is configured to include a video synthesizing means for changing the output of the shift register into new display color data including non-display based on a command from the specifying means and outputting the data to the display device.
この発明は表示色の制御装置に関し、特に複数色により
データ表示ができる表示装置での表示色の制御装置に関
するものである。The present invention relates to a display color control device, and more particularly to a display color control device for a display device capable of displaying data in a plurality of colors.
コンピュータで作られた文書やグラフの表示、あるいは
CAD等で作られた図面を表示する場合において、表示
内容を項目あるいはエリア分けして、それぞれの項目ご
とあるいはエリアごとに別の色で表示して、それぞれの
特徴を強調するような表示をすることができる。When displaying documents and graphs created on a computer, or drawings created with CAD, etc., the display contents are divided into items or areas, and each item or area is displayed in a different color. , can be displayed in a way that emphasizes each feature.
第4図はこのように複数色の表示ができる表示装置にお
ける表示色制御装置のブロック図である。FIG. 4 is a block diagram of a display color control device in a display device capable of displaying multiple colors in this manner.
表示されるドツトデータは、赤(R)、ブルー(B)、
7’リーン(G)のビットマツプメモリ1a (IR
a、IBa、I Ga)に収納されており、該ビットマ
ツプメモリ1aからパラレルデータとして読出されたド
ツトデータをシフトレジスタ2でシリアルデータに変換
して、表示装置に入力するようになっている。表示され
た色を変更する場合には、CPU20の操作によってビ
ットマツプメモリ1aのドツトデータを読出して色を変
更してから別途用意されたもうIMiのビットマツプメ
モリIb (IRb、IBb、IGb)に収納し、シフ
トレジスタ2 (2R,2G、2B)で、パラレルデ
ータからシリアルデータに変更されて表示装置に出力す
るようになっており、このとき、元のドツトデータは上
記ビットマツプメモリ1aに保存され、切換回路60を
介していつでも表示できるようになっている。The displayed dot data is red (R), blue (B),
7' Lean (G) bitmap memory 1a (IR
a, IBa, IGa), and the dot data read out as parallel data from the bit map memory 1a is converted into serial data by a shift register 2 and input to the display device. When changing the displayed color, read out the dot data in the bitmap memory 1a by operating the CPU 20, change the color, and then transfer it to the separately prepared bitmap memory Ib (IRb, IBb, IGb) of the IMi. The parallel data is changed to serial data by shift register 2 (2R, 2G, 2B) and output to the display device. At this time, the original dot data is saved in the bitmap memory 1a. and can be displayed at any time via the switching circuit 60.
上記構成によると、色変更後のドツトデータを収納して
おくビットマツプメモリ1bと元の色の画像データを保
存しておくためのビットマツプメモリ1aとの2つのビ
ットマツプメモリを備えておく必要があり、価格的なデ
メリットがあるとともに、CPUによる色変更に時間を
要する欠点がある。According to the above configuration, it is necessary to provide two bitmap memories, the bitmap memory 1b for storing the dot data after color change and the bitmap memory 1a for storing the original color image data. This has disadvantages in terms of price and the disadvantage that it takes time for the CPU to change the color.
この発明は上記従来の事情に鑑みて提案されたものであ
って、ピントマツプメモリを2組用いる必要がな(、し
かもリアルタイムでの処理が可能な表示装置における表
示色の色制御装置を提供することを目的とするものであ
る。This invention has been proposed in view of the above-mentioned conventional circumstances, and provides a color control device for display colors in a display device that does not require the use of two sets of focus map memories (and can perform real-time processing). The purpose is to
この発明は上記目的を達成するために以下の手段を採用
している。すなわち、第1図に示すように、ビットマツ
プメモリ1から得られるパラレルの画像用ドツトデータ
をシフトレジスタ2でシリアルのドツトデータに変換し
複数色のデータ表示をすることができる表示装置におい
て、被処理色を指定する被処理色指定手段3と、被処理
色の消去又は変更を指定する消去/変更指定手段4と、
変更後の新表示色を指定する新表示色指定手段5と、上
記各指定手段からの指令に基づいて上記シフトレジスタ
の出力を無表示を含む、新表示色データに変更して表示
装置に出力するビデオ合成手段10とよりなるものであ
る。This invention employs the following means to achieve the above object. That is, as shown in FIG. 1, in a display device that can display data in multiple colors by converting parallel image dot data obtained from a bitmap memory 1 into serial dot data using a shift register 2, Processed color specifying means 3 for specifying a processing color; deletion/change specification means 4 for specifying deletion or modification of the processed color;
A new display color specifying means 5 for specifying a new display color after the change, and based on commands from each of the above specifying means, the output of the shift register is changed to new display color data including no display, and the data is output to the display device. It consists of a video synthesizing means 10 that performs the following steps.
被処理色指定手段3によって現在表示中の色の中の少な
くとも一色を被処理色として指定しておくとともに、該
被処理色を消去するのがあるいは他の色に変更するのか
を消去/変更指定手段4によって指定しておく。At least one color among the currently displayed colors is designated as a color to be processed by the color-to-be-processed designation means 3, and whether the color to be processed is to be erased or changed to another color is specified to be erased/changed. Specify by means 4.
上記被処理色を他の色に変更する場合には、ビデオ合成
手段10によって、被処理色ドツトデータの表示装置へ
の伝送が停止されるとともに新表示色を指定する新表示
色指定手段5によって指定された色のドツトデータがビ
デオ合成手段10から出力される。また消去が指定され
ている場合には、ビデオ合成手段10によって被処理色
ドツトデータの表示装置への伝送が停止されるとともに
新表示色指定手段5から出力される色データの伝送も停
止され被処理色は消去される。When changing the processed color to another color, the video composition means 10 stops the transmission of the processed color dot data to the display device, and the new display color specifying means 5 specifies the new display color. Dot data of the specified color is output from the video composition means 10. If deletion is specified, the video composition means 10 stops transmitting the color dot data to be processed to the display device, and also stops transmitting the color data output from the new display color specifying means 5. Processing colors are erased.
第2図は本発明の実施例を示すブロック図、第・3図は
第1図のビデオ合成手段10の更に詳しいブロック図で
ある。FIG. 2 is a block diagram showing an embodiment of the present invention, and FIGS. 3A and 3B are more detailed block diagrams of the video synthesizing means 10 shown in FIG.
赤(R)、グリーン(G)、ブルー(B)表示用のビッ
トマツプメモリ1 (IRlIB、IG)から出力され
たパラレルのドツトデータはシフトレジスタ2 (2R
12B、2G)でシリアルドツトデータR,,G、 、
B、に変換されて表示クロックによって、1ドツトずつ
出力され、後に説明するビデオ合成手段10を介して表
示装置に入力され、表示に供されることになる。Parallel dot data output from bitmap memory 1 (IRlIB, IG) for displaying red (R), green (G), and blue (B) is transferred to shift register 2 (2R
12B, 2G) and serial dot data R,,G, ,
B, and output one dot at a time according to the display clock, and is inputted to a display device via a video synthesizing means 10, which will be described later, and is displayed.
本発明はこのように表示装置に入力されるドツトデータ
に対して、リアルタイムで色変更あるいは消去をするこ
とができる。According to the present invention, the color of the dot data input to the display device can be changed or erased in real time.
すなわち、まず、CPU20によってその登録内容の書
換えができるレジスタ30が設けられており、図示しな
い操作ボードによってこれから処理しようとする色(被
処理色)に関する色データRz 、Bz −Gzがこの
レジスタ30に登録できるようになっている(例えば、
赤を被処理色とするとR2が“1′、Bz、Gzは“0
”となる)。That is, first, a register 30 is provided whose registered contents can be rewritten by the CPU 20, and color data Rz, Bz - Gz regarding the color to be processed (color to be processed) is input to this register 30 by an operation board (not shown). It is now possible to register (for example,
If red is the color to be processed, R2 is "1', and Bz and Gz are "0.
”).
また、同様にCPU20によってその登録内容の書換え
ができるレジスタ40には、上記被処理色を消去するの
か変更するのかに関するC/Eデータが登録できるよう
になっている(例えば、被処理色を消去したい場合には
“0”、変更したい場合には“l”となる)、また、上
記レジスタ30に登録された被処理色を異なる色に変更
する場合の変更後の新しい色に対応する新表示色データ
R1、B3、G、が操作ボードより指定されレジスタ5
0に登録される(例えば、被処理色をブルーに変更した
いときにはRx、Gxは“0”B3が“1”となる)。Further, in a register 40 whose registered contents can be rewritten by the CPU 20, C/E data regarding whether to erase or change the color to be processed can be registered (for example, to erase or change the color to be processed). If you want to change it, it will be "0", if you want to change it, it will be "l"), and if you want to change the processed color registered in the register 30 to a different color, a new display corresponding to the new color after the change. Color data R1, B3, G are specified from the operation board and stored in register 5.
It is registered as 0 (for example, when it is desired to change the color to be processed to blue, Rx and Gx are "0" and B3 is "1").
上記被処理色としてレジスタ30に登録された色データ
R2、G、 、B2は、第3図に示すビデオ合成手段1
0を構成する比較器11(IIRlllG、11B)に
入力され、ここでシフトレジスタ2より出力されたシリ
アルなドツトデータR,、G、、Bl と表示クロック
CLに同期して1ドツト毎に比較され、一致する色があ
ると該比較器11におけるノアゲートllaの出力Sが
“0”になり、これによって次段のアンドゲート12R
112G、12BがOFFになる。ここでレジスタ40
に登録されている“消去”か“変更”かを指定するC/
Eデータが“変更”を表す“1”になっているとき、該
C/Eデータと上記比較器11の出力Sがインバータ1
5によって反転された信号によって制御されているアン
ドゲート13R,13G、13BはONとなって、上記
レジスタ50に登録されている新表示色データR3、B
3、G!を通過させ、オアゲート14R114G、14
Bを介して表示装置に入力される。The color data R2, G, .
0 is input to the comparator 11 (IIRllllG, 11B), where it is compared dot by dot in synchronization with the serial dot data R, G, Bl output from the shift register 2 in synchronization with the display clock CL. , when there is a matching color, the output S of the NOR gate lla in the comparator 11 becomes "0", which causes the AND gate 12R of the next stage to
112G and 12B are turned off. Here register 40
C/ that specifies whether to “delete” or “change” registered in
When the E data is "1" indicating "change", the C/E data and the output S of the comparator 11 are connected to the inverter 1.
AND gates 13R, 13G, and 13B controlled by the signal inverted by 5 are turned ON, and the new display color data R3 and B registered in the register 50 are displayed.
3.G! or gate 14R114G, 14
It is input to the display device via B.
一方、“消去”か“変更”かを指示するC/Eデータが
“消去”を表す“0”になっているときには、上記アン
ドゲート13R113G、13BはOFFになるので、
たとえ新表示色として指定された色データがレジスタ5
0に登録されていたとしても、該色データはアンドゲー
ト13R113G、13Bを通過しない、もちろん、こ
のとき被処理色としてレジスタ30にいずれかの色が登
録されているので、比較器11の出力信号Sが“0”に
なり、アンドゲート12R1120,128もOFFに
なって、結果として表示装置に入力されるドツトデータ
はカットされることになり、レジスタ30に登録された
被処理色の部分は無表示になる。On the other hand, when the C/E data indicating whether to "erase" or "change" is "0" indicating "erase", the AND gates 13R, 113G and 13B are turned OFF.
Even if the color data specified as the new display color is in register 5
Even if it is registered as 0, the color data will not pass through the AND gates 13R, 113G and 13B.Of course, at this time, any color is registered in the register 30 as the color to be processed, so the output signal of the comparator 11 S becomes "0", AND gates 12R1120 and 128 are also turned off, and as a result, the dot data input to the display device is cut off, and the part of the color to be processed registered in the register 30 is left blank. will be displayed.
尚、被処理色が指定されていないときには、レジスタ3
0から出力される色データR,、G、、B、かいずれも
“0”となり、比較器11の出力は“1″となって、ア
ンドゲート12R,12G、12BはONとなって、ビ
ットマツプメモリ1からの画像データR,、G、 、B
、がそのままアンドゲート12R,12G、12B1オ
アゲート14R114G、14Bを介して表示装置に入
力されることになる。Note that when the color to be processed is not specified, register 3
Any of the color data R, , G, , B output from 0 becomes "0", the output of the comparator 11 becomes "1", and the AND gates 12R, 12G, 12B are turned ON, and the bit Image data R, , G, , B from map memory 1
, are input as they are to the display device via the AND gates 12R, 12G, 12B1, and the OR gates 14R, 114G, 14B.
上記のような構成によって白表示の部分を他の色に変更
したり、特定色の部分のみを消去したりするような表示
画面上の色変更(無表示を含む)が簡単にできることに
なる。With the above configuration, it is possible to easily change the color on the display screen (including no display), such as changing a white display part to another color or erasing only a specific color part.
尚、第1図に示した被処理色指定手段3は、第2図では
CPU20とレジスタ30によって構成され、消去/変
更指定手段4は第2図ではCPU20とレジスタ40で
構成され、更に新表示色指定手段5は第2図ではCPU
20とレジスタ50によって構成されている。The processing color designation means 3 shown in FIG. 1 is composed of a CPU 20 and a register 30 in FIG. 2, and the erasure/change designation means 4 is composed of a CPU 20 and a register 40 in FIG. In FIG. 2, the color specifying means 5 is a CPU.
20 and a register 50.
また、上記実施例では1色だけの削除又は変更しかでき
ないが、この回路を複数並列に設けることによって、そ
の回路数だけの色の変更消去が可能である。Further, in the above embodiment, only one color can be deleted or changed, but by providing a plurality of these circuits in parallel, it is possible to change and erase as many colors as the number of circuits.
以上説明したようにこの発明は、表示装置での表示デー
タの中の指定された色を他の色に変更、あるいは消去す
るについて、2組のピントマツプメモリを用いる必要が
なく、コスト上のメリットがあり、また、リアルタイム
での変更あるいは消去処理をすることができる利点があ
る。As explained above, the present invention eliminates the need to use two sets of focus map memories when changing a specified color in display data on a display device to another color or erasing it, and has a cost advantage. It also has the advantage of being able to perform changes or deletions in real time.
第1図は本発明の原理図、第2図は本発明の実施例ブロ
ック図、第3図はビデオ合成手段の更に詳しいブロック
図、第4図は従来例ブロック図である。
図中、
1・・・ビットマツプメモリ、
2・・・シフトレジスタ、
3・・・被処理色指定手段、
4・・・消去/変更指定手段、
5・・・新表示色指定手段、
O・・・ビデオ合成手段、
1(IIRlIIG、IIB)・・・比較器、2(12
R112G、12B)・・・アンドゲート、3 (13
R,13G、13B)・・・アンドゲート、RI、Gl
、B1 ・・・ドツトデータ、R2、G2、B2 ・・
・色データ、
R3、G3、B、・・・新表示色データ。FIG. 1 is a diagram showing the principle of the present invention, FIG. 2 is a block diagram of an embodiment of the present invention, FIG. 3 is a more detailed block diagram of the video synthesizing means, and FIG. 4 is a block diagram of a conventional example. In the figure, 1... Bit map memory, 2... Shift register, 3... Processing color designation means, 4... Erase/change designation means, 5... New display color designation means, O. ... Video synthesis means, 1 (IIRlIIG, IIB) ... Comparator, 2 (12
R112G, 12B)...And gate, 3 (13
R, 13G, 13B)...and gate, RI, GI
, B1...dot data, R2, G2, B2...
・Color data, R3, G3, B,...New display color data.
Claims (2)
の画像用ドットデータをシフトレジスタ(2)でシリア
ルのドットデータに変換し複数色のデータ表示をするこ
とができる表示装置において、被処理色を指定する被処
理色指定手段(3)と、被処理色の消去又は変更を指定
する消去/変更指定手段(4)と、 変更後の新表示色を指定する新表示色指定手段(5)と
、 上記各指定手段からの指令に基づいて上記シフトレジス
タ(2)の出力を、無表示を含む新表示色データに変更
して表示装置に出力するビデオ合成手段(10)と を備えたことを特徴とする表示色の制御装置。(1) In a display device that can display data in multiple colors by converting parallel image dot data obtained from the bitmap memory (1) into serial dot data using a shift register (2), the color to be processed is a color specifying means (3) for specifying a color to be processed, a means for specifying deletion/change (4) for specifying deletion or modification of a color to be processed, and a new display color specifying means (5) for specifying a new display color after the change. , video composition means (10) for changing the output of the shift register (2) to new display color data including non-display based on commands from each of the designation means and outputting the data to the display device. Characteristic display color control device.
スタ(2)よりのドットデータ(R_1)、(G_1)
、(B_1)と上記被処理色指定手段(3)に設定され
た色データ(R_2)、(G_2)、(B_2)とを比
較する比較器(11)と、上記比較器(11)の出力に
よってシフトレジスタ(2)よりのドットデータ(R_
1)、(G_1)、(B_1)の表示装置への伝送をO
N、OFF制御するアンドゲート(12R)、(12G
)、(12B)と、上記比較器(11)の出力の反転信
号と上記消去/変更指定手段(4)の出力によって、上
記新表示色指定手段(5)よりの新表示色データ(R_
3)、(G_3)、(B_3)の表示装置への伝送をO
N、OFF制御するアンドゲート(13R)、(13G
)、(13B)とを備えた請求項1に記載の表示色の制
御装置。(2) The video synthesizing means (10) generates dot data (R_1), (G_1) from the shift register (2).
, (B_1) and the color data (R_2), (G_2), (B_2) set in the processed color specifying means (3), and the output of the comparator (11). The dot data (R_
1), (G_1), and (B_1) to the display device.
N, OFF controlled AND gate (12R), (12G
), (12B), the inverted signal of the output of the comparator (11), and the output of the erasure/change specifying means (4), the new display color data (R_
3), (G_3), and (B_3) to the display device.
N, OFF controlled AND gate (13R), (13G
), (13B). The display color control device according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2164987A JPH0453993A (en) | 1990-06-21 | 1990-06-21 | Controller for display color |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2164987A JPH0453993A (en) | 1990-06-21 | 1990-06-21 | Controller for display color |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0453993A true JPH0453993A (en) | 1992-02-21 |
Family
ID=15803684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2164987A Pending JPH0453993A (en) | 1990-06-21 | 1990-06-21 | Controller for display color |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0453993A (en) |
-
1990
- 1990-06-21 JP JP2164987A patent/JPH0453993A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5299309A (en) | Fast graphics control system capable of simultaneously storing and executing graphics commands | |
| US6885377B2 (en) | Image data output controller using double buffering | |
| US4933878A (en) | Graphics data processing apparatus having non-linear saturating operations on multibit color data | |
| JP2579362B2 (en) | Screen display device | |
| JPS62175792A (en) | Background brightness/color display control system | |
| JPS6383798A (en) | Contrast display system | |
| JPS59231591A (en) | Image generator | |
| JPH08202890A (en) | Drawing equipment | |
| JPH0453993A (en) | Controller for display color | |
| JP3322945B2 (en) | Display control device | |
| JP2508544B2 (en) | Graphic display device | |
| JPH04156496A (en) | image display device | |
| JPS6177977A (en) | Image processing device | |
| JPS6033591A (en) | Partial expansion display system for graphics | |
| JPH01302391A (en) | Image display | |
| JPS60184292A (en) | Dot blinking circuit for color display | |
| KR920010508B1 (en) | Video image processing apparatus and method by data processing system control | |
| JPS63175888A (en) | display device | |
| JPH0348788A (en) | Radar display device | |
| JPH0728445A (en) | Image display controller | |
| KR20010100764A (en) | Image Processor and Image Display | |
| JPH02162417A (en) | Window display system for multi-window system | |
| JPH0381883A (en) | Picture inverting circuit device | |
| JPS61158263A (en) | image processing system | |
| JPH0224783A (en) | Image display device |