JPH0454316B2 - - Google Patents
Info
- Publication number
- JPH0454316B2 JPH0454316B2 JP59020864A JP2086484A JPH0454316B2 JP H0454316 B2 JPH0454316 B2 JP H0454316B2 JP 59020864 A JP59020864 A JP 59020864A JP 2086484 A JP2086484 A JP 2086484A JP H0454316 B2 JPH0454316 B2 JP H0454316B2
- Authority
- JP
- Japan
- Prior art keywords
- word line
- line drive
- transistor
- row
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は、ワード線ドライブ回路及びロウ・デ
コーダの配置を改良したダイナミツク・ランダ
ム・アクセス・メモリ（dynamic random
access memory：DRAM）を有する半導体記憶
装置に関する。
コーダの配置を改良したダイナミツク・ランダ
ム・アクセス・メモリ（dynamic random
access memory：DRAM）を有する半導体記憶
装置に関する。
従来技術と問題点
第１図は従来のDRAMに於ける主たる回路の
配置を表す要部ブロツク図である。
配置を表す要部ブロツク図である。
図に於いて、１及び２はメモリ・セル・アレ
イ、３及び４はワード線ドライブ回路、５及び６
はロウ・デコーダ、７はセンス増幅器及びカラ
ム・デコーダをそれぞれ示している。
イ、３及び４はワード線ドライブ回路、５及び６
はロウ・デコーダ、７はセンス増幅器及びカラ
ム・デコーダをそれぞれ示している。
図から判るように、従来、ワード線を動作させ
るには、メモリ・セル・アレイ１或いは２の一端
に配置されたワード線ドライブ回路３或いは４と
ロウ・デコーダ５或いは６とを用いている。
るには、メモリ・セル・アレイ１或いは２の一端
に配置されたワード線ドライブ回路３或いは４と
ロウ・デコーダ５或いは６とを用いている。
第２図は第１図に見られるメモリ・セル・アレ
イ１或いは２に於ける１本のワード線に関連する
回路を表す要部回路図である。
イ１或いは２に於ける１本のワード線に関連する
回路を表す要部回路図である。
図に於いて、QD1乃至QDoはロウ・デコーダの
アドレス用トランジスタ、Ｑ１はロウ・デコーダ
のプリ・チヤージ用トランジスタ、Ｑ２はワード
線ドライブ用トランジスタのゲートをブートスト
ラツプするアイソレータ、Ｑ３はワード線ドライ
ブ回路を構成するワード線ドライブ用トランジス
タ（Ｑ３とＱ２でワード線ドライブ回路を構成す
る）、MCAはメモリ・セル・アレイ、WLはワー
ド線、WCCはワード線クランプ回路、φRはロウ
系リセツト・クロツク信号、φWDはワード線ドラ
イブ・クロツク信号、VCCは正側電源レベルをそ
れぞれ示している。
アドレス用トランジスタ、Ｑ１はロウ・デコーダ
のプリ・チヤージ用トランジスタ、Ｑ２はワード
線ドライブ用トランジスタのゲートをブートスト
ラツプするアイソレータ、Ｑ３はワード線ドライ
ブ回路を構成するワード線ドライブ用トランジス
タ（Ｑ３とＱ２でワード線ドライブ回路を構成す
る）、MCAはメモリ・セル・アレイ、WLはワー
ド線、WCCはワード線クランプ回路、φRはロウ
系リセツト・クロツク信号、φWDはワード線ドラ
イブ・クロツク信号、VCCは正側電源レベルをそ
れぞれ示している。
この回路に於いて、選択されたワード線では、
該ワード線にトランジスタＱ３を介して高レベル
のワード線ドライブ・クロツク信号φWDが与えら
れることに依つて駆動される。勿論、この場合、
クランプ回路WCCはワード線から実質的に切り
離された状態になつている。
該ワード線にトランジスタＱ３を介して高レベル
のワード線ドライブ・クロツク信号φWDが与えら
れることに依つて駆動される。勿論、この場合、
クランプ回路WCCはワード線から実質的に切り
離された状態になつている。
また、非選択のワード線では、トランジスタ
QD1乃至QDoの何れかが導通し、トランジスタＱ
３のゲートを接地レベルに引き下げるので、ワー
ド線ドライブ・クロツク信号φWDが立ち上がつて
も、トランジスタＱ３が導通することはなく、従
つて、ワード線が駆動されることもない。
QD1乃至QDoの何れかが導通し、トランジスタＱ
３のゲートを接地レベルに引き下げるので、ワー
ド線ドライブ・クロツク信号φWDが立ち上がつて
も、トランジスタＱ３が導通することはなく、従
つて、ワード線が駆動されることもない。
ところで、第１図及び第２図に見られるような
DRAMに於いて、高集積化が進み、メモリ・セ
ルの寸法が小さくなると、ワード線ドライブ用ト
ランジスタ等の周辺回路に於ける各寸法パターン
も小さくなる。
DRAMに於いて、高集積化が進み、メモリ・セ
ルの寸法が小さくなると、ワード線ドライブ用ト
ランジスタ等の周辺回路に於ける各寸法パターン
も小さくなる。
然しながら、各トランジスタが小型化されてゲ
ートが短くなり、同じバイアス電圧を印加しても
流れる得る電流量は増加してゆくのに対し、トラ
ンジスタのソース及びドレイン等の拡散領域はそ
のシート抵抗が変化しない限り抵抗値は不変であ
り、また、ソース及びドレインの拡散領域幅がフ
イールドに対するゲートのマスク合わせずれに依
つて変わり得ることを考慮し、ある程度の寸法マ
ージンを与えようとすると、そのソース及びドレ
インの拡散領域幅はメモリ・セルを小型化できる
程には小型化することができず、その結果、ワー
ド線のピツチがメモリ・セル自体の寸法ではなく
て、ワード線ドライブ用トランジスタの寸法で制
限を受けることになる。尚、ワード線ドライブ用
トランジスタはメモリの周辺回路を構成するトラ
ンジスタのなかでは大型の部類に属する。
ートが短くなり、同じバイアス電圧を印加しても
流れる得る電流量は増加してゆくのに対し、トラ
ンジスタのソース及びドレイン等の拡散領域はそ
のシート抵抗が変化しない限り抵抗値は不変であ
り、また、ソース及びドレインの拡散領域幅がフ
イールドに対するゲートのマスク合わせずれに依
つて変わり得ることを考慮し、ある程度の寸法マ
ージンを与えようとすると、そのソース及びドレ
インの拡散領域幅はメモリ・セルを小型化できる
程には小型化することができず、その結果、ワー
ド線のピツチがメモリ・セル自体の寸法ではなく
て、ワード線ドライブ用トランジスタの寸法で制
限を受けることになる。尚、ワード線ドライブ用
トランジスタはメモリの周辺回路を構成するトラ
ンジスタのなかでは大型の部類に属する。
発明の目的
本発明は、ワード線ドライブ用トランジスタの
レイアウト・ピツチをワード線ピツチの倍に採る
ことが可能であるようにし、それ等のピツチが相
互に影響し合つて半導体記憶装置の高集積化を妨
げていることを軽減しようとする。
レイアウト・ピツチをワード線ピツチの倍に採る
ことが可能であるようにし、それ等のピツチが相
互に影響し合つて半導体記憶装置の高集積化を妨
げていることを軽減しようとする。
発明の構成
本発明に依る半導体記憶装置に於いては、複数
のワード線を含むメモリ・セル・アレイと、前記
ロード線の一端側に配置されてワード線１本おき
に各々接続された複数のワード線ドライブ用トラ
ンジスタを含む第１ワード線ドライブ回路と、前
記ワード線の他端側に配置されて残りのワード線
に各々接続された複数のワード線ドライブ用ドラ
ンジスタを含む第２ワード線ドライブ回路と、前
記ワード線の一端側に配置されてロウ・アドレス
信号の一部のビツトをデコードして前記第１ワー
ド線ドライブ回路内の少なくとも２個のワード線
ドライブ用トランジスタを同時に選択する第１ロ
ウ・デコーダと、前記ワード線の他端側に配置さ
れてロウ・アドレス信号の一部のビツトをデコー
ドして前記第２ワード線ドライブ回路内の少なく
とも２個のワード線ドライブ用トランジスタを同
時に選択する第２ロウ・デコーダと、前記第１、
第２ロウ・デコーダに対し共通に設けられて前記
ロウ・アドレス信号の残りのビツトをデコードし
同時に選択されている前記ワード線ドライブ用ト
ランジスタのうちの一つに対してワード線ドライ
ブ・クロツク信号を与えるプリ・デコーダとを有
してなる構成を採つている。
のワード線を含むメモリ・セル・アレイと、前記
ロード線の一端側に配置されてワード線１本おき
に各々接続された複数のワード線ドライブ用トラ
ンジスタを含む第１ワード線ドライブ回路と、前
記ワード線の他端側に配置されて残りのワード線
に各々接続された複数のワード線ドライブ用ドラ
ンジスタを含む第２ワード線ドライブ回路と、前
記ワード線の一端側に配置されてロウ・アドレス
信号の一部のビツトをデコードして前記第１ワー
ド線ドライブ回路内の少なくとも２個のワード線
ドライブ用トランジスタを同時に選択する第１ロ
ウ・デコーダと、前記ワード線の他端側に配置さ
れてロウ・アドレス信号の一部のビツトをデコー
ドして前記第２ワード線ドライブ回路内の少なく
とも２個のワード線ドライブ用トランジスタを同
時に選択する第２ロウ・デコーダと、前記第１、
第２ロウ・デコーダに対し共通に設けられて前記
ロウ・アドレス信号の残りのビツトをデコードし
同時に選択されている前記ワード線ドライブ用ト
ランジスタのうちの一つに対してワード線ドライ
ブ・クロツク信号を与えるプリ・デコーダとを有
してなる構成を採つている。
このような構成に依り、有限ではあるが、ワー
ド線ピツチをワード線ドライブ用トランジスタの
大きさに影響されることなく設定したり、ワード
線ドライブ用トランジスタの大きさをワード線ピ
ツチに影響されることなく設定することが可能と
なる。
ド線ピツチをワード線ドライブ用トランジスタの
大きさに影響されることなく設定したり、ワード
線ドライブ用トランジスタの大きさをワード線ピ
ツチに影響されることなく設定することが可能と
なる。
発明の実施例
第３図は本発明一実施例を表す要部ブロツク図
である。
である。
図に於いて、１１はメモリ・セル・アレイ、１
２はセンス増幅器、１３はカラム・デコーダ、１
４はワード線ドライブ・クロツク信号発生器、１
５はプリ・デコーダ、１６及び１７はロウ・デコ
ーダ、１８はワード線ドライブ用トランジスタの
ゲートをブートストラツプするアイソレータ用ト
ランジスタ、１９はワード線ドライブ用トランジ
スタ（１９と１８とでワード線ドライブ回路を構
成する）、２０乃至２２はワード線クランプ回路
を構成するトランジスタ、２３はワード線ドライ
ブ用トランジスタのゲートをブートストラツプす
るアイソレータ用トランジスタ、２４はワード線
ドライブ用トランジスタ（２４と２３とでワード
線ドライブ回路を構成する）、２５乃至２７はワ
ード線クランプ回路を構成するトランジスタ、２
８はワード線ドライブ用トランジスタのゲートを
ブートストラツプするアイソレータ用トランジス
タ、２９はワード線ドライブ用トランジスタ（２
９と２８とでワード線ドライブ回路を構成する）、
３０乃至３２はワード線クランプ回路を構成する
トランジスタ、３３はワード線ドライブ用トラン
ジスタのゲートをブートストラツプするアイソレ
ータ用トランジスタ、３４はワード線ドライブ用
トランジスタ（３４と３３とでワード線ドライブ
回路を構成する）、３５乃至３７はワード線クラ
ンプ回路を構成するトランジスタ、３８乃至４１
はリセツト回路を構成するトランジスタ、WLは
ワード線、Ａ０乃至Ａ９はロウ・アドレス信号、
RASはロウ・アドレス・ストローブ
（rowaddress strobe）信号、φWDはワード線ドラ
イブ・クロツク信号、φRはロウ系リセツト・ク
ロツク信号をそれぞれ示している。図から判るよ
うに、本実施例では、メモリ・セル・アレイ１１
に於けるワード線方向の両端にロウ・デコーダ１
６及び１７が配置されている。
２はセンス増幅器、１３はカラム・デコーダ、１
４はワード線ドライブ・クロツク信号発生器、１
５はプリ・デコーダ、１６及び１７はロウ・デコ
ーダ、１８はワード線ドライブ用トランジスタの
ゲートをブートストラツプするアイソレータ用ト
ランジスタ、１９はワード線ドライブ用トランジ
スタ（１９と１８とでワード線ドライブ回路を構
成する）、２０乃至２２はワード線クランプ回路
を構成するトランジスタ、２３はワード線ドライ
ブ用トランジスタのゲートをブートストラツプす
るアイソレータ用トランジスタ、２４はワード線
ドライブ用トランジスタ（２４と２３とでワード
線ドライブ回路を構成する）、２５乃至２７はワ
ード線クランプ回路を構成するトランジスタ、２
８はワード線ドライブ用トランジスタのゲートを
ブートストラツプするアイソレータ用トランジス
タ、２９はワード線ドライブ用トランジスタ（２
９と２８とでワード線ドライブ回路を構成する）、
３０乃至３２はワード線クランプ回路を構成する
トランジスタ、３３はワード線ドライブ用トラン
ジスタのゲートをブートストラツプするアイソレ
ータ用トランジスタ、３４はワード線ドライブ用
トランジスタ（３４と３３とでワード線ドライブ
回路を構成する）、３５乃至３７はワード線クラ
ンプ回路を構成するトランジスタ、３８乃至４１
はリセツト回路を構成するトランジスタ、WLは
ワード線、Ａ０乃至Ａ９はロウ・アドレス信号、
RASはロウ・アドレス・ストローブ
（rowaddress strobe）信号、φWDはワード線ドラ
イブ・クロツク信号、φRはロウ系リセツト・ク
ロツク信号をそれぞれ示している。図から判るよ
うに、本実施例では、メモリ・セル・アレイ１１
に於けるワード線方向の両端にロウ・デコーダ１
６及び１７が配置されている。
ワード線WLに対しては、ロウ・デコーダに近
い側にワード線ドライブ回路（例えば、トランジ
スタ１８及び１９で構成される）及びワード線ク
ランプ回路（例えばトランジスタ２０乃至２２で
構成される）が配置され、また、ロウ・デコーダ
から離れた側（ワード線終端側）にはリセツト回
路（例えばトランジスタ４０で構成される）が配
置されている。尚、ワード線クランプ回路は、対
応するワード線がリセツト期間中、即ち、ロウ系
リセツト・クロツク信号φRが高レベルにあつて
非選択状態にある場合、そのワード線を接地レベ
ルにクランプする。また、リセツト回路は、前記
リセツト期間中、ワード線を接地し、その放電を
促進する。
い側にワード線ドライブ回路（例えば、トランジ
スタ１８及び１９で構成される）及びワード線ク
ランプ回路（例えばトランジスタ２０乃至２２で
構成される）が配置され、また、ロウ・デコーダ
から離れた側（ワード線終端側）にはリセツト回
路（例えばトランジスタ４０で構成される）が配
置されている。尚、ワード線クランプ回路は、対
応するワード線がリセツト期間中、即ち、ロウ系
リセツト・クロツク信号φRが高レベルにあつて
非選択状態にある場合、そのワード線を接地レベ
ルにクランプする。また、リセツト回路は、前記
リセツト期間中、ワード線を接地し、その放電を
促進する。
ロウ・アドレス信号はＡ０〜Ａ９まで10ビツト
の場合を例示している。
の場合を例示している。
ロウ・デコーダ１６及び１７にはＡ２〜Ａ９ま
での８ビツトが与えられ、アドレス信号Ａ０及び
Ａ１はプリ・デコーダ１５に加えるようになつて
いて、ワード線ドライブ・クロツク信号φWDを４
本のワード線WLに対しφWR1，φWD2，φWD3，φWD4
として振り分ける役目を果している。
での８ビツトが与えられ、アドレス信号Ａ０及び
Ａ１はプリ・デコーダ１５に加えるようになつて
いて、ワード線ドライブ・クロツク信号φWDを４
本のワード線WLに対しφWR1，φWD2，φWD3，φWD4
として振り分ける役目を果している。
そのようにする理由は、ロウ・デコーダ１６及
び１７は、４本のワード線WLに対するワード線
ドライブ回路を同時に選択する構成になつている
為、その内の１本を特定する必要があり、それを
ロウ・アドレス信号Ａ０及びＡ１でデコードする
ようにしているものである。
び１７は、４本のワード線WLに対するワード線
ドライブ回路を同時に選択する構成になつている
為、その内の１本を特定する必要があり、それを
ロウ・アドレス信号Ａ０及びＡ１でデコードする
ようにしているものである。
前記したところから理解できるように、本発明
に於いては、１本のワード線に対処するワード線
ドライブ回路、ワード線クランプ回路、ワード線
リセツト回路等はワード線２本分のピツチのなか
に収めれば良い。
に於いては、１本のワード線に対処するワード線
ドライブ回路、ワード線クランプ回路、ワード線
リセツト回路等はワード線２本分のピツチのなか
に収めれば良い。
発明の効果
本発明の記憶装置では、メモリ・セル・アレイ
に於けるワード線方向の両端にワード線１本毎に
それぞれ交互に設置されて全ワード線の一部をド
ライブするワード線ドライブ回路及び残りをドラ
イブするワード線ドライブ回路を有してなる構成
を採つている。
に於けるワード線方向の両端にワード線１本毎に
それぞれ交互に設置されて全ワード線の一部をド
ライブするワード線ドライブ回路及び残りをドラ
イブするワード線ドライブ回路を有してなる構成
を採つている。
従つて、高集積化の為、ワード線のピツチを狭
くしたり、また、多数のメモリ・セルが接続され
た長大なワード線を駆動する為にワード線ドライ
ブ用トランジスタを大型にしても、１本のワード
線に対処するワード線ドライブ回路はワード線２
本分のピツチの範囲に形成すれば良いから、充分
に余裕を持つたパターンにすることができる。４
くしたり、また、多数のメモリ・セルが接続され
た長大なワード線を駆動する為にワード線ドライ
ブ用トランジスタを大型にしても、１本のワード
線に対処するワード線ドライブ回路はワード線２
本分のピツチの範囲に形成すれば良いから、充分
に余裕を持つたパターンにすることができる。４
第１図は従来のDRAMに於ける主たる回路の
配置を表す要部ブロツク図、第２図は第１図に見
られるメモリ・セル・アレイに於ける１本のワー
ド線に関連する回路を示す要部回路図、第３図は
本発明一実施例を説明する為の要部回路図をそれ
ぞれ表している。 図に於いて、１１はメモリ・セル・アレイ、１
２はセンス増幅器、１３はカラム・デコーダ、１
４はワード線ドライブ・クロツク信号発生器、１
５はプリ・デコーダ、１６及び１７はロウ・デコ
ーダ、１８はワード線ドライブ用トランジスタの
ゲートをブートストラツプするアイソレータ用ト
ランジスタ、１９はワード線ドライブ用トランジ
スタ（１９と１８とでワード線ドライブ回路を構
成する）、２０乃至２２はワード線クランプ回路
を構成するトランジスタ、２３はワード線ドライ
ブ用トランジスタのゲートをブートストラツプす
るアイソレータ用トランジスタ、２４はワード線
ドライブ用トランジスタ（２４と２３とでワード
線ドライブ回路を構成する）、２５乃至２７はワ
ード線クランプ回路を構成するトランジスタ、２
８はワード線ドライブ用トランジスタのゲートを
ブートストラツプするアイソレータ用トランジス
タ、２９はワード線ドライブ用トランジスタ（２
９と２８とでワード線ドライブ回路を構成する）、
３０乃至３２はワード線クランプ回路を構成する
トランジスタ、３３はワード線ドライブ用トラン
ジスタのゲートをブートストラツプするアイソレ
ータ用トランジスタ、３４はワード線ドライブ用
トランジスタ（３４と３３とでワード線ドライブ
回路を構成する）、３５乃至３７はワード線クラ
ンプ回路を構成するトランジスタ、３８乃至４１
はリセツト回路を構成するトランジスタ、WLは
ワード線、Ａ０乃至Ａ９はロウ・アドレス信号、
RASはロウ・アドレス・ストローブ信号、φWDは
ワード線ドライブ・クロツク信号、φRはロウ系
リセツト・クロツク信号をそれぞれ示している。
配置を表す要部ブロツク図、第２図は第１図に見
られるメモリ・セル・アレイに於ける１本のワー
ド線に関連する回路を示す要部回路図、第３図は
本発明一実施例を説明する為の要部回路図をそれ
ぞれ表している。 図に於いて、１１はメモリ・セル・アレイ、１
２はセンス増幅器、１３はカラム・デコーダ、１
４はワード線ドライブ・クロツク信号発生器、１
５はプリ・デコーダ、１６及び１７はロウ・デコ
ーダ、１８はワード線ドライブ用トランジスタの
ゲートをブートストラツプするアイソレータ用ト
ランジスタ、１９はワード線ドライブ用トランジ
スタ（１９と１８とでワード線ドライブ回路を構
成する）、２０乃至２２はワード線クランプ回路
を構成するトランジスタ、２３はワード線ドライ
ブ用トランジスタのゲートをブートストラツプす
るアイソレータ用トランジスタ、２４はワード線
ドライブ用トランジスタ（２４と２３とでワード
線ドライブ回路を構成する）、２５乃至２７はワ
ード線クランプ回路を構成するトランジスタ、２
８はワード線ドライブ用トランジスタのゲートを
ブートストラツプするアイソレータ用トランジス
タ、２９はワード線ドライブ用トランジスタ（２
９と２８とでワード線ドライブ回路を構成する）、
３０乃至３２はワード線クランプ回路を構成する
トランジスタ、３３はワード線ドライブ用トラン
ジスタのゲートをブートストラツプするアイソレ
ータ用トランジスタ、３４はワード線ドライブ用
トランジスタ（３４と３３とでワード線ドライブ
回路を構成する）、３５乃至３７はワード線クラ
ンプ回路を構成するトランジスタ、３８乃至４１
はリセツト回路を構成するトランジスタ、WLは
ワード線、Ａ０乃至Ａ９はロウ・アドレス信号、
RASはロウ・アドレス・ストローブ信号、φWDは
ワード線ドライブ・クロツク信号、φRはロウ系
リセツト・クロツク信号をそれぞれ示している。
Claims (1)
- 【特許請求の範囲】 １ 複数のワード線を含むメモリ・セル・アレイ
と、 前記ワード線の一端側に配置されてワード線１
本おきに各々接続された複数のワード線ドライブ
用トランジスタを含む第１ワード線ドライブ回路
と、 前記ワード線の他端側に配置されて残りのワー
ド線に各々接続された複数のワード線ドライブ用
トランジスタを含む第２ワード線ドライブ回路
と、 前記ワード線の一端側に配置されてロウ・アド
レス信号の一部のビツトをデコードして前記第１
ワード線ドライブ回路内の少なくとも２個のワー
ド線ドライブ用トランジスタを同時に選択する第
１ロウ・デコーダと、 前記ワード線の他端側に配置されてロウ・アド
レス信号の一部のビツトをデコードして前記第２
ワード線ドライブ回路内の少なくとも２個のワー
ド線ドライブ用トランジスタを同時に選択する第
２ロウ・デコーダと、 前記第１、第２ロウ・デコーダに対し共通に設
けられて前記ロウ・アドレス信号の残りのビツト
をデコードし同時に選択されている前記ワード線
ドライブ用トランジスタのうちの一つに対してワ
ード線ドライブ・クロツク信号を与えるプリ・デ
コーダと を有してなることを特徴とする半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59020864A JPS60167193A (ja) | 1984-02-09 | 1984-02-09 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59020864A JPS60167193A (ja) | 1984-02-09 | 1984-02-09 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60167193A JPS60167193A (ja) | 1985-08-30 |
| JPH0454316B2 true JPH0454316B2 (ja) | 1992-08-31 |
Family
ID=12039005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59020864A Granted JPS60167193A (ja) | 1984-02-09 | 1984-02-09 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60167193A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930001738B1 (ko) * | 1989-12-29 | 1993-03-12 | 삼성전자주식회사 | 반도체 메모리장치의 워드라인 드라이버 배치방법 |
| JPH04106783A (ja) * | 1990-08-28 | 1992-04-08 | Sharp Corp | ダイナミック型半導体記憶装置 |
| JPH04252491A (ja) * | 1991-01-28 | 1992-09-08 | Nec Corp | 半導体メモリ |
| JP3228319B2 (ja) * | 1997-04-07 | 2001-11-12 | 日本電気株式会社 | 半導体装置 |
| JP5690083B2 (ja) * | 2010-05-19 | 2015-03-25 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体記憶装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5542344A (en) * | 1978-09-21 | 1980-03-25 | Toshiba Corp | Mos type dynamic memory unit |
| JPS56130887A (en) * | 1980-03-18 | 1981-10-14 | Nec Corp | Semiconductor memory device |
-
1984
- 1984-02-09 JP JP59020864A patent/JPS60167193A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60167193A (ja) | 1985-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7106650B2 (en) | Semiconductor memory device | |
| US6980454B2 (en) | Low-power consumption semiconductor memory device | |
| US5815454A (en) | Semiconductor memory device having power line arranged in a meshed shape | |
| JP3712150B2 (ja) | 半導体集積回路装置 | |
| JPS5928560Y2 (ja) | 冗長ビットを有する記憶装置 | |
| KR0141495B1 (ko) | 반도체 기억장치 및 그 결함구제방법 | |
| US20010040834A1 (en) | Semiconductor integrated circuit device having a hierarchical power source configuration | |
| KR19980081111A (ko) | 다이나믹형 메모리 | |
| US5659519A (en) | Boosting voltage generator of semiconductor memory device | |
| US20080112253A1 (en) | Semiconductor memory device having split word line driver circuit with layout patterns that provide increased integration density | |
| KR100206710B1 (ko) | 반도체 메모리 장치의 웨이퍼 번인 테스트 회로 | |
| US6335875B2 (en) | Memory circuit/logic circuit integrated device capable of reducing term of works | |
| JPH06325580A (ja) | Ｎａｎｄ形セル構造を有する不揮発性半導体メモリ | |
| JP4005764B2 (ja) | 半導体記憶装置 | |
| US7333366B2 (en) | Common wordline flash array architecture | |
| JP3938803B2 (ja) | ダイナミック型ｒａｍ | |
| JPH0454316B2 (ja) | ||
| JPH09180444A (ja) | ワードドライバ回路及びそれを利用したメモリ回路 | |
| KR19980041939A (ko) | 파워라인의 배치구조를 개선한 반도체 메모리 장치 | |
| WO2017145312A1 (ja) | 半導体記憶装置 | |
| US6469947B2 (en) | Semiconductor memory device having regions with independent word lines alternately selected for refresh operation | |
| US6226218B1 (en) | Row decoder driver for semiconductor memory device | |
| JPH0713864B2 (ja) | 半導体記憶装置 | |
| KR960002823B1 (ko) | 워드선(Word line)구동회로와 이를 이용한 반도체 기억장치 | |
| KR102872020B1 (ko) | 펌핑 캐패시터 및 이를 포함하는 반도체 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |