JPH0454430B2 - - Google Patents

Info

Publication number
JPH0454430B2
JPH0454430B2 JP57204442A JP20444282A JPH0454430B2 JP H0454430 B2 JPH0454430 B2 JP H0454430B2 JP 57204442 A JP57204442 A JP 57204442A JP 20444282 A JP20444282 A JP 20444282A JP H0454430 B2 JPH0454430 B2 JP H0454430B2
Authority
JP
Japan
Prior art keywords
transistor
signal
current
level
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57204442A
Other languages
English (en)
Other versions
JPS58101575A (ja
Inventor
Rooren Shanrei Za Sekando Robaato
Puresuton Paaka Robaato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Licensing Corp
Original Assignee
RCA Licensing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Licensing Corp filed Critical RCA Licensing Corp
Publication of JPS58101575A publication Critical patent/JPS58101575A/ja
Publication of JPH0454430B2 publication Critical patent/JPH0454430B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04Modifications for accelerating switching
    • H03K17/041Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04126Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transistor switches

Landscapes

  • Processing Of Color Television Signals (AREA)
  • Studio Circuits (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Description

【発明の詳細な説明】
〔発明の関連する技術分野〕 この発明はテレビ受像機または同等の映像処理
方式において図形(グラフイツクス)信号源から
その方式の映像信号処理回路網に補助図形画像表
示スイツチング信号を供給する回路に関する。特
にこの発明は図形表示スイツチング信号の急速ス
イツチング応答を維持して表示された図形情報の
端縁部が歪んで表示された図形の輪郭がぼけるの
を防止した図形表示用信号の中継回路に関する。 〔従来技術〕 カラーテレビ受像機の多くは例えばそれが同調
されているチヤンネルの番号を表わす図形文字を
映像管画面に電子的に同時表示する装置を備えて
いる。この表示は一般に通常の映像情報をその受
像機内の適当な図形文字発生器によつて発生さ
れ、適当に水平垂直同期が行われた図形表示信号
で置換して、その図形情報を映像管表示面の所定
部分に表示することにより達せられる。この方式
の1つが米国特許第3984828号明細書に開示され
ている。このような方式で表示される情報には、
受像機中に適当な電子制御回路を用いて文字、数
字および図形情報(例えばビデオゲームやデータ
表示)だけまたは混成映像図形情報(例えばスー
パー字幕のチヤンネル番号、時刻、サブタイト
ル、気候、スポーツまたは道路交通情報)を含ま
せることができる。図形情報信号はまたその図形
情報を通常のテレビジヨン送信装置によつて送信
し、テレビ受像機により公知の方法で受信、復
号、表示するテレテキスト(Teletext)方式に
も関係するのが普通である。 表示された図形情報は特に垂直方向の輪郭の鮮
明度が良好なことが望ましい。良好な輪郭の鮮明
度はスイツチング応答時間の短かい(すなわち振
幅遷移の速い)図形スイツチング信号により得ら
れるが、この迅速スイツチング応答特性は図形信
号源からのスイツチング信号を受像機の映像信号
処理回路に供給する方法により害されることがあ
る。テレビ受像機では、図形信号を漂遊干渉信号
から遮蔽するために相当長い遮蔽ケーブルを含ん
でいることが多い1本または複数本の導線を使つ
て、図形信号源からスイツチング信号を受像機中
の適当な映像処理回路に供給することが多い。遮
蔽ケーブル(例えば同軸ケーブル)は、一般にそ
の単位長当り或る値のキヤパシタンス(例えば、
約100〜167pF/m)を有し、このキヤパシタン
スは図形スイツチング信号の迅速なスイツチング
特性(すなわち急速な振幅の遷移)を不要に損な
う可能性を持つている。特にスイツチング信号に
応じてこのキヤパシタンスを充放電するに要する
時間のためスイツチング信号の振幅遷移速度が低
下して無用のスイツチング信号遅延を導く。表示
された映像および図形情報の視聴者から見れば、
この遅延による影響は、例えば正規の表示映像情
報から表示図形情報へのまたはこの逆の遷移中
に、表示図形情報の輪郭のぼけとして感知され
る。このような無用の効果はまた無遮蔽の信号供
給導線に付随する寄生キヤパシタンスによつて起
ることもある。 〔発明の目的〕 この発明は、図形発生器からの図形情報を表わ
す3状態スイツチング信号を、電圧の変化として
ではなく電流の変化として入力トランジスタ対に
印加することにより、上記図形発生器と入力トラ
ンジスタ対との間の信号伝送用導線に付帯する分
布寄生キヤパシタンスに起因するスイツチング信
号の遅延を防止し、これによつて上記スイツチン
グ信号のなまりにより図形の輪郭がぼけるのを防
止することを目的とする。 〔発明の概要〕 この発明の信号中継装置は、後程説明する図示
の実施例について言えば、第1のレベル(例えば
+1.6V)に対して互いに相補的向きの第2の振
幅レベル(例えば+0.8V以下)および第3の振
幅レベル(例えば+2.4V以上)を有する3状態
スイツチング信号(波形11)を表わす電流を供
給する電流源12,13,14,15と、それぞ
れベース電極、コレクタ出力電極および信号入力
エミツタ電極を有し、各エミツタ電極が共通に接
続された互いに相補導電型の第1および第2のト
ランジスタ25と26,27と28,29と30
と、この第1および第2のトランジスタを零入力
電流を流すようにバイアスする固定バイアス手段
とを具備している。 上記固定バイアス手段は、上記第1のトランジ
スタ25,27,29のベースに接続されていて
そこに上記第1のレベル(+1.6V)と第3の振
幅レベル(+2.4V以上)の中間のレベルをもつ
固定電圧(例えば+2.1V)を印加する第1の低
インピーダンス電圧源と、上記第2のトランジス
タ26,28,30のベースに接続されていてそ
こに上記第1のレベル(+1.6V)と第2の振幅
レベル(+0.8V以下)の中間のレベルをもつ固
定電圧(例えば+1.1V)を印加する第2の低イ
ンピーダンス電圧源とより成る。 この発明の信号中継装置は、さらに上記電流源
12,13,14,15を上記第1および第2の
トランジスタの上記エミツタに結合し、上記第2
のトランジスタ25,27,29に、上記スイツ
チング信号11の上記第2の振幅レベル(+
0.8V以下)に応じたコレクタ出力電流を、また
上記第1のレベル(+1.6V)および第3の振幅
レベル(+2.4V以上)に応じて零入力電流を流
通させるようにし、また上記第2のトランジスタ
26,28,30に、上記スイツチング信号11
の第3の振幅レベル(+2.4V以上)に応じたコ
レクタ出力電流を、また上記第1のレベル(+
1.6V)および第2の振幅レベル(+0.8V以下)
に応じて零入力電流を流通させるようにする導電
結合手段16,17,18と、上記第1のトラン
ジスタ25,27,29のコレクタに結合されて
いて上記3状態スイツチング信号11の上記第2
の振幅レベル(+0.8V以下)の発生を示す第1
の2状態出力スイツチング信号W,W′を生成す
る第1の出力回路(例えば60,61,64,6
6,68)と、上記第2のトランジスタ26,2
8,30のコレクタに結合されていて上記3状態
スイツチング信号の上記第3の振幅レベル(+
2.4V以上)の発生の示す第2の2状態出力スイ
ツチング信号,,を生成する第2の出力回
路40と41,42と43,44と45とを具備
している。 〔発明の実施例〕 第1図において表示すべき図形情報を表わす信
号は図形信号源10により供給される。例えば表
示すべき図形情報がテレビ受像機を同調する放送
チヤンネルの番号に対応するときは、信号源10
はその受像機のチヤンネル同調系から引出された
信号に応じてそのチヤンネル番号を表わす2進符
号化信号を生成する。この信号は適当なテレビジ
ヨン図形信号発生器12(例えばマイクロプロセ
ツサ)に印加される。図形発生器12は水平垂直
走査用の偏向信号H,Vにより同期されて、図形
情報を受像機の映像管の表示面の特定部分に表示
する。時刻やテレテキストのような他の情報も発
生器12に印加して映像信号表示フオーマツトに
適当に変換することができる。信号源10からの
信号は例えば図形情報を正規の放送映像情報の代
りに表示すべき時点や図形情報の色を決定する情
報を含んでいる。 図形文字発生器12は赤、緑、青の各図形信号
情報にそれぞれ対応する適当にタイミングを定め
られた複数の信号GR,GG,GBを生成する。これ
らの信号は出力「黒駆動」図形スイツチング信号
(1つの2状態出力スイツチング信号),,
Bと出力「白駆動」図形スイツチング信号(他の
2状態出力スイツチング信号)W,W′を生成す
る図形信号中継回路20に供給される。 図形発生器12は各図形信号GR,GG,GBに対
して3状態論理出力を生成する。波形11で示す
ように、3状態論理出力信号は、図形情報を表わ
すべきでないとき(すなわちテレビ受像機の映像
管が正常に放送映像信号を表示するように応動す
るとき)は+1.6Vの第1の論理レベルをとり、
図形情報を黒以外の色で表示すべきときは+
0.8V以下の第2の論理レベルをとり、黒の図形
情報を表示すべきときは+2.4V以上の第3の論
理レベルをとる3状態スイツチング信号を構成し
ている。図形発生器12の信号出力はそれぞれ電
流決定抵抗13,14,15と遮蔽導線(例えば
同軸ケーブル)16,17,18を介して回路2
0の各入力に印加される。 回路20は図形信号GR,GG,GBにそれぞれ応
動する相補導電型のエミツタ結合エミツタ入力ト
ランジスタ対25と26,27と28および29
と30を含んでいる。トランジスタ26,28,
30を流れるコレクタ電流はそれぞれトランジス
タ40とダイオード41、トランジスタ42とダ
イオード43およびトランジスタ44とダイオー
ド45を含む電流ミラー(電流反復)中継回路に
より複製される。図形スイツチング制御信号,
G,はトランジスタ40,42,44のコレク
タ出力から取出される。この信号,,のレ
ベルは関連する電流ミラートランジスタ40,4
2,44の図形信号GR,GG,GBのレベルに応動
する導通状態の関数である。トランジスタ25,
27,29を流れるコレクタ電流はダイオード接
続トランジスタ60とトランジスタ61、ダイオ
ード64とトランジスタ66およびダイオード6
4とトランジスタ68を含む電流ミラー回路によ
り組合されて複製される。図形スイツチング制御
信号W,W′はタイミングと大きさが同様で、そ
れぞれトランジスタ68,66のコレクタ出力か
ら引出される。この信号W,W′のレベルは電流
ミラートランジスタ68,66の発生器12から
の図形信号に応動する導通状態の関数である。 回路20は図形発生器12の出力の図形信号
GR,GG,GBを(第2図に関する以下の説明で判
るように)受像機の映像信号処理回路の各制御入
力に、図形タイミング制御信号,,,W,
W′の形でその処理回路に印加された各制御信号
の急速スイツチング特性を実質的に維持するよう
な態様で供給する。すなわち信号GR,GG,GB
回路20を介して図形発生器12の出力と信号
R,,,W,W′を利用する映像信号処理回
路の入力との間の寄生キヤパシタンスの信号遅延
効果を許容最小限に減ずるように伝送される。こ
の寄生キヤパシタンスは元来遮蔽同軸信号結合ケ
ーブル16,17,18に付随する分布キヤパシ
タンスCPを含んでいる。 回路20において入力トランジスタ25,26
と関連する電流ミラー40,41は入力トランジ
スタ27,28と29,30およびその関連電流
ミラー回路網と構造および機能が同様である。ト
ランジスタ60,61,66,68を含む回路は
入力トランジスタ25,27,29に対して共通
である。従つて図形信号GRに応動する入力トラ
ンジスタ25,26の動作に関する以下の説明
は、信号GG,GBに応動する入力トランジスタ2
7,28および29,30の動作にも当てはま
る。 第1図の実施例において波形11で表された3
状態論理信号GR(および信号GG,GB)は図形発生
器12の出力電圧源により供給される。この信号
GRは電流決定抵抗13を介してケーブル16に
供給される。抵抗13の値(例えば4KΩ程度)
は信号GRを供給する電圧源を等価の電流源に変
換するように選ばれ、これによつて信号GRを表
わす電流がケーブル16を介して相補導電型トラ
ンジスタ25,26の相互接続エミツタ入力に流
れる。 トランジスタ25,26は共通ベース型に配置
され、約10μAの微小零入力(漂遊)エミツタ電
流を流すようにバイアスされている。この零入力
電流の大きさは厳密を要しない。トランジスタ2
5,26の零入力電流は適当な低インピーダンス
電圧源から引出された+2.1Vと+1.1Vの各直流
ベースバイアス電圧により設定される。トランジ
スタ25,26のベース・エミツタ接合は約+
0.5Vの零入力電圧降下を示すため、その零入力
エミツタ電圧は約+1.6Vになる。従つてトラン
ジスタ25,26のエミツタはそれぞれ低インピ
ーダンス電圧源を表わす。 放送映像情報を表示すべきときは抵抗13およ
び導線16に電流が流れず、トランジスタ25,
26に小さい零入力電流が流れるだけである。ト
ランジスタ25の零入力コレクタは電流は電流ミ
ラー60,61により中継されてダイオード64
に流入し、さらに電流ミラー64,66および6
4,68により中継される。このためトランジス
タ66,68に流れる電流はトランジスタ25に
流れる零入力電流と実質的に等しく、トランジス
タ40に流れる電流はトランジスタ26に流れる
コレクタ電流に実質的に等しい。図形情報を赤色
で表示すべきときは、信号GRが+0.8V未満の第
2の論理レベルを示し、入力トランジスタ25の
導通を昂進する。この増大したトランジスタ25
のエミツタ電流は導線16、抵抗13および発生
器12の出力回路を通つて大地に流れると共に、
電流ミラー60,61と64,66と64,68
により中継される。このときトランジスタ26,
40を流れる電流はトランジスタ25およびダイ
オード60を流れる零入力電流成分に実質的に対
応する。抵抗13は波形11の電圧変化を等価の
電流変化に変換するため、この電圧変化がトラン
ジスタ26のエミツタに現れず、このためトラン
ジスタ26の導通がこのような電圧変化によつて
実質的に影響されない。+2.4Vより高い信号GR
第3の論理レベルに応じて黒の図形情報を表示す
べきときは、入力トランジスタ26の導電度を高
くする。トランジスタ26の増大したエミツタ電
流は発生器12の出力から抵抗13、導線16を
流れ、対応する電流が関連する電流ミラートラン
ジスタ40を流れる。このときトランジスタ25
を流れる電流はトランジスタ26を流れる零入力
電流成分に実質的に対応する。またこの場合は信
号GRに関連する電圧変化がトランジスタ25の
エミツタに現れない。ダイオード60,64およ
びトランジスタ61,66,68を流れる電流は
図形制御信号GR,GG,GBの関数であるレベルを
持つトランジスタ25,27,29のコレクタ電
流の和に対応することが判る筈である。 上記のように、本願発明によれば、図形情報を
表わす図形信号GR,GG,GBが+1.6Vの第1の論
理レベルを規準として、図形情報を黒以外の色で
表示するための+0.8V以下の第2の論理レベル、
あるいは図形情報を黒で表示するための+2.4V
以上の第3の論理レベルに変化しても、この図形
情報を表わす信号の電圧の変化は入力トランジス
タ25と26,27と28,29と30の各エミ
ツタに現れず、これらの各トランジスタのエミツ
タは約+1.6Vの一定電圧にクランプされる。こ
のことにより上記図形情報を表わす信号を供給す
る導線16,17,18も約+1.6Vの実質的に
一定の電位にクランプされる。 導線16,17,18が実質的に一定の電位+
1.6Vにクランプされることにより、導線16,
17,18に付帯する分布寄生キヤパシタンス
CPの充放電電流 I=CdV/dt 但しI:分布寄生キヤパシタンスの充放電電
流、 C:分布寄生キヤパシタンスCPの容量値、 dV/dt:分布寄生キヤパシタンスCPの充
放電速度、 の項dV/dtが著しく小さくなり、上記分布寄生
キヤパシタンスCPの充放電に起因する信号の遅
延が減少し、図形情報を表わす信号のなまりが防
止され、図形情報の端縁部が歪んで表示された図
形の輪郭がぼけるのが効果的に防止される。 図示の実施例のように、図形情報を表わ信号が
電圧源として動作する図形発生器12から供給さ
れるときは、上記図形発生器12から供給される
信号電圧をこれに等価な電流信号に変換するため
の抵抗13,14,15が必要であるが、図形発
生器12自体が電流源であるときは信号変換用抵
抗13,14,15は不要である。 実際にはトランジスタ25,26の互いに接続
されたエミツタのクランプ電圧は信号GRの論理
レベルの変化と共に約±0.1Vだけ僅かに変化す
るが、この僅かな変化は許容可能で、ベースバイ
アス電圧に応じてトランジスタ25,26に流れ
る零入力(漂遊)電流を増大することにより減ず
ることができる。しかし、このような漂遊電流の
増大は電流消費と電力消散の増大を招くため用途
によつては(例えば回路20を集積回路として構
成したとき)許容できないこともある。 回路20に付随する寄生キヤパシタンスは本来
約1PFのトランジスタのコレクタキヤパシタンス
の形であつて、次のように信号GR,GG,GBの変
換されたもの(すなわち出力信号,,,
W,W′)に所要の急速振幅遷移を与える回路2
0の有効性を損うものではない。 トランジスタ25,26は共通ベース型に配置
され、低インピーダンスの電圧源から一定のベー
スバイアスを受ける(例えばこのベースバイアス
電圧はエミツタホロワトランジスタを介して供給
される)。従つてコレクタ・ベース間キヤパシタ
ンスのミラー効果による増大は存在しない。また
トランジスタ25,26のコレクタ電圧は、抵抗
24,23の値が小さくコレクタ電流レベルの全
変化が約160μAのため、その導通状態の変化によ
つて極めて僅かしか変化しない。抵抗23,24
は限流保護抵抗として働らき、すべての場合に必
要なものではない。 ダイオード接続トランジスタ60のコレクタは
そのトランジスタの導通電流の変化で極めて僅か
しか変化しないそのベース電圧にクランプされて
いる。同様にダイオード64はトランジスタ61
のコクレタに対して低インピーダンスの電圧クラ
ンプ手段として働らき、このためトランジスタ6
1のコレクタ電圧はその導通電流の変化により殆
んど変化しない。この実施例ではこれらの点に電
圧変化が生じても出力トランジスタ40,68の
コクレタキヤパシタンスが回路20の効力を害す
ることはない。トランジスタ66のコレクタ出力
には電圧変化が生じない。 この場合のようにまた第2図に示すように同時
図形表示機能が映像処理回路の異なる点にタイミ
ングの同じ制御信号(すなわちWとW′)を1つ
以上印加することを要求するときは、回路20の
与える電圧中継より電流中継の方が利点が多い。
これは上記電流中継装置において複数の電流中継
器64,66および64,68により容易に達せ
られる。 また入力トランジスタ25,26は飽和状態で
動作するとその蓄積電荷のため迅速な遮断が阻げ
られて無用のスイツチング遅延を生ずるため、こ
の状態にならないように線形動作領域でスイツチ
ング電流を導通するようバイアスされている。さ
らにトランジスタ40,66,68はそれぞれこ
れが飽和するまでに導通するよう+1.1V電源に
よりバイアスされた常開コレクタダイオード3
0,67,69により飽和を阻止されている。 第2図において信号源70からのカラーテレビ
ジヨン信号は周波数選択回路網72で処理されて
分離されたテレビジヨン信号の輝度成分Yとクロ
ミナンス成分Cを生ずる。クロミナンス処理回路
74はこの分離されたクロミナンス成分に応じて
色差信号Y−R,Y−G,Y−Bを生成し、これ
をそれぞれ赤、緑、青の信号処理回路網80a,
80b,80cに供給する。分離された輝度信号
は輝度処理回路75およびエミツタホロワトラン
ジスタ76を介して各回路網80a,80b,8
0cに供給され、ここで各色差信号を組合されて
赤、緑、青の出力色表示信号を生ずる。これらの
色信号はそれぞれ赤、緑、青の映像出力駆動段8
1a,81b,81cを介してカラー映像管に印
加され、その表示面上に画像を再生する。 色信号処理回路網80a,80b,80cは構
造および動作が同じであるから、赤の色信号処理
回路網80aに関する以下の説明は回路網80
b,80cにも当てはまる。 回路網80aはそれぞれ輝度信号と赤の色差信
号Y−Rを受信する差動接続トランジスタ90,
92を含む入力マトリツクス増幅器を含み、トラ
ンジスタ92のコレクタ出力回路に赤の色信号が
発生されて、複数個の縦続エミツタホロワトラン
ジスタ100,101,102を含む結合回路網
により赤信号駆動段81aに供給される。回路網
の80aの出力信号はNPNホロワトランジスタ
102を介して駆動段81aに供給されるが、
PNPホロワトランジスタ101のエミツタに印
加される負向きのブランキング信号VBに応じて
正規の水平垂直画像消去期間中消去される。 回路網80aはまたダーリントン型に接続され
たエミツタホロワトランジスタ112,114
と、差動接続トランジスタ116,117および
これに付随してその動作電流を供給する電流源ト
ランジスタ118を含む切換式電流〓導回路網1
15を含んでいる。トランジスタ112,114
と回路網115とは、受像機が回路網20からの
タイミング信号,,,W,W′に応じて規
定期間中補助図形情報を表示するため補助の同時
表示モードで動作できるようにする。 回路網20からの信号Wはトランジスタ96と
差動型に接続されたトランジスタ95のベース入
力に印加される。信号Wのレベルに応じてトラン
ジスタ95のコレクタ出力に発生する制御信号は
赤信号処理回路網80aの第1の図形制御入力端
子を介してダーリントン接続のエミツタホロワト
ランジスタ112,114に印加される。トラン
ジスタ95からの制御信号はまた緑および青の信
号処理回路網80b,80cの対応する図形制御
入力にも印加される。回路網2からの信号W′は
輝度信号結合トランジスタ76に付随する電流源
トランジスタ78のエミツタに供給される。回路
網20からの信号は赤信号処理回路網80aの
第2の図形制御入力に相当する差動接続トランジ
スタ116のベース電極に印加され、信号,
はそれぞれ緑および青の信号処理回路網80b,
80cの対応する第2の図形制御入力に印加され
る。 次に第2図および第3図を参照しつつ、第2図
の回路の正規映像表示モードと図形表示モードの
動作を説明する。以下の説明のため、表示すべき
図形情報を図形期間中に生じて前後に輪郭に沿つ
て生じる細い黒枠を持つ赤色の図形文字と仮定す
る。従つて第3図は1本の水平画像走査線の一部
を示す。正規の映像情報は時点T1の前のT0の期
間と時点T4以後の期間に表示される。同時表示
期間は時点T1からT2までの前部黒枠期間と、時
点T2,T3間の図形表示期間と、時点T3からT4
での後部黒枠期間とから成つている。
【表】 表1は第3図の表示を行うための第2図の処理
回路網80aのトランジスタ112,114,1
00,101,116,117の導通(続)およ
び非導通(断)状態を示す。このように時間T0
中と時点T4以降の正規の映像信号期間中は、エ
ミツタホロワトランジスタ100,101が映像
信号をトランジスタ92からトランジスタ102
に送り、さらにトランジスタ102がこれを駆動
段81aに送る。このとき信号W′は電流源トラ
ンジスタ78を正常に導通に保つレベルを示す
が、信号Wはトランジスタ112,114が非導
通になるようにトランジスタ95をバイアスす
る。信号は差動接続の電流〓導トランジスタ1
16をバイアスして導通させ、これによつて電流
源トランジスタ118からの電流がトランジスタ
116を介して信号結合ホロワトランジスタ10
0に流れる。この時間中信号処理回路網80b,
80cは回路網80aと同じ動作状態を呈する。 時点T1で始まる同時表示期間の始めに、差動
スイツチングトランジスタ116が信号に応じ
て非導通になり、このためトランジスタ117が
導通して電流源トランジスタ118からの電流が
トランジスタ117を流れる。すなわちトランジ
スタ118からの電流がトランジスタ101のエ
ミツタ抵抗103とトランジスタ117を含む電
路を流れる。このスイツチングトランジスタ11
7の導通状態によつてエミツタホロワトランジス
タ100,101の非導通になり、電流源トラン
ジスタ118が黒表示を行う電流を供給する機構
を与える(すなわち回路網80aの出力が消去さ
れる)。トランジスタ112と114は信号Wに
応じて非導通を保つ。従つて回路網80aの出力
には正規の映像信号は現れず、映像管は黒表示を
行う。この場合時点T1,T2間の黒枠期間中黒表
示が行われ、この間信号処理回路網80b,80
cは回路網80aと同じ動作状態を呈する。 時点T2で始まる(赤)図形表示期間の始めに、
差動接続電流〓導トランジスタ116,117は
信号に応じて導通状態を変え、トランジスタ1
16が導通してトランジスタ117が非導通にな
る。従つて電流源トランジスタ118からの電流
はトランジスタ116に流れる。このとき図形駆
動トランジスタ112,114が信号Wに応じて
導通し、トランジスタ114のエミツタ電流が電
流源トランジスタ118からスイツチングトラン
ジスタ116を介して供給される。トランジスタ
100のエミツタは導通中のトランジスタ114
のエミツタから供給されたバイアスに応じて逆バ
イアスされ、エミツタホロワ結合トランジスタ1
01が非導通のスイツチングトランジスタ117
に応じて導通状態に戻る。従つてトランジスタ1
01,102が時点T2,T3間の期間中赤図形付
勢信号を赤駆動段81aに送り、導通中の図形駆
動トランジスタ112,114の出力に応じて赤
色の図形表示を行う。 この赤図形表示期間中緑と青の信号処理回路網
80b,80cの出力は信号,に応じて消去
される。信号,は回路網80aのスイツチン
グトランジスタ116,117に対応する回路網
80b,80cのスイツチングトランジスタがト
ランジスタ101に対応するホロワトランジスタ
を非導通に必要な導通状態を呈するようにする
(すなわち回路網80b,80c内のトランジス
タ116,117に対応するトランジスタがそれ
ぞれ非導通および導通状態になる)。 時点T3,T4間の後部黒枠期間中の回路網80
a,80b,80cの動作状態は前述の前部黒枠
期間T1〜T2中と同じである。同様に時点T4以後
の正規映像期間中のこれらの回路網の動作状態は
前述の時点T0を含む映像期間中と同じである。 赤以外の色も図形期間中に表示することができ
る。例えば信号処理回路網80a,80b,80
cがすべて時点T2,T3間の期間中表1の動作状
態を呈するときは白色を表示することができる。
この場合この各回路網の全出力が図形期間中付勢
されて消去されることがない。赤信号処理回路網
80aと緑信号処理回路網80bの双方が時点
T2,T3間の期間中表1の動作状態を呈し、青信
号処理回路網80cが時点T1からT2までの期間
中トランジスタ112,114に対応するそのト
ランジスタが「続」すなわち導通であることを除
いて表1の状態を呈するときは黄色を表示するこ
とができる。この場合赤と緑の回路網80a,8
0bの出力は付勢されて消去されないが、青の回
路網80cの出力は消去されて映像管に黄色の表
示が生ずる。 回路網80aトランジスタ112,114と回
路網80b,80cのこれに対応するトランジス
タは同時表示期間中黒以外の色を表示するときは
常に導通状態になる。時点T2,T3間の図形期間
中、電流源トランジスタ78は信号W′に応じて
その導電度を上昇し、そのコレクタから引出され
る輝度信号の直流レベルをホロワトランジスタ1
00が確実に非導通を保つ方向に移動する。 上述の方式は同時表示期間中に黒と白、原色の
赤、緑、青と補色の黄、シアン、マゼンタを含む
数種の色を赤、緑、青の信号処理回路網80a,
80b,80cの各出力を適当な組合せで供給す
ることにより生成することができる。特に信号処
理回路網80a,80b,80cに関する動作上
の利点に対する第2図の方式の動作の他の情報は
米国特許願第323197号明細書(特開昭58・100579
対応)に記載されている。 第4図および第5図は図形信号GR,GG,GB
対し第1図について説明した3状態論理信号を生
成するに適する回路を示す。 第4図ではダイオード120を介してトランジ
スタ122に供給される「黒」図形制御信号SB
と、ダイオード125とトランジスタ126を介
してトランジスタ128に印加される「白」図形
制御信号SWに応じて、トランジスタ122のエ
ミツタとトランジスタ128のコレクタの接続点
に3状態論理出力信号が生成される。この3状態
論理出力信号は信号SBとSWが論理レベル「1」
を呈するとき黒図形を表示する高い論理レベルを
呈し、信号SB,SWが論理レベル「0」を呈する
とき色図形を表示する低い論理レベルを呈する。
また信号SB,SWがそれぞれ論理レベル「0」と
「1」を呈するときは、この3状態論理出力信号
が正規の放送映像情報を表示するための中間レベ
ルを呈する。 第5図は第4図の回路に用いられる信号SB
SWを生成する論理回路を示す。第5図において
入力信号S1,S2が図示のようにアンドゲート13
0、オーアゲート131およびインバータ132
を含む回路に供給される。信号S1は正規の放送映
像情報を表示すべき映像期間中論理レベル「1」
を呈し、図形情報を表示すべき同時表示期間中論
理レベル「0」を呈する。この後者の期間中信号
S2は、黒図形を表示すべきとき論理レベル「1」
を呈し、黒以外の色の図形を表示すべきとき論理
レベル「0」を呈する。
【図面の簡単な説明】
第1図は図形表示信号源とこの信号源から引出
された図形タイミング信号をテレビ受像機の映像
信号処理回路網に供給する中継回路とを含む装置
の部分ブロツク回路図、第2図は受像機の映像信
号処理回路に関連して図形情報の同時表示を行う
第1図の回路を示すカラーテレビ受像機の一部を
示す部分ブロツク回路図、第3図は第2図の回路
により生成される表示図形の一部を示す図、第4
図および第5図は第1図の中継回路の入力に信号
を供給するに適する回路を示す図である。 11……スイツチング信号、12,13,1
4,15……電流源、16,17,18……導電
結合手段、25,27,29……第1のトランジ
スタ、26,28,30……第2のトランジス
タ、60,61,64,66,68……第1の出
力回路、40,41,42,43,44,45…
…第2の出力回路、W,W′……第1の2状態ス
イツチング信号、,,……第2の2状態ス
イツチング信号。

Claims (1)

  1. 【特許請求の範囲】 1 第1のレベルに対して互いに相補的向きの第
    2および第3の振幅レベルを有する3状態スイツ
    チング信号を表わす電流を供給する電流源と、 それぞれベース電極、コレクタ出力電極および
    信号入力エミツタ電極を有し、各エミツタ電極が
    共通に接続された互いに相補導電型の第1および
    第2のトランジスタと、 この第1および第2のトランジスタを零入力電
    流を流すようにバイアスする手段であつて、上記
    第1のトランジスタのベースに接続されていてそ
    こに上記第1のレベルと第3の振幅レベルの中間
    のレベルをもつ固定電圧を印加する第1の低イン
    ピーダンス電圧源と、上記第2のトランジスタの
    ベースに接続されていてそこに上記第1のレベル
    と第2の振幅レベルの中間のレベルをもつ固定電
    圧を印加する第2の低インピーダンス電圧源とよ
    り成る固定バイアス手段と、 上記電流源を上記第1および第2のトランジス
    タの上記エミツタに結合し、上記第1のトランジ
    スタに、上記スイツチング信号の上記第2の振幅
    レベルに応じたコレクタ出力電流を、また上記第
    1のレベルおよび第3の振幅レベルに応じて零入
    力電流を流通させるようにし、また上記第2のト
    ランジスタに、上記スイツチング信号の第3の振
    幅レベルに応じたコレクタ出力電流を、また上記
    第1のレベルおよび第2の振幅レベルに応じて零
    入力電流を流通させるようにする導電結合手段
    と、 上記第1のトランジスタのコレクタに結合され
    ていて上記3状態スイツチング信号の上記第2の
    振幅レベルの発生を示す第1の2状態出力スイツ
    チング信号を生成する第1の出力回路と、 上記第2のトランジスタのコレクタに結合され
    ていて上記3状態スイツチング信号の上記第3の
    振幅レベルの発生を示す第2の2状態出力スイツ
    チング信号を生成する第2の出力回路と、 を含んで成る多レベル入力スイツチング信号に応
    動する信号中継装置。
JP57204442A 1981-11-20 1982-11-19 信号中継装置 Granted JPS58101575A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/323,351 US4432016A (en) 1981-11-20 1981-11-20 Translating circuit for television receiver on-screen graphics display signals
US323351 1981-11-20

Publications (2)

Publication Number Publication Date
JPS58101575A JPS58101575A (ja) 1983-06-16
JPH0454430B2 true JPH0454430B2 (ja) 1992-08-31

Family

ID=23258843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57204442A Granted JPS58101575A (ja) 1981-11-20 1982-11-19 信号中継装置

Country Status (7)

Country Link
US (1) US4432016A (ja)
JP (1) JPS58101575A (ja)
CA (1) CA1188405A (ja)
DE (1) DE3242838C2 (ja)
FR (1) FR2517144B1 (ja)
GB (1) GB2110030B (ja)
IT (1) IT1153072B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1218854B (it) * 1984-11-07 1990-04-24 Ates Componenti Elettron Circuito di comando, integrato monoliticamente, per la commutazione di transistori
US4827344A (en) * 1985-02-28 1989-05-02 Intel Corporation Apparatus for inserting part of one video image into another video image
US4760391A (en) * 1985-05-10 1988-07-26 Rca Licensing Corporation Tri-state on-screen display system
US4827253A (en) * 1987-05-18 1989-05-02 Dubner Computer Systems, Inc. Video compositing using a software linear keyer
US4943740A (en) * 1988-04-12 1990-07-24 Zdzislaw Gulczynski Ultra fast logic
JP3289892B2 (ja) * 1990-11-13 2002-06-10 パイオニア株式会社 信号切換出力装置
DE102005055832A1 (de) * 2005-11-23 2007-05-24 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Schaltungsanordnung und Verfahren zum Ansteuern eines elektronischen Bauelements mit einem Ausgangssignal eines Mikroprozessors
JP7007809B2 (ja) * 2017-03-24 2022-02-10 シナプティクス・ジャパン合同会社 デジタル信号伝送装置、クロック信号伝送装置、及び、受信回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2864961A (en) * 1954-09-03 1958-12-16 Rca Corp Transistor electronic switch
US3156830A (en) * 1961-12-22 1964-11-10 Ibm Three-level asynchronous switching circuit
US3449596A (en) * 1965-08-09 1969-06-10 Us Navy Video gating circuit
US3790823A (en) * 1972-03-03 1974-02-05 Bell Telephone Labor Inc High-speed transistor digital gating
US3852678A (en) * 1973-05-07 1974-12-03 G Frye Push-pull amplifier with current mirrors for determining the quiescent operating point
US3984828A (en) * 1975-05-23 1976-10-05 Rca Corporation Character generator for television channel number display with edging provisions
DE2755297A1 (de) * 1977-12-12 1979-06-13 Wolf Dieter Dipl Ing Schleifer Verknuepfungsschaltung
WO1979000745A1 (en) * 1978-03-13 1979-10-04 Rca Corp Tv graphics and mixing control
NL8002410A (nl) * 1979-10-15 1981-04-21 Philips Nv Beeldweergeefinrichting ingericht voor het als een geinterlinieerd televisie-beeld weergeven van een gemengd beeldsignaal.

Also Published As

Publication number Publication date
IT8224317A1 (it) 1984-05-18
IT1153072B (it) 1987-01-14
US4432016A (en) 1984-02-14
FR2517144B1 (fr) 1988-02-12
DE3242838C2 (de) 1985-09-12
FR2517144A1 (fr) 1983-05-27
IT8224317A0 (it) 1982-11-18
GB2110030A (en) 1983-06-08
DE3242838A1 (de) 1983-06-01
GB2110030B (en) 1985-03-13
JPS58101575A (ja) 1983-06-16
CA1188405A (en) 1985-06-04

Similar Documents

Publication Publication Date Title
JPH037184B2 (ja)
US4218698A (en) TV Graphics and mixing control
FI107492B (fi) Suihkun pyyhkäisynopeuden modulointilaitteisto, joka on varustettu estopiirillä
US4451840A (en) Picture control for television receiver on-screen display
US4581631A (en) Circuit arrangement for enhancing the sharpness of video signal edges
JPH0454430B2 (ja)
US4354202A (en) Television receiver on-screen alphanumeric display
US4110787A (en) Combined blanking level and kinescope bias clamp for a television signal processing system
US4435729A (en) Television receiver with selectively disabled on-screen character display system
US4760391A (en) Tri-state on-screen display system
US5686974A (en) Method of and apparatus for providing a high speed video switch
US4612577A (en) Video signal processor with selective clamp
US5864371A (en) Luminance signal generation circuit with single clamp in closed loop configuration and horizontal synchronization pulse generation
JPS5952589B2 (ja) タイミング信号発生装置
JPS60145788A (ja) 3レベル・サンドキャッスルパルス発生装置
KR830000790B1 (ko) 컬러텔레비젼 수상기
JP2822568B2 (ja) オンスクリーン回路
KR920002763B1 (ko) 비데오 신호 처리 장치
JPS6339197B2 (ja)
EP0107205A2 (en) Gate pulse generating circuit and color television receiver
JPS6316949B2 (ja)