JPH0454580A - automatic gain control circuit - Google Patents

automatic gain control circuit

Info

Publication number
JPH0454580A
JPH0454580A JP2163579A JP16357990A JPH0454580A JP H0454580 A JPH0454580 A JP H0454580A JP 2163579 A JP2163579 A JP 2163579A JP 16357990 A JP16357990 A JP 16357990A JP H0454580 A JPH0454580 A JP H0454580A
Authority
JP
Japan
Prior art keywords
circuit
peak hold
variable gain
gain amplifier
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2163579A
Other languages
Japanese (ja)
Inventor
Shinya Takenaka
竹中 信也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2163579A priority Critical patent/JPH0454580A/en
Priority to CA002044951A priority patent/CA2044951C/en
Priority to US07/719,173 priority patent/US5248871A/en
Priority to DE69120147T priority patent/DE69120147T2/en
Priority to EP91110288A priority patent/EP0463586B1/en
Publication of JPH0454580A publication Critical patent/JPH0454580A/en
Pending legal-status Critical Current

Links

Landscapes

  • Character Input (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、バーコードや文字などの記号を光学的に読み
取る光学的記号読取装置において用いられる自動利得制
御回路に関する。
DETAILED DESCRIPTION OF THE INVENTION <Field of Industrial Application> The present invention relates to an automatic gain control circuit used in an optical symbol reading device that optically reads symbols such as bar codes and characters.

〈従来の技術〉 従来から、バーコード読取装置や光学式文字読取装置(
OCR)などの光学的記号読取装置は、たとえばコンピ
ュータに対する情報入力装置として広く利用されている
。このような光学的記号読取装置には、たとえばレーザ
光でバーコードや文字などの記号を形成した記号面を走
査し、この走査時における記号面からの反射光を検出す
るようにしたレーザ方式のものや、記号面を照明してそ
の反射光をイメージセンサで受光し、受光面上に結像さ
れた記号の光学像を電気的に走査するようにしたスキャ
ナ方式のものなどがある。
<Conventional technology> Conventionally, barcode reading devices and optical character reading devices (
Optical symbol reading devices such as OCR (OCR) are widely used as information input devices for computers, for example. Such optical symbol reading devices include, for example, a laser system that scans a symbol surface on which symbols such as barcodes and characters are formed with laser light, and detects the light reflected from the symbol surface during this scanning. There are also scanner-type devices that illuminate the symbol surface, receive the reflected light with an image sensor, and electrically scan the optical image of the symbol formed on the light-receiving surface.

上記のような光学式記号読取装置において、記号面と装
置との間の距離(読取距離)を成る程度の範囲で変動さ
せた場合でも記号の正確な読取が可能であるためには、
読取距離の変動に伴う記号面からの反射光量の変動を回
路的に吸収する必要がある。このため、従来から可変利
得増幅回路を含む自動利得制御回路(AGC回路)を用
いて、フォトダイオードやイメージセンサなどの検出素
子の出力を光量の変動によらずにほぼ一定の振幅の信号
に変換する技術が一般に適用されている。
In order for the above-mentioned optical symbol reading device to be able to accurately read symbols even when the distance (reading distance) between the symbol surface and the device is varied within a certain range,
It is necessary to absorb fluctuations in the amount of reflected light from the symbol surface due to fluctuations in reading distance using a circuit. For this reason, automatic gain control circuits (AGC circuits) that include variable gain amplification circuits have traditionally been used to convert the output of detection elements such as photodiodes and image sensors into signals with approximately constant amplitude regardless of fluctuations in the amount of light. This technology is commonly applied.

−船釣なAGC回路の構成は第3図に示されている。記
号面からの反射光の光量に対応した検出素子からの電気
信号は、可変利得増幅回路1に入力され、この可変利得
増幅回路lの出力が当該信号をたとえば適当なスライス
レベルでレベル弁別してNJまたは「0」に二値化する
二値化回路(図示せず)に与えられる。可変利得増幅回
路1の出力信号はまた、ピークホールド回路2に与えら
れ、このピークホールド回路2の出力が可変利得増幅回
路1にその利得を制御するための制御信号として帰還さ
れる。
- The configuration of the AGC circuit for boat fishing is shown in FIG. The electrical signal from the detection element corresponding to the amount of reflected light from the symbol surface is input to the variable gain amplifier circuit 1, and the output of the variable gain amplifier circuit 1 is used to level-discriminate the signal at an appropriate slice level and output the signal to NJ. Alternatively, it is applied to a binarization circuit (not shown) which binarizes it to "0". The output signal of the variable gain amplifier circuit 1 is also given to a peak hold circuit 2, and the output of this peak hold circuit 2 is fed back to the variable gain amplifier circuit 1 as a control signal for controlling its gain.

ピークホールド回路2は入力信号レベルが増大するとこ
れに追随してその出力信号を速やかに増大させ、入力信
号レベルの減少に対しては比較的大きな時定数を有して
出力信号を減少させるものである。これにより、入力信
号の激しい変動によらずに回路動作が安定化される。
The peak hold circuit 2 rapidly increases its output signal when the input signal level increases, and decreases the output signal with a relatively large time constant when the input signal level decreases. be. This stabilizes the circuit operation without being affected by severe fluctuations in the input signal.

可変利得増幅回路lは、たとえば第4図に示す構成によ
って実現される。すなわち、この可変利得増幅回路lは
、検出素子からの出力信号が抵抗3を介してその反転入
力端子に与えられる演算増幅器4を備え、この演算増幅
器4の出力信号を電界効果形トランジスタ5を介して帰
還させるようにしたものである。そして、トランジスタ
5のゲートにピークホールド回路2からの制御信号か入
力される。この構成により、トランジスタのゲート−ソ
ース間に逆バイアス電圧か与えられるようにしてゲート
電位を変化させることによりトランジスタ5のソース−
ドレイン間の電気抵抗を変化させ、このトランジスタ5
をピークホールド回路2の出力信号により制御される可
変抵抗として動作させることによって、当該増幅回路l
の利得が制御される。
The variable gain amplifier circuit 1 is realized by the configuration shown in FIG. 4, for example. That is, this variable gain amplification circuit l includes an operational amplifier 4 to which an output signal from a detection element is applied to its inverting input terminal via a resistor 3. It was designed so that they could return home. A control signal from the peak hold circuit 2 is input to the gate of the transistor 5. With this configuration, by applying a reverse bias voltage between the gate and the source of the transistor and changing the gate potential, the source and source of the transistor 5 can be changed.
By changing the electrical resistance between the drains, this transistor 5
By operating as a variable resistor controlled by the output signal of the peak hold circuit 2, the amplifier circuit l
gain is controlled.

上記のようなAGC回路によって、反射光の光量が大き
くしたがって検出素子の出力信号が大きくなったときに
は可変利得増幅回路1の利得が減少され、また反射光の
光量が小さく検出素子の出力信号が小さくなったときに
は可変利得増幅回路lの利得が大きくされる。したがっ
て、可変利得増幅回路lの出力は、記号面からの反射光
の光量の大小によらずにほぼ一定となる。これにより、
読取距離の変動に伴う検出素子における受光光量の変動
を吸収して、成る範囲の読取距離で記号の読取を正確に
行わせることができる。
With the AGC circuit as described above, when the amount of reflected light is large and therefore the output signal of the detection element becomes large, the gain of the variable gain amplifier circuit 1 is reduced, and when the amount of reflected light is small and the output signal of the detection element becomes small. When this happens, the gain of the variable gain amplifier circuit l is increased. Therefore, the output of the variable gain amplifier circuit 1 remains approximately constant regardless of the amount of light reflected from the symbol surface. This results in
It is possible to absorb fluctuations in the amount of light received by the detection element due to fluctuations in reading distance, and to read symbols accurately over a range of reading distances.

〈発明が解決しようとする課題〉 第5図は第3図の各部の信号の変化を示す波形図であり
、第5図(a)は可変利得増幅回路1への入力信号の変
化を示し、第5図(b)はピークホールド回路2の出力
信号の変化を示し、第5図(C)は可変利得増幅回路1
の出力信号を示している。
<Problems to be Solved by the Invention> FIG. 5 is a waveform diagram showing changes in signals at each part in FIG. 3, and FIG. 5(a) shows changes in the input signal to the variable gain amplifier circuit 1, FIG. 5(b) shows the change in the output signal of the peak hold circuit 2, and FIG. 5(C) shows the change in the output signal of the peak hold circuit 2.
shows the output signal of

期間TIにおいては、入力信号の変動に追随してピーク
ホールド回路2の出力信号が変動し、したがって可変利
得制御回路1の利得が入力信号レベルに対応して変動す
るので、第5図(C)に示されるようにこの可変利得増
幅回路1の出力信号はほぼ一定の振幅で記号に対応した
振動を示す。
During period TI, the output signal of the peak hold circuit 2 fluctuates following the fluctuation of the input signal, and therefore the gain of the variable gain control circuit 1 fluctuates corresponding to the input signal level. As shown in FIG. 1, the output signal of the variable gain amplifier circuit 1 exhibits oscillations with approximately constant amplitude and corresponding to the symbol.

ところで、記号面に対して入射するレーザ光などの光の
入射方向と、この記号面で反射されて検出素子で検出さ
れる反射光の反射方向とがほぼ正反対の方向となるとき
には、強度の高い正反射光が検出素子に入射することに
なる。すなわち、レーザ光の入射方向と検出素子で検出
される反射光の反射方向とがずれているときには、検出
素子では記号面からの散乱光が検出されるのに対して、
上記の場合には正反射光が受光素子で受光される。
By the way, when the direction of incidence of light such as a laser beam that is incident on the symbol surface and the direction of reflection of the reflected light that is reflected by the symbol surface and detected by the detection element are almost opposite directions, high-intensity The specularly reflected light will be incident on the detection element. In other words, when the direction of incidence of the laser beam and the direction of reflection of the reflected light detected by the detection element are different, the detection element detects the scattered light from the symbol surface;
In the above case, the specularly reflected light is received by the light receiving element.

この正反射光は散乱反射光に比較して数10倍〜数10
0倍の強度を有しており、このため、可変利得増幅回路
lへの検出素子からの入力信号は参照符号flで示すよ
うな大きなピークを示す。ビ−クホールド回路2はこれ
に追随するので参照符号12で示すようにその出力が大
きく立ち上がり、このため可変利得増幅回路lの利得は
極端に小さくなる。
This specularly reflected light is several tens to several tens of times larger than the scattered reflected light.
Therefore, the input signal from the detection element to the variable gain amplifier circuit l exhibits a large peak as indicated by reference numeral fl. Since the peak hold circuit 2 follows this, its output rises significantly as shown by reference numeral 12, and therefore the gain of the variable gain amplifier circuit 1 becomes extremely small.

ところが、このピークホールド回路1は前述のように比
較的大きな時定数を有しているので、検出素子の出力信
号が低くなった後にも、参照符号13で示すように、そ
の出力信号が大きな値のままで維持され、可変利得増幅
回路1の利得が極端に小さな状態が継続する。このため
、第5図(C)において参照符号I!4で示すように、
可変利得増幅回路1の出力信号の振幅が小さくなってし
まい、記号読取を行うことができなくなる。
However, since this peak hold circuit 1 has a relatively large time constant as described above, even after the output signal of the detection element becomes low, the output signal remains at a large value as indicated by reference numeral 13. The gain of the variable gain amplifier circuit 1 remains as it is, and the gain of the variable gain amplifier circuit 1 continues to be extremely small. Therefore, in FIG. 5(C), reference symbol I! As shown in 4,
The amplitude of the output signal of the variable gain amplifier circuit 1 becomes small, making it impossible to read symbols.

このように、上記のAGC回路では、記号面からの正反
射光を受光すると、その後しばらくは、記号読取を行う
ことができなくなる。
In this way, in the above-mentioned AGC circuit, once the specularly reflected light from the symbol surface is received, symbol reading cannot be performed for a while thereafter.

この不具合を解決するために、たとえば検出素子の出力
をリミッタ回路を介して可変利得増幅回路lに入力させ
ることが考えられ′るが、検出素子の出力は受光光量の
変化に対応して大きく変動するので、入力信号を一定の
値でカットすることとすると、却って読取エラーを増大
させる結果を招来するおそれがある。
In order to solve this problem, it is conceivable to input the output of the detection element to a variable gain amplifier circuit l via a limiter circuit, for example, but the output of the detection element fluctuates greatly in response to changes in the amount of light received. Therefore, if the input signal is cut at a certain value, there is a risk that the reading error will increase.

そこで、本発明は、上述の技術的課題を解決し、光学的
記号読取装置において、検出素子に記号面からの正反射
光が入射した場合でも、その後の記号読取動作を良好に
行わせることができるようにした自動利得制御回路を提
供することを目的とする。
SUMMARY OF THE INVENTION The present invention solves the above-mentioned technical problems, and enables the subsequent symbol reading operation to be performed satisfactorily even when specularly reflected light from the symbol surface is incident on the detection element in an optical symbol reading device. The purpose of the present invention is to provide an automatic gain control circuit that enables automatic gain control.

く課題を解決するための手段〉 上記の目的を達成するための本発明の自動利得制御回路
は、記号を形成した記号面を照明してその反射光を検出
素子で検出することにより前記記号を読み取る光学的記
号読取装置に用いられ、前記検出素子の出力信号が入力
され、外部からの制御信号に応答して利得を変動させる
可変利得増幅回路と、 この可変利得増幅回路の出力信号のピークレベルを検出
して保持するピークホールド回路とを育し、 この保持したピークホールドレベルに対応した制御信号
を前記可変利得増幅回路に帰還することによって前記可
変利得増幅回路の出力信号の振幅をほぼ一定に保つ自動
利得制御回路において、前記ピークホールド回路におけ
るピークホールドレベルが予め定めた基準値を超えたと
きに、前記ピークホールド回路におけるピークホールド
レベルをリセットさせるリセット回路を備えたものであ
る。
Means for Solving the Problems> To achieve the above object, the automatic gain control circuit of the present invention illuminates a symbol surface on which a symbol is formed and detects the reflected light with a detection element, thereby detecting the symbol. a variable gain amplifier circuit used in an optical symbol reading device, into which the output signal of the detection element is input, and which varies the gain in response to an external control signal; and a peak level of the output signal of the variable gain amplifier circuit. A peak hold circuit detects and holds the peak hold level, and a control signal corresponding to the held peak hold level is fed back to the variable gain amplifier circuit to keep the amplitude of the output signal of the variable gain amplifier circuit almost constant. The automatic gain control circuit is provided with a reset circuit that resets the peak hold level in the peak hold circuit when the peak hold level in the peak hold circuit exceeds a predetermined reference value.

く作用〉 上記の構成によれば、ピークホールド回路におけるピー
クホールドレベルが基準値を超えたときには、上記ピー
クホールドレベルがリセットされるので、記号面からの
正反射光のために検出素子の出力信号が一時的に増大し
たときでも、可変利得増幅回路の利得が極端に小さくな
った状態が継続することがない。これにより、記号面か
らの正反射光を検出素子で受光してしまったときでも、
すみやかに正常な読取状態に復帰させることができる。
According to the above configuration, when the peak hold level in the peak hold circuit exceeds the reference value, the peak hold level is reset, so the output signal of the detection element is reduced due to the specularly reflected light from the symbol surface. Even when the gain of the variable gain amplifier circuit temporarily increases, the state in which the gain of the variable gain amplifier circuit becomes extremely small does not continue. As a result, even when the detection element receives specularly reflected light from the symbol surface,
It is possible to quickly return to a normal reading state.

〈実施例〉 以下実施例を示す添付図面によって詳細に説明する。<Example> Embodiments will be described in detail below with reference to the accompanying drawings showing embodiments.

第1図は本発明の一実施例の自動利得制御回路(以下r
AGC回路」という)の基本構成を示す電気回路図であ
る。このAGC回路は、レーザ方式やスキャナ方式のバ
ーコード読取装置および光学式文字読取装置(OCR)
などのように、バーコードや文字などの記号を形成した
記号面を照明し、その反射光の検出により記号の読取を
行う光学的記号読取装置において用いられるものである
FIG. 1 shows an automatic gain control circuit (hereinafter r) of an embodiment of the present invention.
1 is an electric circuit diagram showing the basic configuration of an AGC circuit. This AGC circuit is compatible with laser-based or scanner-based barcode readers and optical character readers (OCR).
It is used in an optical symbol reading device that illuminates a symbol surface on which symbols such as barcodes and characters are formed, and reads the symbols by detecting the reflected light.

前記反射光を検出するフォトダイオードやイメージセン
サなどを含む検出素子(図示せず)の出力信号は入力端
子INから可変利得増幅回路10に入力される。そして
この可変利得増幅回路10の出力信号は出力端子OUT
から、図外の二値化回路などに与えられて、当該信号が
rlJまたは「0」の二値信号に変換される。
An output signal from a detection element (not shown) including a photodiode, an image sensor, etc. that detects the reflected light is input to the variable gain amplifier circuit 10 from an input terminal IN. The output signal of this variable gain amplifier circuit 10 is output from the output terminal OUT.
The signal is then applied to a binarization circuit (not shown), etc., and the signal is converted into a binary signal of rlJ or "0".

可変利得増幅回路10の出力信号はまた、ビー、クホー
ルド回路20に与えられ、このピークホ−ルド回路20
の出力信号は、可変利得増幅回路■0の利得を制御する
制御信号としてこの可変利得増幅回路10に入力される
。ピークホールド回路20には、そのピークホールドレ
ベルをリセットするためのリセット回路30が接部され
ている。
The output signal of the variable gain amplifier circuit 10 is also given to a peak hold circuit 20.
The output signal is input to the variable gain amplifier circuit 10 as a control signal for controlling the gain of the variable gain amplifier circuit 10. A reset circuit 30 for resetting the peak hold level is connected to the peak hold circuit 20.

可変利得増幅回路IOは、演算項、幅器11を存してお
り、この演算増幅器11の反転入力端子に上記検出素子
からの信号が抵抗12を介して入力され、またその非反
転入力端子には基準電圧V1が与えられている。また、
その出力はたとえばNチャンネルの電界効果形トランジ
スタ13を介して反転入力端子に帰還されている。ピー
クホールド回路20からの制御信号は、トランジスタ1
3のゲートに入力されており、ゲート電位の変動により
そのソース−ドレイン間の電気抵抗が変化し、これによ
り当該可変利得増幅回路10の利得か変化する。このよ
うに、この可変利得増幅回路】Oは電界効果形トランジ
スタ13を可変抵抗として用いて、その利得を変動させ
るものである。
The variable gain amplifier circuit IO has an operational term and a width amplifier 11. The signal from the detection element is inputted to the inverting input terminal of the operational amplifier 11 via the resistor 12, and the signal is input to the non-inverting input terminal of the variable gain amplifier circuit IO. is given a reference voltage V1. Also,
The output thereof is fed back to the inverting input terminal via an N-channel field effect transistor 13, for example. The control signal from the peak hold circuit 20 is transmitted to the transistor 1
The voltage is input to the gate of the variable gain amplifier circuit 10, and the electric resistance between the source and drain changes as the gate potential changes, thereby changing the gain of the variable gain amplifier circuit 10. In this way, the variable gain amplifier circuit O uses the field effect transistor 13 as a variable resistor to vary its gain.

トランジスタ13のソース−ドレイン間の抵抗をゲート
電圧の制御により変化させるためには、ゲート−ソース
間には逆バイアス電圧が与えられる必要がある。すなわ
ちトランジスタ13はNチャンネルのものであるので、
ゲート電圧■6とソース電圧V、  (=V l )と
が VG <va            ・・・ (1)
となるようにピークホールド回路20の出力信号を設定
しておけば、トランジスタ13を可変抵抗として動作さ
せることができる。
In order to change the resistance between the source and drain of the transistor 13 by controlling the gate voltage, it is necessary to apply a reverse bias voltage between the gate and the source. In other words, since the transistor 13 is an N-channel one,
Gate voltage ■6 and source voltage V, (=V l ) are VG < va... (1)
If the output signal of the peak hold circuit 20 is set so that the transistor 13 can be operated as a variable resistor.

ピークホールド回路20は、可変利得増幅回路10から
の電流によってダイオード21を介して速やかに充電さ
れるコンデンサ22と、このコンデンサ22に蓄積され
た電荷を比較的大きな時定数(たとえばレーザ光などの
1走査時間程度)で放電させる抵抗23とを含む時定数
回路を含んで構成されている。コンデンサ22の両端電
圧は演算増幅器24によって正相増幅されて上記のトラ
ンジスタ13のゲートに与えられる。演算増幅器24の
反転入力端子には抵抗26を介して基準電圧V2か与え
られており、これにより、通常の状態では、制御信号と
なる演算増幅器24の出力信号がトランジスタ13のソ
ース電圧V、(=V1)よりも低くなるようにして、上
記第(11式の条件を満足させている。
The peak hold circuit 20 includes a capacitor 22 that is quickly charged by a current from the variable gain amplifier circuit 10 via a diode 21, and a capacitor 22 that is quickly charged with a current from the variable gain amplifier circuit 10, and a capacitor 22 that uses a relatively large time constant (for example, a laser It is configured to include a time constant circuit including a resistor 23 that discharges the discharge at a rate approximately equal to the scanning time. The voltage across the capacitor 22 is amplified in positive phase by the operational amplifier 24 and applied to the gate of the transistor 13 described above. The reference voltage V2 is applied to the inverting input terminal of the operational amplifier 24 via the resistor 26, so that in a normal state, the output signal of the operational amplifier 24, which is a control signal, is the source voltage V of the transistor 13, ( = V1) to satisfy the condition of the above-mentioned formula (11).

ダイオード21と演算増幅器24とを接続し、また上記
コンデンサ22などが接続されているライン25には、
リセット回路30のNPN)ランジスタ31のコレクタ
が接続されている。このNPN)ランジスタ31は、可
変利得増幅回路10のトランジスタ13のゲート電圧V
6と、演算増幅器11の非反転入力端子に与えられてい
る基準電圧v1とを比較する比較器32の出力により導
通/遮断制御される。演算増幅器1102つの入力端子
間の電圧は等しいので、基準電圧Vlはトランジスタ1
3のソース電圧V、に等しく、シたがって比較器32は
ゲート電圧V。とソース電圧V、とを比較することにな
る。
A line 25 connects the diode 21 and the operational amplifier 24, and also connects the capacitor 22, etc.
The collector of the NPN transistor 31 of the reset circuit 30 is connected. This NPN) transistor 31 is connected to the gate voltage V of the transistor 13 of the variable gain amplifier circuit 10.
6 and the reference voltage v1 applied to the non-inverting input terminal of the operational amplifier 11. The conduction/cutoff control is performed by the output of the comparator 32 which compares the reference voltage v1 applied to the non-inverting input terminal of the operational amplifier 11. Since the voltages between the two input terminals of operational amplifier 110 are equal, the reference voltage Vl is
3, and therefore the comparator 32 is equal to the gate voltage V. and the source voltage V.

この比較器32は、ゲート電圧V。が基準電圧Vlより
も高いとき(このときにはトランジスタ13のゲート−
ソース間は順方向にバイアスされることになる。)にN
PN)ランジスタ31のベースに抵抗33を介して電流
を与え、これによりNPN)ランジスタ31が導通する
。これによって、ライン25が接地されるので、コンデ
ンサ22に蓄積された電荷が速やかに放電され、ピーク
ホールド回路20におけるピークホールドレベルがリセ
ットされる。このようにして、制御信号が基準電圧Vl
よりも高くなったとき、すなわちピークホールド回路2
0のピークホールドレベルが基準電圧v1に対応した所
定の基準値を超えたときに、リセット回路30は上記ピ
ークホールドレベルをリセットさせる。
This comparator 32 has a gate voltage V. is higher than the reference voltage Vl (at this time, the gate of the transistor 13 -
The sources will be forward biased. ) to N
A current is applied to the base of the PN) transistor 31 through the resistor 33, thereby making the NPN) transistor 31 conductive. As a result, the line 25 is grounded, so that the charge accumulated in the capacitor 22 is quickly discharged, and the peak hold level in the peak hold circuit 20 is reset. In this way, the control signal is set to the reference voltage Vl
In other words, when the peak hold circuit 2
When the peak hold level of 0 exceeds a predetermined reference value corresponding to the reference voltage v1, the reset circuit 30 resets the peak hold level.

第2図は第1図の各部に導出される信号を示す波形図で
あり、第2図(alは入力端子INから入力される検出
素子の出力信号を示し、第2図(blはピークホールド
回路20から可変利得増幅回路IOのトランジスタ13
に与えられる制御信号を示し、第2図(C)は可変利得
増幅回路10から出力端子OUTに導出される出力信号
を示している。
FIG. 2 is a waveform diagram showing the signals derived from each part of FIG. 1. From the circuit 20 to the transistor 13 of the variable gain amplifier circuit IO
FIG. 2(C) shows an output signal derived from the variable gain amplifier circuit 10 to the output terminal OUT.

期間Tllにおいては、入力信号の変動に追随してピー
クホールド回路20の出力信号が変動する結果、可変利
得増幅回路10の利得は、制御信号が高いときには低く
、また低いときには高くなる。これにより、出力端子O
UTに導出される出力信号はほぼ一定の振幅を有して振
動する信号となる。したがって、出力端子OUTに接続
された二値化回路では、たとえば一定のスライスレベル
で当該信号をレベル弁別することによって、この信号の
二値化を良好に行うことができる。
During the period Tll, the output signal of the peak hold circuit 20 fluctuates following the fluctuation of the input signal, so that the gain of the variable gain amplifier circuit 10 becomes low when the control signal is high, and high when the control signal is low. This allows the output terminal O
The output signal delivered to the UT is a signal that oscillates with a substantially constant amplitude. Therefore, the binarization circuit connected to the output terminal OUT can binarize the signal in a good manner by, for example, level-discriminating the signal at a constant slice level.

一方、時刻tllからの期間に、たとえばレーザ光の記
号面への入射方向と、検出素子で受光される反射光の反
射方向とがほぼ正反対の方向となると、記号面からの正
反射光が検出素子で受光されることにより、入力信号は
第2図(alにおいて参照符号Allで示すようなピー
クを示す。これによりピークホールド回路20ではコン
デンサ22が直ちに充電され、トランジスタ13に与え
られる制御信号は第2図(b)において参照符号f12
で示すように速やかに立ち上がる。
On the other hand, during the period from time tll, for example, if the direction of incidence of the laser beam on the symbol surface and the direction of reflection of the reflected light received by the detection element are almost exactly opposite, the specularly reflected light from the symbol surface will be detected. When the light is received by the element, the input signal shows a peak as shown by the reference symbol All in FIG. In FIG. 2(b), reference numeral f12
Stand up quickly as shown.

ところか、ピークホールド回路20からの制御信号が立
ち上がって、基準電圧Vlに至ると、比較器32の出力
がローレベルからハイレベルに反転し、このためトラン
ジスタ31が導通してコンデンサ22が放電される。こ
のようにして、制御信号が基準電圧v1を上回ろうとす
る期間Δにはトランジスタ31は導通されてピークホー
ルド回路20におけるピークホールドレベルがリセット
される。検出素子の出力信号が立ち下がると制御信号も
参照符号l113で示すように立ち下がり、これにより
トランジスタ31は遮断され、ピークホールド回路20
はリセット状態から復帰する。
However, when the control signal from the peak hold circuit 20 rises and reaches the reference voltage Vl, the output of the comparator 32 is inverted from low level to high level, so that the transistor 31 becomes conductive and the capacitor 22 is discharged. Ru. In this way, during the period Δ in which the control signal is about to exceed the reference voltage v1, the transistor 31 is turned on and the peak hold level in the peak hold circuit 20 is reset. When the output signal of the detection element falls, the control signal also falls as indicated by reference numeral l113, thereby blocking the transistor 31 and causing the peak hold circuit 20 to fall.
returns from the reset state.

このようにして期間Δが経過した後の期間には、ピーク
ホールド回路20からの制御信号は再び検出素子の出力
信号の変化に追随して変化するものとなり、この結果可
変利得増幅回路10の出力はその振幅か一定に保たれる
。このように、検出素子で正反射光が受光されたときに
は、ピークホールド回路20のピークホールドレベルが
リセットされるので、引き続き記号の読取を良好に行う
ことができる。
In this manner, during the period after the period Δ has elapsed, the control signal from the peak hold circuit 20 changes again following the change in the output signal of the detection element, and as a result, the output of the variable gain amplifier circuit 10 is kept constant in its amplitude. In this manner, when the specularly reflected light is received by the detection element, the peak hold level of the peak hold circuit 20 is reset, so that symbols can be read successfully continuously.

なお、本実施例においてトランジスタ13のゲート電圧
v0がそのソース電圧Vs  (=V l)よりも高く
なったときに、ピークホールドレベルをリセットするこ
ととしているのは、この場合にはトランジスタ13のグ
ー1−ソース間が順方向にバイアスされるので、もはや
このトランジスタ13は可変抵抗として動作することが
できず、したがってこの場合には異常動作が生じた場合
であると考えられるからである。
Note that in this embodiment, the peak hold level is reset when the gate voltage v0 of the transistor 13 becomes higher than its source voltage Vs (=V l), because in this case, the peak hold level is reset. This is because the transistor 13 can no longer operate as a variable resistor because the voltage between the transistor 1 and the source is biased in the forward direction, and therefore, in this case, it is considered that an abnormal operation has occurred.

なお、本発明は上述の実施例に限定されるものではない
。たとえば前述の実施例では、可変利得増幅回路10で
用いられる電界効果形トランジスタとしてNチャンネル
のものを用いた場合を例にとったが、Pチャンネルのも
のを用いた構成も容易に実現される。ただし、この場合
には、ピークホールド回路からの制御信号の極性を第1
図図示の場合とは反転させる必要がある。
Note that the present invention is not limited to the above-described embodiments. For example, in the above embodiment, an N-channel field effect transistor is used as the field effect transistor used in the variable gain amplifier circuit 10, but a configuration using a P-channel field effect transistor can also be easily realized. However, in this case, the polarity of the control signal from the peak hold circuit should be
It is necessary to reverse the case shown in the figure.

また、第1図に示された構成では、リセット回路30は
比較器32およびトランジスタ31を含んで構成されて
いるが、オーブンコレクタ出力の比較器を適用すれば、
出力トランジスタは必要ではない。ただし、このときに
は論理が逆転するので、比較器の反転入力と非反転入力
とを第1図図示の場合とは入れ換える必要がある。
Furthermore, in the configuration shown in FIG. 1, the reset circuit 30 includes a comparator 32 and a transistor 31, but if an oven collector output comparator is applied,
No output transistor is required. However, since the logic is reversed at this time, it is necessary to replace the inverting input and non-inverting input of the comparator with those shown in FIG.

さらに、上述の実施例では、ピークホールド回路20が
出力する制御信号がトランジスタ13のソース電圧V、
に等しい基準電圧v1を超えるときにピークホールドレ
ベルをリセットすることとしたが、リセット回路30を
動作させるための基準電圧は、トランジスタI3のソー
ス電圧とは異なる値であってもよい。
Furthermore, in the above embodiment, the control signal outputted by the peak hold circuit 20 is the source voltage V of the transistor 13,
Although the peak hold level is reset when the reference voltage v1, which is equal to , is exceeded, the reference voltage for operating the reset circuit 30 may have a value different from the source voltage of the transistor I3.

その他本発明の要旨を変更しない範囲内において、種々
の設計変更を施すことが可能である。
Various other design changes can be made without changing the gist of the present invention.

〈発明の効果〉 以上のように本発明の自動利得制御回路によれば、検出
素子に記号面からの正反射光が入射したときには、ピー
クホールド回路のピークホールドレベルがリセットされ
るので、その後の記号読取を引き続き良好に行うことが
できる。
<Effects of the Invention> As described above, according to the automatic gain control circuit of the present invention, when the specularly reflected light from the symbol surface is incident on the detection element, the peak hold level of the peak hold circuit is reset, so that the subsequent Symbol reading continues to be good.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の自動利得制御回路の基本構
成を示す電気回路図、 第2図は第1図の各部に導出される信号を示す波形図、 第3図は従来技術の構成を示すブロック図、第4図は可
変利得増幅回路の一例を示す電気回路図、 第5図は第3図の各部に導出される信号を示す波形図で
ある。 10・・・可変利得増幅回路、20・・・ピークホール
ド回路、30・・・リセット回路、32・・・比較器、
vl・・・基準電圧
FIG. 1 is an electric circuit diagram showing the basic configuration of an automatic gain control circuit according to an embodiment of the present invention, FIG. 2 is a waveform diagram showing signals derived from each part of FIG. 1, and FIG. FIG. 4 is a block diagram showing the configuration, FIG. 4 is an electric circuit diagram showing an example of a variable gain amplifier circuit, and FIG. 5 is a waveform diagram showing signals derived to each part of FIG. 3. 10... Variable gain amplifier circuit, 20... Peak hold circuit, 30... Reset circuit, 32... Comparator,
vl...Reference voltage

Claims (1)

【特許請求の範囲】 1、記号を形成した記号面を照明してその反射光を検出
素子で検出することにより前記記号を読み取る光学的記
号読取装置に用いられ、前記検出素子の出力信号が入力
され、外部からの制御信号に応答して利得を変動させる
可変利得増幅回路と、 この可変利得増幅回路の出力信号のピークレベルを検出
して保持するピークホールド回路とを有し、 この保持したピークホールドレベルに対応した制御信号
を前記可変利得増幅回路に帰還することによって前記可
変利得増幅回路の出力信号の振幅をほぼ一定に保つ自動
利得制御回路において、 前記ピークホールド回路におけるピークホールドレベル
が予め定めた基準値を超えたときに、前記ピークホール
ド回路におけるピークホールドレベルをリセットさせる
リセット回路を備えたことを特徴とする自動利得制御回
路。
[Claims] 1. Used in an optical symbol reading device that reads the symbol by illuminating a symbol surface on which a symbol is formed and detecting the reflected light with a detection element, the output signal of the detection element being input. a variable gain amplifier circuit that varies the gain in response to an external control signal, and a peak hold circuit that detects and holds the peak level of the output signal of the variable gain amplifier circuit, and In an automatic gain control circuit that keeps the amplitude of the output signal of the variable gain amplifier circuit substantially constant by feeding back a control signal corresponding to the hold level to the variable gain amplifier circuit, the peak hold level in the peak hold circuit is predetermined. An automatic gain control circuit comprising: a reset circuit that resets a peak hold level in the peak hold circuit when the peak hold level exceeds a reference value.
JP2163579A 1990-06-21 1990-06-21 automatic gain control circuit Pending JPH0454580A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2163579A JPH0454580A (en) 1990-06-21 1990-06-21 automatic gain control circuit
CA002044951A CA2044951C (en) 1990-06-21 1991-06-19 Automatic gain control circuit
US07/719,173 US5248871A (en) 1990-06-21 1991-06-21 Automatic gain control circuit
DE69120147T DE69120147T2 (en) 1990-06-21 1991-06-21 Circuit for automatic gain control
EP91110288A EP0463586B1 (en) 1990-06-21 1991-06-21 Automatic gain control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2163579A JPH0454580A (en) 1990-06-21 1990-06-21 automatic gain control circuit

Publications (1)

Publication Number Publication Date
JPH0454580A true JPH0454580A (en) 1992-02-21

Family

ID=15776593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2163579A Pending JPH0454580A (en) 1990-06-21 1990-06-21 automatic gain control circuit

Country Status (1)

Country Link
JP (1) JPH0454580A (en)

Similar Documents

Publication Publication Date Title
JP3144736B2 (en) Ambient light detection device and laser lighting control device for barcode reader using the same
US4874933A (en) Ambient illumination bar code reader
US5550362A (en) Method and apparatus for calibrating a bar code scanner
US4088265A (en) Adaptable mark/hole sensing arrangement for card reader apparatus
US3949233A (en) Hand held bar code reader with constant linear amplifier output
JPS61204781A (en) Bar code reader
US4801788A (en) Bar code scanner for a video signal which has a shading waveform
EP0463586B1 (en) Automatic gain control circuit
JPH11317848A (en) Electronic shutter for photoreceptive cell
JPH0454580A (en) automatic gain control circuit
US3461300A (en) Automatic gain control circuit for optical sensor
JPH08510073A (en) Error bar code prohibit circuit
US5864129A (en) Bar code digitizer including a voltage comparator
US5682028A (en) Circuitry for bar code scanners
US4447774A (en) Video signal detector
JPH0454579A (en) automatic gain control circuit
US4078227A (en) Threshold detector for optical character recognition system
JPH03233692A (en) Bar code reader
US3539778A (en) Photoelectric reader
SU1228127A1 (en) Photoelectric reading device
US3290509A (en) Electro-optical apparatus and circuit for sensing reflective areas or apertures in tape
JP2502304B2 (en) White level detection circuit of optical image input device
KR910008171Y1 (en) First and end detection circuit of video tape
JPS63125014A (en) Pulse edge detecting circuit
JPH0731623Y2 (en) Binary circuit for original reading signal