JPH0454712A - 基準電圧源回路 - Google Patents
基準電圧源回路Info
- Publication number
- JPH0454712A JPH0454712A JP2164563A JP16456390A JPH0454712A JP H0454712 A JPH0454712 A JP H0454712A JP 2164563 A JP2164563 A JP 2164563A JP 16456390 A JP16456390 A JP 16456390A JP H0454712 A JPH0454712 A JP H0454712A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- transistors
- base
- differential pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/615—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors in a Darlington configuration
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、例えばバイポーラモノリシック集積回路に
使用される基準バイアス電源回路に係わり、特に、イン
バーテツドダーリントン接続された増幅回路の電流バイ
アスを決定するために使用される基準バイアス電源回路
に関する。
使用される基準バイアス電源回路に係わり、特に、イン
バーテツドダーリントン接続された増幅回路の電流バイ
アスを決定するために使用される基準バイアス電源回路
に関する。
（従来の技術）
第３図は、従来のインバーテツドダーリントン接続され
た増幅段の電流バイアス回路を示すものである。
た増幅段の電流バイアス回路を示すものである。
所定電圧Ｖｃｃが供給される電源端子２０には、基準電
圧源回路２１及び増幅回路２２が接続されている。
圧源回路２１及び増幅回路２２が接続されている。
基準電圧源回路２１において、一端が前記電源端子２０
に接続される電流源Ｉ ｒｅｆの他端にはダイオード接
続されたＮＰＮ ）ランジスタＱ１のコレクタ、ベース
が接続されている。このトランジスタＱ１のエミッタは
接地され、ベースは抵抗Ｒｉを介して増幅回路２２を構
成するＮＰＮ ）ランジスタＱ２のベースに接続されて
いる。このＮＰＮ ）ランジスタＱ２のベースには結合
容量Ｃｉを介して信号源ｖＬが接続されている。
に接続される電流源Ｉ ｒｅｆの他端にはダイオード接
続されたＮＰＮ ）ランジスタＱ１のコレクタ、ベース
が接続されている。このトランジスタＱ１のエミッタは
接地され、ベースは抵抗Ｒｉを介して増幅回路２２を構
成するＮＰＮ ）ランジスタＱ２のベースに接続されて
いる。このＮＰＮ ）ランジスタＱ２のベースには結合
容量Ｃｉを介して信号源ｖＬが接続されている。
前記増幅回路２２において、ＮＰＮ）ランジスタＱ２の
コレクタにはダイオード接続されたトランジスタＱ３の
ベースとコレクタが接続され、このトランジスタＱ３の
エミッタは前記電源端子２０に接続されている。このト
ランジスタＱ３のベースはＰＮＰ ）ランジスタＱ４の
ベースに接続されている。このトランジスタＱ４のエミ
ッタは前記電源端子２０に接続され、コレクタは出力端
子２３に接続されるとともに、抵抗ＲＬを介して接地さ
れている。前記トランジスタＱ１、Ｑ２、およびＱ３、
Ｑ４はそれぞれカレントミラー回路を構成している。
コレクタにはダイオード接続されたトランジスタＱ３の
ベースとコレクタが接続され、このトランジスタＱ３の
エミッタは前記電源端子２０に接続されている。このト
ランジスタＱ３のベースはＰＮＰ ）ランジスタＱ４の
ベースに接続されている。このトランジスタＱ４のエミ
ッタは前記電源端子２０に接続され、コレクタは出力端
子２３に接続されるとともに、抵抗ＲＬを介して接地さ
れている。前記トランジスタＱ１、Ｑ２、およびＱ３、
Ｑ４はそれぞれカレントミラー回路を構成している。
上記構成において、トランジスタＱ１、Ｑ２とトランジ
スタＱＢ、Ｑ４の電気的特性が揃っており、各トランジ
スタの電流利得がある程度高い場合、安定したバイアス
電流を設定することができる。
スタＱＢ、Ｑ４の電気的特性が揃っており、各トランジ
スタの電流利得がある程度高い場合、安定したバイアス
電流を設定することができる。
（発明が解決しようとする課題）
一般に、低電圧動作を目的とした電流増幅段としての増
幅回路は、上記のようにＮＰＮ トランジスタＱ２とＰ
ＮＰ トランジスタＱ４とをダーリントン接続した所謂
インバーテツドダーリントン構成とし、さらに、使用す
るトランジスタの電流利得のばらつきを考慮して、トラ
ンジスタ。４にトランジスタＱ３を接続し、カレントミ
ラー回路を設けている。
幅回路は、上記のようにＮＰＮ トランジスタＱ２とＰ
ＮＰ トランジスタＱ４とをダーリントン接続した所謂
インバーテツドダーリントン構成とし、さらに、使用す
るトランジスタの電流利得のばらつきを考慮して、トラ
ンジスタ。４にトランジスタＱ３を接続し、カレントミ
ラー回路を設けている。
２つのトランジスタをダーリントン接続した場合、トラ
ンジスタ単体の場合に比べて電流利得が２乗となるはず
である。しかし、上記回路のように、トランジスタＱ２
とＱ４の相互間にトランジスタＱ３が接続されている場
合、電流利得を高くすることができないものである。
ンジスタ単体の場合に比べて電流利得が２乗となるはず
である。しかし、上記回路のように、トランジスタＱ２
とＱ４の相互間にトランジスタＱ３が接続されている場
合、電流利得を高くすることができないものである。
そこで、電流利得を高くするため、第４図に示すごとく
、トランジスタＱ３のエミッタと電源ＶＣＣとの間に抵
抗Ｒを挿入し、信号電流によってトランジスタＱ３、Ｑ
４で構成されるカレントミラー回路の電流利得を増加さ
せる構成が考えられる。しかし、この場合、入出力特性
が線形とならないため、歪成分が増加するという問題を
有している。
、トランジスタＱ３のエミッタと電源ＶＣＣとの間に抵
抗Ｒを挿入し、信号電流によってトランジスタＱ３、Ｑ
４で構成されるカレントミラー回路の電流利得を増加さ
せる構成が考えられる。しかし、この場合、入出力特性
が線形とならないため、歪成分が増加するという問題を
有している。
この発明は、上記従来の基準電圧源回路が有する課題を
解決するものであり、高い電流利得を有するとともに、
歪成分を減少したダーリントン接続の電流増幅段をバイ
アスすることが可能な基準電圧源回路を提供しようとす
るものである。
解決するものであり、高い電流利得を有するとともに、
歪成分を減少したダーリントン接続の電流増幅段をバイ
アスすることが可能な基準電圧源回路を提供しようとす
るものである。
［発明の構成］
（課題を解決するための手段）
この発明は上記課題を解決するため、共通エミッタが定
電流源によってバイアスされた差動対トランジスタと、 これら差動対トランジスタの各コレクタに接続され、こ
れらトランジスタとは逆導電性のトランジスタによって
構成されたカレントミラー回路と、前記差動対トランジ
スタの一方のベースと接地電位間に接続された基準電位
回路と、 前記カレントミラー回路の出方を前記差動対トランジス
タの他方のベースに負帰還し、ボルテージフォロアを構
成する回路手段とを具備し、前記接地電位と前記他方の
ベース間の電圧をダーリントン接続されたトランジスタ
の基準バイアス電源としている。
電流源によってバイアスされた差動対トランジスタと、 これら差動対トランジスタの各コレクタに接続され、こ
れらトランジスタとは逆導電性のトランジスタによって
構成されたカレントミラー回路と、前記差動対トランジ
スタの一方のベースと接地電位間に接続された基準電位
回路と、 前記カレントミラー回路の出方を前記差動対トランジス
タの他方のベースに負帰還し、ボルテージフォロアを構
成する回路手段とを具備し、前記接地電位と前記他方の
ベース間の電圧をダーリントン接続されたトランジスタ
の基準バイアス電源としている。
また、前記ダーリントン接続されたトランジスタのうち
出力段トランジスタのエミッタの面積は、前記差動対ト
ランジスタの整数倍とされている。
出力段トランジスタのエミッタの面積は、前記差動対ト
ランジスタの整数倍とされている。
さらに、前記基準電位回路はダイオード接続されたトラ
ンジスタによって構成され、前記ダーリントン接続され
たトランジスタのうち入力段トランジスタのエミッタの
面積は、前記ダイオード接続されたトランジスタの整数
倍とされている。
ンジスタによって構成され、前記ダーリントン接続され
たトランジスタのうち入力段トランジスタのエミッタの
面積は、前記ダイオード接続されたトランジスタの整数
倍とされている。
（作用）
すなわち、この発明は、共通エミッタが定電流源によっ
てバイアスされた差動対トランジスタのコレクタにカレ
ントミラー回路を接続し、且つ、差動対トランジスタの
一方のベースに基準電位回路を接続し、他方のベースに
カレントミラー回路の出力電流を負帰還する回路手段を
設け、この他方のベースと接地間の電圧をダーリントン
接続されたトランジスタのうち入力段トランジスタにバ
イアス電源として供給している。したがって、ダーリン
トン接続されたトランジスタのうち出力段トランジスタ
のベース電流に相当する電流で入力段トランジスタを常
に電流バイアスできるため、ダーリントン構成の増幅段
の本来の電流利得を低下することなく、出力段のバイア
ス電流を設定することができるとともに、歪成分を減少
することができる。
てバイアスされた差動対トランジスタのコレクタにカレ
ントミラー回路を接続し、且つ、差動対トランジスタの
一方のベースに基準電位回路を接続し、他方のベースに
カレントミラー回路の出力電流を負帰還する回路手段を
設け、この他方のベースと接地間の電圧をダーリントン
接続されたトランジスタのうち入力段トランジスタにバ
イアス電源として供給している。したがって、ダーリン
トン接続されたトランジスタのうち出力段トランジスタ
のベース電流に相当する電流で入力段トランジスタを常
に電流バイアスできるため、ダーリントン構成の増幅段
の本来の電流利得を低下することなく、出力段のバイア
ス電流を設定することができるとともに、歪成分を減少
することができる。
（実施例）
以下、この発明の実施例について図面を参照して説明す
る。
る。
第１図において、電源Ｖｃｃが供給される電源端子１０
には、基準電圧源回路１１およびこの基準電圧源回路１
１によってバイアスされた増幅回路１２が接続されてい
る。
には、基準電圧源回路１１およびこの基準電圧源回路１
１によってバイアスされた増幅回路１２が接続されてい
る。
前記基準電圧源回路１１において、一端が前記電源端子
１０に接続された定電流源１３の他端は、差動対１４を
構成するＰＮＰトランジスタＱｌｌ、Ｑ１２のエミッタ
が接続されている。トランジスタＱ１１のベースはダイ
オード接続されたトランジスタＱ１５を介して接地され
、コレクタはカレントミラー回路１５を構成するＮＰＮ
トランジスタ０１３のコレクタ、ベース及びＮＰＮ ）
ランジスタＱ１４のベースに接続されている。これらト
ランジスタ０１３、Ｑ１４のエミッタは接地され、トラ
ンジスタＱ１４のコレクタは前記トランジスタＱ１２の
コレクタ及びベースに接続されている。
１０に接続された定電流源１３の他端は、差動対１４を
構成するＰＮＰトランジスタＱｌｌ、Ｑ１２のエミッタ
が接続されている。トランジスタＱ１１のベースはダイ
オード接続されたトランジスタＱ１５を介して接地され
、コレクタはカレントミラー回路１５を構成するＮＰＮ
トランジスタ０１３のコレクタ、ベース及びＮＰＮ ）
ランジスタＱ１４のベースに接続されている。これらト
ランジスタ０１３、Ｑ１４のエミッタは接地され、トラ
ンジスタＱ１４のコレクタは前記トランジスタＱ１２の
コレクタ及びベースに接続されている。
前記トランジスタＱ１２のベースは抵抗Ｒ１を介して増
幅回路１２を構成するＮＰＮ ）ランジスタＱ１６のベ
ースに接続されている。このベースには、さらに結合容
量Ｃｉを介して信号源ｖｉが接続されている。このトラ
ンジスタＱ１６はＰＮＰ トランジスタＱ１７とインバ
ーテツドダーリントン接続されている。すなわち、トラ
ンジスタＱ１６のエミッタは接地され、コレクタはトラ
ンジスタＱ１７のベースに接続されている。このトラン
ジスタＱ１７のエミッタは前記電源端子１０に接続され
、これは出力端子１６に接続されるとともに、抵抗ＲＬ
を介して接地されている。
幅回路１２を構成するＮＰＮ ）ランジスタＱ１６のベ
ースに接続されている。このベースには、さらに結合容
量Ｃｉを介して信号源ｖｉが接続されている。このトラ
ンジスタＱ１６はＰＮＰ トランジスタＱ１７とインバ
ーテツドダーリントン接続されている。すなわち、トラ
ンジスタＱ１６のエミッタは接地され、コレクタはトラ
ンジスタＱ１７のベースに接続されている。このトラン
ジスタＱ１７のエミッタは前記電源端子１０に接続され
、これは出力端子１６に接続されるとともに、抵抗ＲＬ
を介して接地されている。
上記回路は、１対１カレントミラー回路１５を構成する
トランジスタ０１３の出力をトランジスタＱ１２のベー
スに負帰還してボルテージホロワを構成している。した
がって、定電流源１３がら出力される定電流１ ｒｅｆ
の１７２の電流がコレクタに供給されたトランジスタＱ
１１のベース電流によってバイアスされたトランジスタ
Ｑ１５のベース・エミッタ間電圧がトランジスタＱ１２
のベースに得られる。
トランジスタ０１３の出力をトランジスタＱ１２のベー
スに負帰還してボルテージホロワを構成している。した
がって、定電流源１３がら出力される定電流１ ｒｅｆ
の１７２の電流がコレクタに供給されたトランジスタＱ
１１のベース電流によってバイアスされたトランジスタ
Ｑ１５のベース・エミッタ間電圧がトランジスタＱ１２
のベースに得られる。
一方、ＮＰＮ ）ランジスタＱ１５とトランジスタＱ１
６のエミッタの面積比を１対ｎとし、ＰＮＰ ）ランジ
スタの電流利得をβｐとすると、増幅回路１２の出力バ
イアス電流Ｉｏは１ｏ−１ｒｅｆ／２Ｘ１／βｐＸｎＸ
βｐ−１ｒｅｆ−ｎ／２ と表される。増幅回路１２のＰＮＰ ）ランジスタＱ１
７と基準電圧源回路１１のＰＮＰ ）ランジスタＱｌｌ
、Ｑ１２とは電流利得が等しいという条件が必要となる
ため、これらトランジスタのエミツタ面積比も１対ｎと
することが望ましい。
６のエミッタの面積比を１対ｎとし、ＰＮＰ ）ランジ
スタの電流利得をβｐとすると、増幅回路１２の出力バ
イアス電流Ｉｏは１ｏ−１ｒｅｆ／２Ｘ１／βｐＸｎＸ
βｐ−１ｒｅｆ−ｎ／２ と表される。増幅回路１２のＰＮＰ ）ランジスタＱ１
７と基準電圧源回路１１のＰＮＰ ）ランジスタＱｌｌ
、Ｑ１２とは電流利得が等しいという条件が必要となる
ため、これらトランジスタのエミツタ面積比も１対ｎと
することが望ましい。
上記実施例によれば、基準電圧源回路１１において差動
対を構成するＰＮＰトランジスタＱ１１、Ｑ１２のコレ
クタにＮＰＮトランジスタＱ１３、Ｑ１４によって構成
されたカレントミラー回路１５を接続し、このカレント
ミラー回路１５の出力をトランジスタＱ１２のベースに
負帰還することによってボルテージホロワを構成し、さ
らに、トランジスタＱ１１のベースにダイオード接続さ
れたトランジスタＱ１５を接続し、このトランジスタＱ
１５をトランジスタＱｌｌのベース電流によって電流バ
イアスし、このトランジスタＱ１５ベース・エミッタ間
の電圧をボルテージホロアを介して増幅回路１２のトラ
ンジスタＱ１６のベースに供給している。したがって、
トランジスタＱ１６とＱ１７の相互間に、従来のように
カレントミラー回路を構成するトランジスタが介在しな
いため、ダーリントン構成としての電流利得を得ること
ができる。
対を構成するＰＮＰトランジスタＱ１１、Ｑ１２のコレ
クタにＮＰＮトランジスタＱ１３、Ｑ１４によって構成
されたカレントミラー回路１５を接続し、このカレント
ミラー回路１５の出力をトランジスタＱ１２のベースに
負帰還することによってボルテージホロワを構成し、さ
らに、トランジスタＱ１１のベースにダイオード接続さ
れたトランジスタＱ１５を接続し、このトランジスタＱ
１５をトランジスタＱｌｌのベース電流によって電流バ
イアスし、このトランジスタＱ１５ベース・エミッタ間
の電圧をボルテージホロアを介して増幅回路１２のトラ
ンジスタＱ１６のベースに供給している。したがって、
トランジスタＱ１６とＱ１７の相互間に、従来のように
カレントミラー回路を構成するトランジスタが介在しな
いため、ダーリントン構成としての電流利得を得ること
ができる。
また、上記構成によれば、ダーリントン接続されるトラ
ンジスタＱ１６とＱ１７の相互間に、従来のようにトラ
ンジスタＱ１６に流れる特定の電流までトランジスタＱ
１７を応答させないための抵抗が介在しないため、トラ
ンジスタＱ１６の変化電流に対して、トランジスタＱ１
７はそれが有する電流利得にて応答することとなる。し
たがって、トランジスタＱ１６と０１７間の関係が線形
となり、歪み成分を減少することができる。
ンジスタＱ１６とＱ１７の相互間に、従来のようにトラ
ンジスタＱ１６に流れる特定の電流までトランジスタＱ
１７を応答させないための抵抗が介在しないため、トラ
ンジスタＱ１６の変化電流に対して、トランジスタＱ１
７はそれが有する電流利得にて応答することとなる。し
たがって、トランジスタＱ１６と０１７間の関係が線形
となり、歪み成分を減少することができる。
第２図は、この発明の第２の実施例を示すものであり、
この発明をＢ級増幅器に適用したものである。
この発明をＢ級増幅器に適用したものである。
すなわち、この実施例は、導電性が相違するトランジス
タによって構成された第１、第２の基準電圧源回路１１
、ｌｌａと、導電性が相違するトランジスタによってイ
ンバーテツドダーリントン回路が構成された第１、第２
の増幅回路１２．１２ａを２つ組合わせたものであり、
出力端子１６には、コンデンサＣＯおよび負荷抵抗ＲＬ
が接続されている。
タによって構成された第１、第２の基準電圧源回路１１
、ｌｌａと、導電性が相違するトランジスタによってイ
ンバーテツドダーリントン回路が構成された第１、第２
の増幅回路１２．１２ａを２つ組合わせたものであり、
出力端子１６には、コンデンサＣＯおよび負荷抵抗ＲＬ
が接続されている。
尚、同図において、第１図と同一部分には同一符号を付
し、第２の基準電圧源回路１１ａ１第２の増幅回路１２
ａにおいて、第１の基準電圧源回路１１、第１の増幅回
路１２に対応する部分には、同一符号にａを付して示す
。
し、第２の基準電圧源回路１１ａ１第２の増幅回路１２
ａにおいて、第１の基準電圧源回路１１、第１の増幅回
路１２に対応する部分には、同一符号にａを付して示す
。
このようにＢ級増幅器を構成した場合、比較的低電圧ま
で動作することが可能であり、しかも、アイドル電流（
出力段バイアス電流）のばらつきが少ない増幅器を提供
できる。
で動作することが可能であり、しかも、アイドル電流（
出力段バイアス電流）のばらつきが少ない増幅器を提供
できる。
尚、この発明は上記実施例に限定されるものではなく、
要旨を変えない範囲において種々変形実施可能なことは
勿論である。
要旨を変えない範囲において種々変形実施可能なことは
勿論である。
［発明の効果］
以上詳述したようにこの発明によれば、高い電流利得を
有するとともに、歪成分を減少したダーリントン接続の
電流増幅段をバイアスすることが可能な基準電圧源回路
を提供できる。
有するとともに、歪成分を減少したダーリントン接続の
電流増幅段をバイアスすることが可能な基準電圧源回路
を提供できる。
第１図はこの発明の第１の実施例を示す回路図、第２図
はこの発明の第２の実施例を示す回路図、第３図、′１
ｓ４図はそれぞれ従来の基準電圧源回路を示す回路図で
ある。 １１、ｌｌａ・・・基準電圧源回路、１２．１２ａ・・
・増幅回路、１４・・・差動対、Ｑｌｌ、Ｑ１２・・・
ＰＮＰトランジスタ、Ｑ１５・・・ＮＰＮ トランジス
タ、Ｑ１６・・・ＮＰＮトランジスタ、Ｑ１７・・・Ｐ
ＮＰ ）ランジスタ。 第４図
はこの発明の第２の実施例を示す回路図、第３図、′１
ｓ４図はそれぞれ従来の基準電圧源回路を示す回路図で
ある。 １１、ｌｌａ・・・基準電圧源回路、１２．１２ａ・・
・増幅回路、１４・・・差動対、Ｑｌｌ、Ｑ１２・・・
ＰＮＰトランジスタ、Ｑ１５・・・ＮＰＮ トランジス
タ、Ｑ１６・・・ＮＰＮトランジスタ、Ｑ１７・・・Ｐ
ＮＰ ）ランジスタ。 第４図
Claims (3)
- （１）ダーリントン接続されたトランジスタに基準バイ
アス電源を供給する基準電圧源回路において、 共通エミッタが定電流源によってバイアスされた差動対
トランジスタと、 これら差動対トランジスタの各コレクタに接続され、こ
れらトランジスタとは逆導電性のトランジスタによって
構成されたカレントミラー回路と、前記差動対トランジ
スタの一方のベースと接地電位間に接続された基準電位
回路と、 前記カレントミラー回路の出力を前記差動対トランジス
タの他方のベースに負帰還し、ボルテージフォロアを構
成する回路手段とを具備し、前記接地電位と前記差動対
トランジスタの他方のベース間の電圧をダーリントン接
続されたトランジスタの基準バイアス電源とすることを
特徴とする基準電圧源回路。 - （２）前記ダーリントン接続されたトランジスタのうち
出力段トランジスタのエミッタの面積は、前記差動対ト
ランジスタの整数倍とされていることを特徴とする請求
項１記載の基準電圧源回路。 - （３）前記基準電位回路はダイオード接続されたトラン
ジスタによって構成され、前記ダーリントン接続された
トランジスタのうち入力段トランジスタのエミッタの面
積は、前記ダイオード接続されたトランジスタの整数倍
とされていることを特徴とする請求項１記載の基準電圧
源回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2164563A JP2522587B2 (ja) | 1990-06-22 | 1990-06-22 | 基準電圧源回路 |
| US07/718,976 US5140181A (en) | 1990-06-22 | 1991-06-21 | Reference voltage source circuit for a Darlington circuit |
| KR1019910010388A KR920001849A (ko) | 1990-06-22 | 1991-06-22 | 기준전압원회로 |
| KR2019960013034U KR960007099Y1 (ko) | 1990-06-22 | 1996-05-23 | 기준전압원 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2164563A JP2522587B2 (ja) | 1990-06-22 | 1990-06-22 | 基準電圧源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0454712A true JPH0454712A (ja) | 1992-02-21 |
| JP2522587B2 JP2522587B2 (ja) | 1996-08-07 |
Family
ID=15795544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2164563A Expired - Fee Related JP2522587B2 (ja) | 1990-06-22 | 1990-06-22 | 基準電圧源回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5140181A (ja) |
| JP (1) | JP2522587B2 (ja) |
| KR (1) | KR920001849A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4789023B1 (ja) * | 2010-09-22 | 2011-10-05 | 恒太 野田 | 冷媒ガスを使用しない低温空気生成装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5287054A (en) * | 1993-03-05 | 1994-02-15 | National Semiconductor Corporation | Attenuating voltage follower circuit |
| US5528193A (en) * | 1994-11-21 | 1996-06-18 | National Semiconductor Corporation | Circuit for generating accurate voltage levels below substrate voltage |
| KR100201837B1 (ko) * | 1996-11-28 | 1999-06-15 | 전주범 | 직류 제어 차동 베이스 전압 발생 회로 |
| JP3263334B2 (ja) * | 1997-03-25 | 2002-03-04 | 株式会社東芝 | 電流源回路 |
| JP4040455B2 (ja) * | 2002-12-27 | 2008-01-30 | シャープ株式会社 | 光リーク電流補償回路およびそれを用いる光信号用回路 |
| US6927634B1 (en) * | 2003-07-18 | 2005-08-09 | Sirenza Microdevices, Inc. | Self-biased Darlington amplifier |
| JP4863818B2 (ja) * | 2006-08-29 | 2012-01-25 | セイコーインスツル株式会社 | 温度センサ回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1568056A (en) * | 1975-10-31 | 1980-05-21 | Dolby Laboratories Inc | Electrically variable impedance ciruits |
| JPS5995621A (ja) * | 1982-11-22 | 1984-06-01 | Toshiba Corp | 基準電圧回路 |
-
1990
- 1990-06-22 JP JP2164563A patent/JP2522587B2/ja not_active Expired - Fee Related
-
1991
- 1991-06-21 US US07/718,976 patent/US5140181A/en not_active Expired - Lifetime
- 1991-06-22 KR KR1019910010388A patent/KR920001849A/ko not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4789023B1 (ja) * | 2010-09-22 | 2011-10-05 | 恒太 野田 | 冷媒ガスを使用しない低温空気生成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2522587B2 (ja) | 1996-08-07 |
| US5140181A (en) | 1992-08-18 |
| KR920001849A (ko) | 1992-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4600893A (en) | Differential amplifier with improved dynamic range | |
| JP3340250B2 (ja) | バッファ回路 | |
| US4454479A (en) | Operational amplifier with improved output capability | |
| US5307023A (en) | Non-linear operational transconductance amplifier | |
| US5867035A (en) | Voltage to current conversion circuit for converting voltage to multiple current outputs | |
| US5162751A (en) | Amplifier arrangement | |
| JPH0454712A (ja) | 基準電圧源回路 | |
| US5376897A (en) | Differential amplifier circuit providing high gain output at low power supply voltage | |
| US5493254A (en) | Amplifier including circuit for reducing input capacitance | |
| US4425551A (en) | Differential amplifier stage having bias compensating means | |
| US3936731A (en) | Amplifier with fast recovery after input signal overswing | |
| JPS60218911A (ja) | ダ−リントントランジスタ装置 | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| JP2644191B2 (ja) | バッファアンプ | |
| JP3427429B2 (ja) | 演算増幅器およびこれを用いたアクティブフィルタ | |
| JP3427482B2 (ja) | 演算増幅器 | |
| KR960007099Y1 (ko) | 기준전압원 회로 | |
| US5506536A (en) | Differential amplifier with exponential gain characteristic | |
| US4588961A (en) | Amplifier with extended output drive capability | |
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| US4345216A (en) | Compensation of base-current-related error in current mirror amplifier circuitry | |
| JP3733188B2 (ja) | パワーアンプ | |
| JP3107590B2 (ja) | 電流極性変換回路 | |
| JP2930024B2 (ja) | 電圧比較回路 | |
| JPS6029229Y2 (ja) | 差動増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |