JPH0455272B2 - - Google Patents
Info
- Publication number
- JPH0455272B2 JPH0455272B2 JP61123418A JP12341886A JPH0455272B2 JP H0455272 B2 JPH0455272 B2 JP H0455272B2 JP 61123418 A JP61123418 A JP 61123418A JP 12341886 A JP12341886 A JP 12341886A JP H0455272 B2 JPH0455272 B2 JP H0455272B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- time
- circuit
- clock
- clock pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/04—Apparatus for measuring unknown time intervals by electric means by counting pulses or half-cycles of an AC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Unknown Time Intervals (AREA)
- Automatic Focus Adjustment (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、結像される対象物像に対応した応
答時間にて出力を生起するフオトセンサアレイの
各センサの出力を量子化するための計時装置に関
する。
答時間にて出力を生起するフオトセンサアレイの
各センサの出力を量子化するための計時装置に関
する。
例えば、オートフオーカスカメラ（AFIC）で
は被写体像を２つの光学系を介して２つの受光素
子列（フオトセンサアレイ）上に結像させ、その
２つの像の相対的ずれ量より被写体までの距離を
計測することが行われる。このとき、各センサ出
力を電気的信号に変換する方法の一例として、そ
の応答時間を計測する計時方式が知られている。
は被写体像を２つの光学系を介して２つの受光素
子列（フオトセンサアレイ）上に結像させ、その
２つの像の相対的ずれ量より被写体までの距離を
計測することが行われる。このとき、各センサ出
力を電気的信号に変換する方法の一例として、そ
の応答時間を計測する計時方式が知られている。
第４図はかゝる計時方式を示す概要図である。
これはアンドゲート１２，１２ａ〜１２ｎおよび
カウンタ１３，１３ａ〜１３ｎを用いて、センサ
１１，１１ａ〜１１ｎの出力が所定のレベルに達
する迄の応答時間を計測するものである。すなわ
ち、センサ１１，１１ａ〜１１ｎの出力が、応答
時間に“ハイ（Ｈ）”レベルから“ロー（Ｌ）”レ
ベルに変化するものとすると、カウンタ１３，１
３ａ〜１３ｎはセンサ１１，１１ａ〜１１ｎの出
力が“Ｈ”レベルである期間のクロツク信号φ0
をカウントするので、このカウント値によつて各
センサ１１ａ〜１１ｎの応答時間を知ることがで
きる。
これはアンドゲート１２，１２ａ〜１２ｎおよび
カウンタ１３，１３ａ〜１３ｎを用いて、センサ
１１，１１ａ〜１１ｎの出力が所定のレベルに達
する迄の応答時間を計測するものである。すなわ
ち、センサ１１，１１ａ〜１１ｎの出力が、応答
時間に“ハイ（Ｈ）”レベルから“ロー（Ｌ）”レ
ベルに変化するものとすると、カウンタ１３，１
３ａ〜１３ｎはセンサ１１，１１ａ〜１１ｎの出
力が“Ｈ”レベルである期間のクロツク信号φ0
をカウントするので、このカウント値によつて各
センサ１１ａ〜１１ｎの応答時間を知ることがで
きる。
以上では、センサ出力が所定のレベルに達する
迄の応答時間で説明したが、かゝる計時方式は一
般的には或る事象が生起する迄の時間と云う具合
に敷〓できるので、以下ではこのような時間を計
時するものとして説明する。
迄の応答時間で説明したが、かゝる計時方式は一
般的には或る事象が生起する迄の時間と云う具合
に敷〓できるので、以下ではこのような時間を計
時するものとして説明する。
しかしながら、以上の如き方式では事象の数が
多くなると膨大な量のハードウエアが必要になる
と云う問題がある。例えば、1MHzのクロツク信
号を用いて１秒を計時しようとすると、約20ステ
ージ（106≒220）の２進カウンタが事象の数だけ
必要とされる。特に、上述のようにセンサアレイ
の出力を量子化するという例では、各センサ出力
の応答時間は必ずしも厳密に計時する必要は無
く、センサアレイとして意味のあるデータが有効
に得られゝば良いと云うケースも多い。また、こ
れらの計時結果を用いてデータ処理する場合、余
り意味もないのに無闇と桁数が多いのは、後段の
データ処理に時間が掛かるばかりで有効な結果が
余り得られない、と云うことになつてしまう。
多くなると膨大な量のハードウエアが必要になる
と云う問題がある。例えば、1MHzのクロツク信
号を用いて１秒を計時しようとすると、約20ステ
ージ（106≒220）の２進カウンタが事象の数だけ
必要とされる。特に、上述のようにセンサアレイ
の出力を量子化するという例では、各センサ出力
の応答時間は必ずしも厳密に計時する必要は無
く、センサアレイとして意味のあるデータが有効
に得られゝば良いと云うケースも多い。また、こ
れらの計時結果を用いてデータ処理する場合、余
り意味もないのに無闇と桁数が多いのは、後段の
データ処理に時間が掛かるばかりで有効な結果が
余り得られない、と云うことになつてしまう。
したがつて、この発明はハードウエアの量を少
なくして、しかもより有効なデータを得ることが
できるフオトセンサアレイの各センサの出力を量
子化するための計時装置を提供することを目的と
する。
なくして、しかもより有効なデータを得ることが
できるフオトセンサアレイの各センサの出力を量
子化するための計時装置を提供することを目的と
する。
上記目的達成のため、この発明では、結像され
る対象物像に対応した応答時間にて出力を生起す
るフオトセンサアレイの各センサの出力を量子化
するための計時装置において、前記応答時間の測
定開始時点で起動され所定クロツク数毎に次第に
その周期が長くなるクロツクパルスを発生するク
ロツクパルス発生回路と、前記各センサの出力生
起信号のすべてを入力してその論理和出力を発生
するゲート回路と、該ゲート回路の出力発生に応
答して前記クロツクパルス発生回路に対しその時
点の周期に固定した周期のクロツクパルスを発生
させる周期固定手段と、該周期固定手段により固
定された周期の前記クロツクパルスを前記ゲート
回路の出力発生に応答して計数するカウンタ回路
と、前記各センサのそれぞれに対応して設けら
れ、対応するセンサの出力生起時点で前記カウン
タ回路の計数値を各センサの量子化出力としてラ
ツチするラツチ回路と、を備えた。
る対象物像に対応した応答時間にて出力を生起す
るフオトセンサアレイの各センサの出力を量子化
するための計時装置において、前記応答時間の測
定開始時点で起動され所定クロツク数毎に次第に
その周期が長くなるクロツクパルスを発生するク
ロツクパルス発生回路と、前記各センサの出力生
起信号のすべてを入力してその論理和出力を発生
するゲート回路と、該ゲート回路の出力発生に応
答して前記クロツクパルス発生回路に対しその時
点の周期に固定した周期のクロツクパルスを発生
させる周期固定手段と、該周期固定手段により固
定された周期の前記クロツクパルスを前記ゲート
回路の出力発生に応答して計数するカウンタ回路
と、前記各センサのそれぞれに対応して設けら
れ、対応するセンサの出力生起時点で前記カウン
タ回路の計数値を各センサの量子化出力としてラ
ツチするラツチ回路と、を備えた。
上記パルス発生回路により時間の経過とゝもに
その周期が順次伸長して行くクロツクパルスを発
生させ、上記カウンタによるこのクロツクパルス
の計数を、全事象中で最も早く生起した事象の生
起時点から開始するようにして、ハード構成の簡
略化を図りつゝ過不足のないデータが得られるよ
うにする。
その周期が順次伸長して行くクロツクパルスを発
生させ、上記カウンタによるこのクロツクパルス
の計数を、全事象中で最も早く生起した事象の生
起時点から開始するようにして、ハード構成の簡
略化を図りつゝ過不足のないデータが得られるよ
うにする。
第１図はこの発明の実施例を示す構成図であ
る。同図において、E1〜Enは計時されるべきｍ
個の事象を示し、こゝでは事象が生起する前は
“０”で、生起してからは“１”になるものとす
る。１はオアゲート、２，２ａ〜２ｍはラツチ回
路でそのストローブ入力端子STに与えられてい
る信号が“０”から“１”に変化したとき、その
時点のカウンタ３の出力をラツチする。４ａ，４
ｂはアンドゲート、５はインバータゲート、６は
シフトレジスタでそのバラレル出力Q1，Q2……
Qoはリセツト端子Ｒにリセツト信号Resetが入力
されたときオール“０”となり、その後Clock端
子にクロツク信号が入力される度にその入力端子
Ｄから入力されるデータ“１”が順次同図の右か
ら左へと転送されて行き、最終的には Q1＝Q2＝……＝Qo＝“１” となる。７は１／Ｋ（Ｋは正の整数）分周器、８
１，８２……８Ｎはその入力Ｓが“１”の場合は
出力Ｏ＝入力I2で、入力Ｓが“０”の場合は出力
Ｏ＝入力I1となる選択回路、９１，９２……９Ｎ
は1/2分周器である。
る。同図において、E1〜Enは計時されるべきｍ
個の事象を示し、こゝでは事象が生起する前は
“０”で、生起してからは“１”になるものとす
る。１はオアゲート、２，２ａ〜２ｍはラツチ回
路でそのストローブ入力端子STに与えられてい
る信号が“０”から“１”に変化したとき、その
時点のカウンタ３の出力をラツチする。４ａ，４
ｂはアンドゲート、５はインバータゲート、６は
シフトレジスタでそのバラレル出力Q1，Q2……
Qoはリセツト端子Ｒにリセツト信号Resetが入力
されたときオール“０”となり、その後Clock端
子にクロツク信号が入力される度にその入力端子
Ｄから入力されるデータ“１”が順次同図の右か
ら左へと転送されて行き、最終的には Q1＝Q2＝……＝Qo＝“１” となる。７は１／Ｋ（Ｋは正の整数）分周器、８
１，８２……８Ｎはその入力Ｓが“１”の場合は
出力Ｏ＝入力I2で、入力Ｓが“０”の場合は出力
Ｏ＝入力I1となる選択回路、９１，９２……９Ｎ
は1/2分周器である。
選択回路８１〜８Ｎは具体的には第２図の如く
アンドゲート８ａ，８ｂ、オアゲート８ｃおよび
インバータゲート８ｄから構成され、信号Ｓが
“１”の場合はアンドゲート８ａの出力は常に
“０”であり、出力Ｏには入力I2がそのまゝ出力
される一方、Ｓが“０”の場合はアンドゲート８
ｂの出力は常に“０”となり、端子Ｏには入力I1
がそのまゝ出力されるようになつている。
アンドゲート８ａ，８ｂ、オアゲート８ｃおよび
インバータゲート８ｄから構成され、信号Ｓが
“１”の場合はアンドゲート８ａの出力は常に
“０”であり、出力Ｏには入力I2がそのまゝ出力
される一方、Ｓが“０”の場合はアンドゲート８
ｂの出力は常に“０”となり、端子Ｏには入力I1
がそのまゝ出力されるようになつている。
こゝで、第３図も参照して、その動作を説明す
る。
る。
どの事象も生起していない時点では、
E1＝E2＝……＝En＝“０”
であり、オアゲート１の出力は“０”である。こ
れにより、インバータゲート５の出力は“１”と
なり、アンドゲート４ｂは１／Ｋ分周器７の出力
をそのまゝ通過させる。なお、回路動作に先立つ
て第３図イの如きReset信号が与えられ、これに
よりカウンタ３およびシフトレジスタ６の内容は
ゼロクリアされているものとする。この時点では
Q1＝“０”であるので、選択回路８１からは第３
図ロの如き原クロツクφ0がそのまま出力される。
その後、動作が進んで Q1＝Q2＝……＝Qj＝１ Qj+1＝Qj+2＝……＝Qo＝“０” になると1/2分周器９１〜９ｊがｊ段挿入される
ことゝなり、そのときのクロツクφSは第３図ハの
如くφ0を（１／２）jに分周したものとなつている。
れにより、インバータゲート５の出力は“１”と
なり、アンドゲート４ｂは１／Ｋ分周器７の出力
をそのまゝ通過させる。なお、回路動作に先立つ
て第３図イの如きReset信号が与えられ、これに
よりカウンタ３およびシフトレジスタ６の内容は
ゼロクリアされているものとする。この時点では
Q1＝“０”であるので、選択回路８１からは第３
図ロの如き原クロツクφ0がそのまま出力される。
その後、動作が進んで Q1＝Q2＝……＝Qj＝１ Qj+1＝Qj+2＝……＝Qo＝“０” になると1/2分周器９１〜９ｊがｊ段挿入される
ことゝなり、そのときのクロツクφSは第３図ハの
如くφ0を（１／２）jに分周したものとなつている。
シフトレジスタ６に対するシフトクロツクは１／
Ｋ分周器７を介して与えられるから、インバータ
５の出力が“１”である限りクロツクφSのＫ周期
毎に1/2分周器が１つずつ付け加わることになり、
これにより周期は２倍、４倍、８倍……となつて
行く。すなわち、クロツクφSの周波数は最初のＫ
クロツクは原クロツクφ0の周波数そのまゝであ
るが、その後1/2、そのＫクロツク後はさらにそ
の1/2の周波数……と云う具合に、Ｋクロツク毎
に周波数が1/2になる。つまり、φSの或る時点で
の周期は測定開始からの経過時間に略比例する、
換言すればどの時点でもそのときの周期が経過時
間に略等しい相対的精度を有することになる。
Ｋ分周器７を介して与えられるから、インバータ
５の出力が“１”である限りクロツクφSのＫ周期
毎に1/2分周器が１つずつ付け加わることになり、
これにより周期は２倍、４倍、８倍……となつて
行く。すなわち、クロツクφSの周波数は最初のＫ
クロツクは原クロツクφ0の周波数そのまゝであ
るが、その後1/2、そのＫクロツク後はさらにそ
の1/2の周波数……と云う具合に、Ｋクロツク毎
に周波数が1/2になる。つまり、φSの或る時点で
の周期は測定開始からの経過時間に略比例する、
換言すればどの時点でもそのときの周期が経過時
間に略等しい相対的精度を有することになる。
次に、或る時点で事象E1〜Enのうちの最も早
い事象Eiが第３図ニの如く生起すると、オアゲー
ト１の出力が第３図ホの如く“１”となつてアン
ドゲート４ａがφSを通過させるようになるので、
カウンタ３はφSのクロツク数をカウントし始め
る。その後、他の事象のEjが第３図ヘの如く生起
すると、これは対応するラツチ回路２ｊのストロ
ーブ信号として用いられ、これによりラツチ回路
２ｊにはその時点のカウンタ３の内容がラツチさ
れる。第３図の例では“３”が記録される。な
お、最も、早い事象Eiに対応するラツチ回路２ｉ
には、Eiが生起した時点でのカウンタ３の内容は
“０”であることから、“０”が記録される。
い事象Eiが第３図ニの如く生起すると、オアゲー
ト１の出力が第３図ホの如く“１”となつてアン
ドゲート４ａがφSを通過させるようになるので、
カウンタ３はφSのクロツク数をカウントし始め
る。その後、他の事象のEjが第３図ヘの如く生起
すると、これは対応するラツチ回路２ｊのストロ
ーブ信号として用いられ、これによりラツチ回路
２ｊにはその時点のカウンタ３の内容がラツチさ
れる。第３図の例では“３”が記録される。な
お、最も、早い事象Eiに対応するラツチ回路２ｉ
には、Eiが生起した時点でのカウンタ３の内容は
“０”であることから、“０”が記録される。
一方、オアゲート１の出力が“１”になると、
インバータ５の出力が“０”となつてアンドゲー
ト４ｂが閉じられるので、シフトレジスタ６へは
シフトクロツクが入力されなくなり、その後はク
ロツクφSの周期は一定に保たれることになる。
インバータ５の出力が“０”となつてアンドゲー
ト４ｂが閉じられるので、シフトレジスタ６へは
シフトクロツクが入力されなくなり、その後はク
ロツクφSの周期は一定に保たれることになる。
こうして、ラツチ回路２ａ〜２ｍには事象E1
〜Enの生起時間に関する情報が最も早く生起し
た事象の生起時点を基点（ｔ＝０）としてそれぞ
れ記録されるが、この記録のために用いられるク
ロツクの周波数が本当の測定開始点からの応答時
間に見合つたものとなつているので、無駄のない
効果的なデータを得ることができる。
〜Enの生起時間に関する情報が最も早く生起し
た事象の生起時点を基点（ｔ＝０）としてそれぞ
れ記録されるが、この記録のために用いられるク
ロツクの周波数が本当の測定開始点からの応答時
間に見合つたものとなつているので、無駄のない
効果的なデータを得ることができる。
なお、第１図においてアンドゲート４ｂとイン
バータ５を省略し、１／Ｋ分周器７の出力を直接
シフトレジスタ６のクロツク端子に入力するよう
にしても良く、このようにすれば、オアゲート１
の出力が“１”となつた後でもクロツクφSの周期
伸長が継続される形式の時間計測が行われる。
バータ５を省略し、１／Ｋ分周器７の出力を直接
シフトレジスタ６のクロツク端子に入力するよう
にしても良く、このようにすれば、オアゲート１
の出力が“１”となつた後でもクロツクφSの周期
伸長が継続される形式の時間計測が行われる。
この発明によれば、フオツトセンサアレイの各
センサの出力を量子化するための計時装置におい
て、所定クロツク数毎に次第にその周期が長くな
るクロツクパルスを発生させるとゝもに、このク
ロツクパルスの計数を全事象中で最も早く生起し
た事象の生起時点から開始するようにしたので、
ハードウエア量が少ないにもかゝわらず如何なる
生起時間に対しても常に過不足のない精度をもつ
データを得ることができる利点がもたらされる。
センサの出力を量子化するための計時装置におい
て、所定クロツク数毎に次第にその周期が長くな
るクロツクパルスを発生させるとゝもに、このク
ロツクパルスの計数を全事象中で最も早く生起し
た事象の生起時点から開始するようにしたので、
ハードウエア量が少ないにもかゝわらず如何なる
生起時間に対しても常に過不足のない精度をもつ
データを得ることができる利点がもたらされる。
第１図はこの発明の実施例を示す構成図、第２
図は第１図における選択回路の具体例を示す構成
図、第３図は第１図の動作を説明するためのタイ
ミングチヤート、第４図は計時方式の従来例を示
す概略図である。 符号説明、１，８ｃ……オアゲート、２，２ａ
〜２ｍ……ラツチ回路、３，１３，１３ａ〜１３
ｎ……カウンタ、４ａ，４ｂ，８ａ，８ｂ，１
２，１２ａ〜１２ｎ……アンドゲート、５，８ｄ
……インバータゲート、６……シフトレジスタ、
７……１／Ｋ分周器、８１，８２……８Ｎ……選
択回路、９１，９２……９Ｎ……1/2分周器、１
１，１１ａ〜１１ｎ……センサ。
図は第１図における選択回路の具体例を示す構成
図、第３図は第１図の動作を説明するためのタイ
ミングチヤート、第４図は計時方式の従来例を示
す概略図である。 符号説明、１，８ｃ……オアゲート、２，２ａ
〜２ｍ……ラツチ回路、３，１３，１３ａ〜１３
ｎ……カウンタ、４ａ，４ｂ，８ａ，８ｂ，１
２，１２ａ〜１２ｎ……アンドゲート、５，８ｄ
……インバータゲート、６……シフトレジスタ、
７……１／Ｋ分周器、８１，８２……８Ｎ……選
択回路、９１，９２……９Ｎ……1/2分周器、１
１，１１ａ〜１１ｎ……センサ。
Claims (1)
- 【特許請求の範囲】 １ 結像される対象物像に対応した応答時間にて
出力を生起するフオトセンサアレイの各センサの
出力を量子化するための計時装置において、 前記応答時間の測定開始時点で起動され所定ク
ロツク数毎に次第にその周期が長くなるクロツク
パルスを発生するクロツクパルス発生回路と、前
記各センサの出力生起信号のすべてを入力してそ
の論理和出力を発生するゲート回路と、該ゲート
回路の出力発生に応答して前記クロツクパルス発
生回路に対しその時点の周期に固定した周期のク
ロツクパルスを発生させる周期固定手段と、該周
期固定手段により固定された周期の前記クロツク
パルスを前記ゲート回路の出力発生に応答して計
数するカウンタ回路と、前記各センサのそれぞれ
に対応して設けられ、対応するセンサの出力生起
時点で前記カウンタ回路の計数値を各センサの量
子化出力としてラツチするラツチ回路と、を備え
て成ることを特徴とする計時装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61123418A JPS62280679A (ja) | 1986-05-30 | 1986-05-30 | 計時装置 |
| US07/037,152 US4737942A (en) | 1986-05-30 | 1987-04-10 | Time measuring device |
| DE19873714901 DE3714901A1 (de) | 1986-05-30 | 1987-05-05 | Zeitmessvorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61123418A JPS62280679A (ja) | 1986-05-30 | 1986-05-30 | 計時装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62280679A JPS62280679A (ja) | 1987-12-05 |
| JPH0455272B2 true JPH0455272B2 (ja) | 1992-09-02 |
Family
ID=14860062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61123418A Granted JPS62280679A (ja) | 1986-05-30 | 1986-05-30 | 計時装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4737942A (ja) |
| JP (1) | JPS62280679A (ja) |
| DE (1) | DE3714901A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0761004B2 (ja) * | 1987-10-31 | 1995-06-28 | 富士電機株式会社 | クロック発生回路 |
| US4979177A (en) * | 1989-10-26 | 1990-12-18 | Tektronix, Inc. | Enhanced counter/timer resolution in a logic analyzer |
| JPH0534474A (ja) * | 1991-08-01 | 1993-02-09 | Mitsubishi Electric Corp | 計測タイマ装置 |
| US5511047A (en) * | 1992-07-30 | 1996-04-23 | Mitsubishi Denki Kabushiki Kaisha | High resolution timer using low resolution counter |
| JP3178595B2 (ja) * | 1996-09-04 | 2001-06-18 | 富士電機株式会社 | 時間測定装置 |
| US7462811B2 (en) * | 2004-11-24 | 2008-12-09 | Eastman Kodak Company | Light detection circuit |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5110638B2 (ja) * | 1972-07-10 | 1976-04-05 | ||
| GB1525570A (en) * | 1974-11-21 | 1978-09-20 | Lucas Industries Ltd | Apparatus for generating a digital count proportional to an input frequency |
| JPS5313477A (en) * | 1976-07-23 | 1978-02-07 | Nippon Steel Corp | Operating time measuring system for mechanism |
| US4107600A (en) * | 1976-12-13 | 1978-08-15 | General Electric Company | Adaptive frequency to digital converter system |
| US4160154A (en) * | 1977-01-10 | 1979-07-03 | Bunker Ramo Corporation | High speed multiple event timer |
| JPS5750086U (ja) * | 1980-09-08 | 1982-03-20 | ||
| DE3240891C2 (de) * | 1982-11-05 | 1984-11-15 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Zählschaltung zum Messen von Zeitintervallen |
| DE3244249A1 (de) * | 1982-11-30 | 1984-05-30 | Robert Bosch Gmbh, 7000 Stuttgart | Zaehlvorrichtung |
| JPH0727040B2 (ja) * | 1986-03-05 | 1995-03-29 | 富士電機株式会社 | 時間測定装置 |
-
1986
- 1986-05-30 JP JP61123418A patent/JPS62280679A/ja active Granted
-
1987
- 1987-04-10 US US07/037,152 patent/US4737942A/en not_active Expired - Fee Related
- 1987-05-05 DE DE19873714901 patent/DE3714901A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE3714901A1 (de) | 1987-12-03 |
| DE3714901C2 (ja) | 1991-03-28 |
| JPS62280679A (ja) | 1987-12-05 |
| US4737942A (en) | 1988-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0455272B2 (ja) | ||
| SU1661653A1 (ru) | Измерительный прибор | |
| SU922876A1 (ru) | Устройство для контроля блоков памяти 1 | |
| SU1725394A1 (ru) | Счетное устройство | |
| SU1341651A2 (ru) | Устройство дл формировани гистограммы | |
| SU1114897A1 (ru) | Устройство дл счета фотонов | |
| SU1269163A1 (ru) | Устройство дл определени положени объектов | |
| SU1265795A1 (ru) | Устройство быстрого преобразовани сигналов по Уолшу с упор дочением по Адамару | |
| SU423095A1 (ru) | Цифровой измеритель центра прямоугольныхвидеоимпульсов | |
| SU1328762A1 (ru) | Цифровой фазометр мгновенных значений | |
| SU924509A1 (ru) | Регистрирующее устройство с точечной записью | |
| SU1310822A1 (ru) | Устройство дл определени старшего значащего разр да | |
| SU599268A1 (ru) | Измеритель пиковых значений импульсов случайных последовательностей | |
| SU1290191A1 (ru) | Измеритель частоты | |
| SU1109781A1 (ru) | Устройство дл передачи сообщений в адаптивных телеметрических системах | |
| SU1188696A1 (ru) | Цифровой измеритель отношени временных интервалов | |
| SU1149241A1 (ru) | Устройство дл ввода информации от датчиков | |
| SU601625A1 (ru) | Преобразователь частота -код | |
| SU1425834A1 (ru) | Устройство дл измерени отношений временных интервалов | |
| SU788026A1 (ru) | Цифровой фазометр дл измерени среднего значени сдвига фаз | |
| JP2000059206A (ja) | パルス入力回路におけるパルスカウント方式 | |
| SU1478126A1 (ru) | Устройство дл измерени скорости движени | |
| RU2177637C2 (ru) | Многоканальный знаковый коррелометр | |
| SU1659881A1 (ru) | Устройство дл определени математического ожидани случайного сигнала | |
| SU1464172A1 (ru) | Устройство дл определени стационарности случайного процесса |