JPH0455653U - - Google Patents

Info

Publication number
JPH0455653U
JPH0455653U JP9955790U JP9955790U JPH0455653U JP H0455653 U JPH0455653 U JP H0455653U JP 9955790 U JP9955790 U JP 9955790U JP 9955790 U JP9955790 U JP 9955790U JP H0455653 U JPH0455653 U JP H0455653U
Authority
JP
Japan
Prior art keywords
input
output
station number
terminal device
detecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9955790U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP9955790U priority Critical patent/JPH0455653U/ja
Publication of JPH0455653U publication Critical patent/JPH0455653U/ja
Pending legal-status Critical Current

Links

Description

【図面の簡単な説明】
第1図は、本考案のハード構成の一実施例を示
すブロツク図。第2図は、本考案に係る演算処理
部の機能構成図。第3図、第4図は、本考案の端
末装置の有する判断処理機能の一例を示すフロー
チヤート図。第5図は、従来のシステムの演算処
理部の機能構成図。第6図は、従来の入出力制御
方法を示すフローチヤート図。 1……主制御装置、2……端末装置、3……通
信線、4……通信部、5……局番設定スイツチ、
6……入力ポート、7……出力ポート、8……演
算処理部、19……演算手段、20……出力保持
手段。

Claims (1)

  1. 【実用新案登録請求の範囲】 主制御装置1と、入力ポート6および出力ポー
    ト7を備えた複数の端末装置2を各々通信線3で
    接続し、主制御装置1からの通信制御指令により
    端末装置2側の入出力ポート6,7を制御するI
    /O制御システムにおいて、 各端末装置2側に、主制御装置1との通信を制
    御する通信部4と、端末装置2の局番を設定する
    局番設定スイツチ5と、入出力ポート6,7や主
    制御装置1と端末装置2の通信および端末装置2
    内の各種制御を行う演算処理部8を設けると共に
    、 当該演算処理部8内に、前記局番設定スイツチ
    5の状態を検出するスイツチ検出手段9と、主制
    御装置1から送信されてくる指令データの中から
    端末装置2の局番成分を取り出す局番解読手段1
    0と、当該局番解読手段10で解読した局番と前
    記スイツチ検出手段9で検出した局番の一致を判
    定する局番一致判定処理手段11と、前記指令デ
    ータの中から入出力指令を解読する入出力指令解
    読手段12と、入出力指令解読手段12の結果を
    受けて出力信号をON/OFF制御する出力制御
    手段13と、入力ポート6の状態を検出する入力
    検出手段14と、入出力指令解読手段12の結果
    を受けて入力ポート6の状態を主制御装置1側に
    送信処理する入力処理手段15と、入力検出手段
    15で検出した複数の入力信号の論理和や論理積
    を演算処理する演算手段19と、その演算結果が
    真あるいは偽になるまで、あるいは入力検出手段
    14が所定のレベルの信号を入力するまで出力ポ
    ート7から所定のレベルの信号を出力保持するよ
    うにした出力保持手段20とを設けたことを特徴
    とするI/O制御システム。
JP9955790U 1990-09-21 1990-09-21 Pending JPH0455653U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9955790U JPH0455653U (ja) 1990-09-21 1990-09-21

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9955790U JPH0455653U (ja) 1990-09-21 1990-09-21

Publications (1)

Publication Number Publication Date
JPH0455653U true JPH0455653U (ja) 1992-05-13

Family

ID=31841570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9955790U Pending JPH0455653U (ja) 1990-09-21 1990-09-21

Country Status (1)

Country Link
JP (1) JPH0455653U (ja)

Similar Documents

Publication Publication Date Title
JPH0455653U (ja)
JPS646376B2 (ja)
JPH02219160A (ja) バス制御装置
JPH02134728U (ja)
JPS62182960A (ja) 入出力制御装置の接続検知装置
JPS6451334U (ja)
JPS57150058A (en) Information processing system
JPS6137505U (ja) 監視制御系の二重警報鳴動回路
JPH04120646A (ja) 初期値設定方式
JPS61173070U (ja)
JPS62192487U (ja)
JPS62125957U (ja)
JPH0255791U (ja)
JPH0245473U (ja)
JPS61192353U (ja)
JPH02125304A (ja) プログラマブルコントローラ
JPH01315864A (ja) 情報処理システムのデータ制御回路
JPS63188758U (ja)
JPH0453257U (ja)
JPH03115479U (ja)
JPH0356279U (ja)
JPS6353198U (ja)
Milanovic et al. Using deterministic signals on parametric identification of processes.
JPH0223185U (ja)
JPS61172301U (ja)