JPH0456314A - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法

Info

Publication number
JPH0456314A
JPH0456314A JP2167989A JP16798990A JPH0456314A JP H0456314 A JPH0456314 A JP H0456314A JP 2167989 A JP2167989 A JP 2167989A JP 16798990 A JP16798990 A JP 16798990A JP H0456314 A JPH0456314 A JP H0456314A
Authority
JP
Japan
Prior art keywords
gas
impurity
decomposed
semiconductor film
reaction tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2167989A
Other languages
English (en)
Other versions
JP2752235B2 (ja
Inventor
Katsunori Ishihara
石原　勝則
Yuichi Mikata
見方　裕一
Katsuya Okumura
勝弥 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP2167989A priority Critical patent/JP2752235B2/ja
Priority to KR1019910010382A priority patent/KR950004588B1/ko
Priority to US07/719,362 priority patent/US5250463A/en
Publication of JPH0456314A publication Critical patent/JPH0456314A/ja
Priority to US08/467,127 priority patent/US5702529A/en
Application granted granted Critical
Publication of JP2752235B2 publication Critical patent/JP2752235B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/30—Diffusion for doping of conductive or resistive layers
    • H10P32/302—Doping polycrystalline silicon or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3442—N-type

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は半導体基板の製造方法に関する。
（従来の技術） 周知の通り、半導体装置を形成する際に、基板の上に半
導体膜を形成することか多用されるように成っており、
特に多結晶シリコン膜の半導体膜は電極や配線などとし
て利用されている。そしてこの半導体膜は、現在量も広
く使用されている方法の１つである減圧ＣＶＤ　（Ｃｈ
ｅａ＋１ｃａｌ　Ｖａｐｏ−ｒ　Ｄｅｐｏｓｉｔｉｏｎ
）法で形成される。
従来、多結晶シリコン膜の半導体膜は、減圧ＣＶＤ法を
用いて最初に不純物を添加していない多結晶シリコン膜
を基板上に堆積し、その後の工程で熱拡散あるいはイオ
ン注入法により、不純物を添加して形成していた。
しかし膜の形成工程をさらに短縮するために、減圧ＣＶ
Ｄ法を用いて多結晶シリコン膜を基板上に堆積する際に
、同時に不純物を添加する多結晶シリコン半導体膜の堆
積方法（ｉｎ　５ｉｔｕ　ｄｏｐｅｄ　ｐｏｌｙｓｉｌ
ｉｃｏｎ法）が行われていた。
ここで従来の多結晶シリコン半導体膜の形成方法につい
て第６図および第７図を参照して説明する。
第６図は膜形成の装置の概略を示す構成図であり、第７
図は半導体膜中の不純物濃度および半導体膜の堆積速度
を示す特性図である。図において、まず膜形成の装置を
説明する。１は反応容器を形成する縦形の反応管であり
、この内部には半導体膜を形成しようとする基板、例え
ば複数の半導体ウェーハ２を減圧下で収納できるように
形成してあり、また側壁の外周面にはヒータ３を装着し
て内部を所定の温度に加熱できるようにしである。
さらに反応管１の上部には、管内部を排気して所定の圧
力に減圧する図示しない真空ポンプが接続された排気口
４が設けられており、側壁の下部にはそれぞれの片端が
外側から内側に向けて貫通し開口して、反応管１の内部
にガスを導入する第１のガス導入管５と第２のガス導入
管６とか設けられている。なお第１のガス導入管５の供
給ロアからは原料ガス、例えばモノシラン（Ｓ　Ｉ　Ｈ
４）が、第２のガス導入管６の供給口８からは不純物ガ
ス、例えばホスフィン（ＰＨ３）が各ガス導入管の他端
に設けた図示しないそれぞれのガス供給源より各ガス導
入管の中間に設けた第１および第２のバルブ９．１０を
介して反応管１内に供給される。
なお１１は、反応管内に立設する石英製のボートであり
、その複数の棚部に１枚づつ、間にガスが通流する空間
を設けて複数の半導体ウェーハ２を水平に保持する。
以上のように構成される装置での、従来の第１の方法と
して、いわゆるｉｎ　５ｉｔｕ　ｄｏｐｅｄ　ｐｏｌｙ
ｓｉ−１ｉｃｏｎ法による基板上への半導体膜の形成方
法について説明する。
反応管１内にボート１１に保持した複数の半導体ウェー
ハ２を収納し、反応管１内を真空ポンプで排気して所定
の圧力にし、かっヒータ３により所定温度に保持する。
続いて真空ポンプで排気しながら閉止していた第１のバ
ルブ９、第２のバルブ１０を開き、第１のガス導入管５
からモノシラン、第２のガス導入管６からホスフィンを
同時に反応管ｌ内に各々の所定流量でもって導入する。
そして半導体ウェーハ２上に所定の厚さの多結晶シリコ
ン膜を形成しながら、この多結晶シリコン膜に不純物の
燐を吸着させ、添加する。その後、各バルブを閉じ、反
応管１の真空を破って内部より燐が添加された多結晶シ
リコン膜が形成した半導体ウェーハ２を取り出す。
このようにして燐が添加された多結晶シリコン膜を形成
する場合には、次のような問題がある。それは半導体ウ
ェーハ２の反応管１内における位置、つまり第１および
第２のガス導入管５，６の各−端のガス供給ロア、８か
らの距離によって、第７図に横軸にガス供給口からの距
離、縦軸に半導体膜中の不純物濃度および半導体膜の堆
積速度をとって示す通り、不純物濃度と多結晶シリコン
膜の堆積速度が異なる。すなわち各半導体ウェーハ間で
ウェーハ上に形成される膜が不均一なものになってしま
う問題である。これは不純物（Ｐ）が半導体膜（多結晶
シリコン膜）の表面に吸着している場合、半導体原子（
Ｓｉ）の付着確率が小さくなることにより堆積速度が落
ちることと、反応容器内における不純物（Ｐ）を供給す
る不純物ガス（ＰＨ３）の熱分解速度と半導体膜を形成
する原料ガス（Ｓ　ｚ　Ｈ４）の熱分解速度とが違うた
めに、不純物ガス＜　ｐ　ａ　ｓ　）の場所による濃度
分布ができるためである。
次にこのような熱分解速度の違いから生じる不純物ガス
の濃度勾配を無くした従来の第２の半導体膜の形成方法
について説明する。
それは先の第１の方法と同様の装置において、以下のよ
うに行われる。
はじめに反応管１内にボート１１に保持した複数の半導
体ウェーハ２を収納し、反応管１内を排気して所定の圧
力にし、かつヒータ３により所定温度に保持する。続い
て閉止していた第１のバルブ９のみを開き、第１のガス
導入管５の供給ロアからモノシランを反応管１内に所定
流量でもって導入する。この時第２のバルブ１０は閉止
しておく。
そして半導体ウェーハ２上に最終の厚さより薄い所定の
厚さの多結晶シリコン膜を形成する。次に第１のバルブ
９を閉止して第２のバルブ１０を開き、第２のガス導入
管６の供給口８からホスフィンを反応管１内に所定流量
でもって導入する。そして半導体ウェーハ２上に堆積し
た多結晶シリコン膜に燐を吸着させ、添加する。さらに
上記の手順でモノシランおよびホスフィンを交互に流し
分け、多結晶シリコン膜の堆積と燐の吸着、添加を繰り
返して行い、燐か添加された所定の最終厚さの多結晶シ
リコン膜を形成する。その後、各バルブを閉じ、反応管
１の真空を破って内部より燐が添加された多結晶シリコ
ン膜か形成した半導体ウェーハ２を取り出す。
このようにして燐が添加された多結晶シリコン膜を形成
する場合には、次のような問題がある。それはこのよう
な方法では各半導体ウェーハ２上に形成される膜の均一
性は向上するものの、より高濃度の燐を含む膜厚の厚い
多結晶シリコン膜を形成するためには、モノシランおよ
びホスフィンを交互に流し分ける工程を頻度多く繰り返
し行わなければならなくなり、作業時間が増大すること
と、同じ膜厚でも繰り返し頻度により一定の値以上に添
加する燐の濃度を高くすることが出来なくなるという問
題である。これは多結晶シリコン膜中の燐濃度は多結晶
シリコン膜上への燐の吸着量と多結晶シリコン膜の膜厚
によって決まるためである。
すなわち、ある大きさの多結晶シリコン膜上べの燐の吸
着量は一定であり、１回の膜形成での膜厚を薄くしない
と添加する燐の濃度を高くできないからである。
（発明が解決しようとする課題） 上記のような状況に鑑みて本発明はなされたもので、そ
の目的とするところは、基板上に不純物が添加された半
導体膜を形成するに際し、形成された半導体膜は膜厚が
均一で、不純物濃度が均一かつ高濃度なものであり、そ
の形成にあたり製造性が良い半導体基板の製造方法を提
供することにある。
［発明の構成コ （課題を解決するための手段） 本発明の半導体基板の製造方法は、減圧した反応容器内
に半導体膜を形成する原料ガスを導入して半導体膜を堆
積し、かつ前記反応容器内に不純物ガスを導入して所定
の不純物を前記半導体膜に添加し、基板上に不純物が添
加された半導体膜を形成するに際し、前記反応容器内の
前記原料ガスと前記不純物ガスとは、その一部が少なく
とも各々異なる手段により独立にガス分解されたもので
あることを特徴とするものであり、また不純物ガスを前
記反応容器外でガス分解した後に前記反応容器内に導入
することを特徴とするものであり、さらに不純物ガスを
加熱、プラズマ放電、光励起の少なくとも１つの手段を
用いてガス分解することを特徴とするものである。
（作用） 上記のように構成された半導体基板の製造方法は、原料
ガスと不純物ガスとは同一の温度、圧力の条件下ではガ
ス分解速度に差があるために、半導体膜の堆積と不純物
濃度の均一化および不純物濃度の高濃度化ができないこ
とより、原料ガスをガス分解して半導体膜を堆積する反
応容器とは別の反応容器で温度あるいはガス分解方法を
変えて不純物ガスをガス分解した後に、これを原料ガス
がガス分解している反応容器内に導入して、両ガスが十
分にガス分解している状態で基板上に不純物が添加され
た半導体膜を形成する。あるいは反応容器内で原料ガス
をガス分解して半導体膜を堆積した後、同一反応容器内
で原料ガスと異なるガス分解条件下で不純物ガスをガス
分解し、堆積した半導体膜に不純物を添加し、基板上に
不純物か添加された半導体膜を形成する。このような方
法を取れば不純物ガスのガス分解も十分に進み、半導体
膜の堆積の位置による差が減少し、不純物濃度の均一化
、高濃度化が行える。
（実施例） 以下、本発明の実施例を図面を参照して説明する。尚、
説明にあたり従来と同一箇所には同一の符号を付して説
明を省略し、異なる箇所について説明する。
まず本発明の第１の実施例を第１図および第２図を用い
て説明する。
第１図は膜形成の装置の概略を示す構成図であり、第２
図は半導体膜中の不純物濃度を示す特性図である。
図において、１５は副反応容器を形成する縦形の副反応
管であり、これは反応管１とは別に、第２のバルブ１０
とホスフィンの図示しないガス供給源との間の第２のガ
ス導入管６の中間部に直列に挿入され、なおかつ反応管
１に近い位置に挿入されている。尚、６ａは第２のガス
導入管６のガス供給源と副反応管１５との間を接続する
第１の供給管部であり、この中間には第３のバルブ１６
が設けられている。また６ｂは第２のガス導入管６の副
反応管１５と反応管１との間を接続する第２の供給管部
である。さらに副反応管１５は側壁の外周面に副ヒータ
１７を装着して内部を所定の温度に加熱できるようにし
てあり、また内部にはガス供給源から第１の供給管部を
介して導入したガスが第２の供給管部を通して反応管１
に直接排出しないように、底面から副反応管１５内の高
さの中間部までの高さの隔壁１８が内部を略２分するよ
うに立設している。
以上のように構成される装置で、基板上に半導体膜を形
成する方法について説明する。
反応容器である反応管１内にボート１１に保持した複数
の基板、すなわち半導体ウェーハ２を収納し、反応管１
内をヒータ３により加熱をして５８０℃の温度に保持す
る。同様に副反応管１５内を副ヒータ１７により加熱を
して７００℃の温度に保持する。次に第１のバルブ９と
第３のバルブ１６を閉じたままにして第２のバルブ１０
を開き、排気口４に接続した図示しない真空ポンプで排
気をして、反応管１内と副反応管１５内を０　、　５　
Ｔｏｒｒの圧力にする。続いて真空ポンプで排気をしな
がら閉止していた第１のバルブ９、第３のバルブ１６を
開き、第１のガス導入管５から原料ガスのモノシランを
１００８ＣＣＨの流量で反応管１内に導入し、同時に第
２のガス導入管６から不純物ガスのホスフィンを１１０
５ＣＣの流量で反応管１内に導入する。このときガス供
給源から第１の供給管部６ａを通じて副反応管１５内に
導入したホスフィンは、隔壁１８で仕切られた副反応管
１５内を通流する間に加熱され、熱によりガス分解され
た状態で第２の供給管部６ｂを通じて反応管１内に導入
される。そして半導体ウェーハ２上に３０００オングス
トロームの厚さの多結晶シリコン膜を形成しながら、こ
の多結晶シリコン膜に不純物の燐を吸着させ、添加する
。その後、各バルブを閉じ、反応管１の真空を破って内
部より燐が添加された多結晶シリコン膜が形成した半導
体ウェーハ２を取り出す。
このようにして得られた半導体ウェーハ２について９０
０℃、Ｎ２の雰囲気中でアニール処理を行った後、燐が
添加された多結晶シリコン膜の不純物濃度を調べた。そ
の結果は第２図に横軸に第２のガス導入管６のガス供給
口からの距離を取り、縦軸に半導体膜中の不純物濃度を
取って示すように、ガス供給口からの距離による燐濃度
の差はほとんどなく、均一な不純物濃度分布と成ってい
ることが示された。また半導体ウェーハに堆積した多結
晶シリコン膜の膜厚も均等なものであった。
これは半導体ウェーハが収納された反応管１に導入され
る前にホスフィンを副反応管１５内に導入して熱によっ
てガス分解するため、反応管１内でのホスフィンの濃度
が高くなり、従来、反応管１の中の同一温度条件下での
モノシランとホスフィンの熱分解速度が異なり、ホスフ
ィンの濃度が低いことから生じる半導体ウェーハ間の不
純物濃度のバラツキがなくなったからである。
尚、上記の実施例の他に反応管内温度を３００℃〜１０
００℃の範囲で調整し、圧力を１■Ｔｏｒｒ〜１０Ｔｏ
ｒｒの範囲で調整して燐が添加された多結晶シリコン膜
が堆積した半導体ウェーハを形成したところ、調整範囲
内ではいずれも均一かつ高濃度な燐濃度の膜の形成が得
られた。
次に本発明の第２の実施例を第１図および第３図を用い
て説明する。尚、第３図はホスフィンの流出時間に対す
る半導体膜中の不純物濃度を示す特性図である。
第２の実施例は、第１の実施例と同じ装置を用いて実施
するもので、原料ガスと不純物ガスをそれぞれ別々に流
すことにより基板上に半導体膜の堆積を行うものであり
、次のように行われる。
第１の実施例と同一の反応管１および副反応管１５の温
度、圧力条件のもとに、反応管１に半導体ウェーハ２を
収納する。そして第２のバルブ１０を閉じた状態で第１
のバルブ９を開き、モノシランを１００８ＣＣＨの流量
で反応管１内に導入し、多結晶シリコン膜を膜厚が５０
０オングストロームに成るまで堆積する。続いて第１の
バルブ９を閉じ、第２のバルブ１０と第３のバルブ１６
を開き、ホスフィンを副反応管１５内でガス分解しなが
ら１０８ＣＣＨの流量で反応管１内に導入する。この時
反応管１内にホスフィンを流出させる時間を所望する多
結晶シリコン膜中の燐濃度となるように設定する。ホス
フィンの所定の導入が終わったら第２のバルブ１０を閉
じる。さらに前述のモノシラン、ホスフィンを反応管１
へ導入して行う工程を６回繰り返し、所望する燐濃度の
多結晶シリコン膜を膜厚が３０００オングストロームに
成るように半導体ウェーハ上に堆積する。
このようにして得られた半導体ウェーハ２について９０
０℃、Ｎ２の雰囲気中でアニール処理を行った後、燐が
添加された多結晶シリコン膜中の燐濃度を螢光Ｘ線にて
分析して調べた。その結果は第３図に横軸に反応管１へ
のホスフィンの流出時間を取り、縦軸に半導体膜中の不
純物濃度を取って示す実線Ｘのように、多結晶シリコン
膜中の燐濃度は反応管１へのホスフィンの流出時間が長
くなるほど増加することが判る。なお同図中の破線Ｙは
従来の方法による場合を比較するために示してあり、こ
れによると−回の流出時間が１０分間以上になると時間
をかけても燐濃度は増加しないことが判る。
このように本発明の第２の実施例によれば、膜厚が均等
で均一かつ非常に高濃度な燐濃度を有する多結晶シリコ
ン膜を堆積した半導体ウエーノ＼を得ることができる。
尚、上記の実施例のほかに第１の実施例と同一の温度範
囲、圧力範囲に調整して膜の堆積を実施したところ、調
整範囲内ではいずれも膜厚が均等で均一かつ非常に高濃
度な燐濃度の膜の形成が得られた。
さらに本発明の第３の実施例を第４図を用いて説明する
。
第４図は本発明の第３の実施例に係わる膜形成の装置の
概略を示す構成図である。２０および２１はそれぞれ放
電電極であり、これらは水平方向の断面が円弧状に形成
されており、また反応管１の側壁の内面に沿ってボート
１１を間にして対向するように設けられている。さらに
各放電電極２０．２１は図示しない電源に開閉器を介し
て接続していて、開閉器を投入することにより反応管１
の内部でプラズマ放電を行うように設けられている。
以上のように構成される装置で、基板上に半導体膜を形
成する方法について説明する。まず反応管１内にボート
１１に保持した複数の半導体ウェーハ２を収納し、反応
管１内を真空ポンプで排気して所定の圧力にし、かつヒ
ータ３により所定温度に保持する。続いて真空ポンプで
排気しながら閉止していた第１のバルブ９のみを開き、
第１のガス導入管５の供給ロアからモノシランを反応管
１内に所定流量でもって導入する。この時第２のバルブ
１０は閉止しておく。そして半導体ウェーハ２上に最終
の厚さより薄い所定の厚さの多結晶シリコン膜を形成す
る。次に第１のバルブ９を閉止し、開閉器を投入して放
電電極２０．２１に所定の電圧を印加し、反応管１内で
プラズマ放電を行うようにして第２のバルブ１０を開き
、第２のガス導入管６の供給口８からホスフィンを反応
管１内に所定流量でもって導入する。そしてプラズマ放
電でホスフィンをプラズマ化することによりガス分解し
、半導体ウェーハ２上に堆積した多結晶シリコン膜に燐
を添加する。所定の燐の添加が終わった後節２のバルブ
１０を閉止し、開閉器を切ってプラズマ放電を停止する
。さらに上記の手順でモノシランおよびホスフィンを交
互に流し分け、多結晶シリコン膜の堆積と燐の添加を繰
り返して行い、燐が添加された所定の最終厚さの多結晶
シリコン膜を形成する。その後、開閉器を切って各バル
ブを閉じ、反応管１の真空を破って内部より燐が添加さ
れた多結晶シリコン膜が形成した半導体ウェーハ２を取
り出す。
このようにして得られた本実施例の半導体ウェーハも本
発明の第２の実施例によるものと同様に、膜厚が均等で
均一かつ非常に高濃度な燐濃度を有する多結晶シリコン
膜を堆積したものであった。
またさらに本発明の第４の実施例を第５図を用いて説明
する。
第５図は本発明の第４の実施例に係わる膜形成の装置の
概略を示す構成図である。２５は縦形の反応管であり、
この側壁の下部には放射光を内部に取り入れる取入口２
６が開口している。またこの取入口２６には放射光源装
置２７からの放射光を導く導入路２８が接続されており
、さらに開口を気密に閉塞するとともに放射光を透過す
る透過体２９か設けられている。なお放射光源装置２７
の放射光として紫外線を用い、その放射光源には例えば
ハロゲンランプあるいは水銀ランプ等が使用されている
。
以上のように構成される装置で、基板上に半導体膜を形
成する方法について説明する。尚、本実施例は上述の第
３の実施例でホスフィンを、プラズマ放電によりガス分
解する代りに放射光でガス分解するもので、以下具なる
部分について説明する。
第３の実施例と同様にして半導体ウェーハ２上に最終の
厚さより薄い所定の厚さの多結晶シリコン膜を形成する
。次に第１のバルブ９を閉止し、放射光源装置２７から
の放射光を取入口２６から反応管２５の中に投射しなが
ら第２のバルブ１０を開き、第２のガス導入管６の供給
口８からホスフィンを反応管１内に所定流量でもって導
入する。
そして放射光によりホスフィンを光励起することにより
ガス分解し、半導体ウェーハ２上に堆積した多結晶シリ
コン膜に燐を添加する。所定の燐の添加か終わった後に
第２のバルブ１０を閉止し、放射光源装置２７からの放
射光の投射を停止する。
さらに上記の手順でモノシランおよびホスフィンを交互
に流し分け、多結晶シリコン膜の堆積と燐の添加を繰り
返して行い、燐が添加された所定の最終厚さの多結晶シ
リコン膜を形成する。その後、放射光の投射を停止し各
バルブを閉じ、反応管１の真空を破って内部より燐が添
加された多結晶シリコン膜が形成した半導体ウェーハ２
を取り出す。
このようにして得られた本実施例の半導体ウェーハも本
発明の第２、第３の実施例によるものと同様に、膜厚が
均等で均一かつ非常に高濃度な燐濃度を有する多結晶シ
リコン膜を堆積したものであった。
尚、上記第３．第４の実施例では不純物ガスのプラズマ
化、放射光励起を行うに際し、反応管内で加熱とプラズ
マ放電あるいは放射光投射を同時に行っているが、プラ
ズマ放電あるいは放射光投射をそれぞれ単独に実施して
もよいし、第１の実施例のように不純物ガスのプラズマ
化、放射光励起を副反応管内で行い、その後反応管に導
いてもよい。また放射光も紫外線に限らずガス分解する
ガスにより分解効率のよい波長の放射光を選定すればよ
い。さらに原料ガス、不純物ガスは上記のものに限定さ
れるものではなく、原料ガスとしてジクロシラン（Ｓｉ
Ｈ３ＣＱ２）、不純物ガスとしてジボラン（Ｂ２Ｈ６）
あるいはアルシン（ＡｓＨ２）等要旨を逸脱しない範囲
内で本発明は適宜変更して実施し得るものである。
［発明の効果コ 以上の説明から明らかなように、本発明は、不純物が添
加された半導体膜を基板上に形成するに際し、反応容器
内の原料ガスと不純物ガスとを、その一部が少なくとも
各々異なる手段により独立にガス分解して半導体膜を形
成することにより、形成された半導体膜は膜厚が均等で
、不純物濃度が均一かつ高濃度なものとなり、その形成
にあたり製造性が良いという効果を有する。
【図面の簡単な説明】
第１図は本発明の第１の実施例に係わる装置の概略を示
す構成図、第２図は半導体膜中の不純物濃度を示す特性
図、第３図はホスフィンの流出時間に対する半導体膜中
の不純物濃度を示す特性図、第４図は本発明の第３の実
施例に係わる装置の概略を示す構成図、第５図は本発明
の第４の実施例に係わる装置の概略を示す構成図、第６
図は従来の装置の概略を示す構成図、第７図は半導体膜
中の不純物濃度および半導体膜の堆積速度を示す特性図
である。 １・・・反応管、　　　２・・・半導体ウェーハ、３・
・・ヒータ、　　　　１５・・・副反応管、１７・・・
副ヒータ。 代理人　　弁理士　　大　胡　典　夫 Ｘ：本免岨 Ｈ３ ；糺出時間 （分） 第 図 タＱイ六絵口ｎ’５ａ距−［（Ｃｍ） 第２図

Claims (3)

    【特許請求の範囲】
  1. （１）減圧した反応容器内に半導体膜を形成する原料ガ
    スを導入して半導体膜を堆積し、かつ前記反応容器内に
    不純物ガスを導入して所定の不純物を前記半導体膜に添
    加し、基板上に不純物が添加された半導体膜を形成する
    に際し、前記反応容器内の前記原料ガスと前記不純物ガ
    スとは、その一部が少なくとも各々異なる手段により独
    立にガス分解されたものであることを特徴とする半導体
    基板の製造方法。
  2. （２）不純物ガスを前記反応容器外でガス分解した後に
    前記反応容器内に導入することを特徴とする請求項１記
    載の半導体基板の製造方法。
  3. （３）不純物ガスを加熱、プラズマ放電、光励起の少な
    くとも１つの手段を用いてガス分解することを特徴とす
    る請求項１または２記載の半導体基板の製造方法。
JP2167989A 1990-06-26 1990-06-26 半導体基板の製造方法 Expired - Fee Related JP2752235B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2167989A JP2752235B2 (ja) 1990-06-26 1990-06-26 半導体基板の製造方法
KR1019910010382A KR950004588B1 (ko) 1990-06-26 1991-06-22 반도체기판의 제조방법
US07/719,362 US5250463A (en) 1990-06-26 1991-06-24 Method of making doped semiconductor film having uniform impurity concentration on semiconductor substrate
US08/467,127 US5702529A (en) 1990-06-26 1995-06-06 Method of making doped semiconductor film having uniform impurity concentration on semiconductor substrate and apparatus for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2167989A JP2752235B2 (ja) 1990-06-26 1990-06-26 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JPH0456314A true JPH0456314A (ja) 1992-02-24
JP2752235B2 JP2752235B2 (ja) 1998-05-18

Family

ID=15859740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2167989A Expired - Fee Related JP2752235B2 (ja) 1990-06-26 1990-06-26 半導体基板の製造方法

Country Status (3)

Country Link
US (2) US5250463A (ja)
JP (1) JP2752235B2 (ja)
KR (1) KR950004588B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194668A (ja) * 2007-04-12 2007-08-02 Hitachi Kokusai Electric Inc 基板処理装置
US8261692B2 (en) 2002-04-05 2012-09-11 Hitachi Kokusai Electric Inc. Substrate processing apparatus and reaction container
JP2021100093A (ja) * 2019-12-20 2021-07-01 東京エレクトロン株式会社 エッチング方法、基板処理装置、及び基板処理システム

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2819073B2 (ja) * 1991-04-25 1998-10-30 東京エレクトロン株式会社 ドープド薄膜の成膜方法
US5966627A (en) * 1996-08-30 1999-10-12 Lucent Technologies Inc. In-situ doped silicon layers
US6496648B1 (en) * 1999-08-19 2002-12-17 Prodeo Technologies, Inc. Apparatus and method for rapid thermal processing
US6410434B1 (en) * 2000-03-09 2002-06-25 Advanced Micro Devices, Inc. Method and apparatus for formation of in-situ doped amorphous semiconductor film
US6448180B2 (en) * 2000-03-09 2002-09-10 Advanced Micro Devices, Inc. Deposition of in-situ doped semiconductor film and undoped semiconductor film in the same reaction chamber
KR100441368B1 (ko) * 2002-05-08 2004-07-23 주식회사 엘지이아이 반용융 성형용 고전기전도도 동합금 및 그 제조 방법
US20060024442A1 (en) * 2003-05-19 2006-02-02 Ovshinsky Stanford R Deposition methods for the formation of polycrystalline materials on mobile substrates
US20100183818A1 (en) * 2006-09-06 2010-07-22 Seoul National University Industry Foundation Apparatus and method of depositing films using bias and charging behavior of nanoparticles formed during chemical vapor deposition

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63232419A (ja) * 1987-03-20 1988-09-28 Canon Inc 堆積膜形成法
JPH01227430A (ja) * 1988-03-08 1989-09-11 Sony Corp 気相成長方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4348428A (en) * 1980-12-15 1982-09-07 Board Of Regents For Oklahoma Agriculture And Mechanical Colleges Acting For And On Behalf Of Oklahoma State University Of Agriculture And Applied Sciences Method of depositing doped amorphous semiconductor on a substrate
JPS5935426A (ja) * 1982-08-24 1984-02-27 Toshiba Corp 半導体装置の高濃度不純物拡散法
JPS59120240A (ja) * 1982-12-27 1984-07-11 Semiconductor Energy Lab Co Ltd プラズマ気相反応装置
JPS6054443A (ja) * 1983-09-05 1985-03-28 Fujitsu Ltd プラズマ気相成長装置
JPS61114519A (ja) * 1984-11-09 1986-06-02 Nec Corp 気相成長装置
JPH071753B2 (ja) * 1985-08-08 1995-01-11 富士通株式会社 半導体装置の製造方法
JP2646582B2 (ja) * 1987-10-16 1997-08-27 松下電器産業株式会社 プラズマｃｖｄ装置
JPH01296611A (ja) * 1988-05-25 1989-11-30 Canon Inc 半導体薄膜堆積法
US5198387A (en) * 1989-12-01 1993-03-30 Texas Instruments Incorporated Method and apparatus for in-situ doping of deposited silicon

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63232419A (ja) * 1987-03-20 1988-09-28 Canon Inc 堆積膜形成法
JPH01227430A (ja) * 1988-03-08 1989-09-11 Sony Corp 気相成長方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8261692B2 (en) 2002-04-05 2012-09-11 Hitachi Kokusai Electric Inc. Substrate processing apparatus and reaction container
JP2007194668A (ja) * 2007-04-12 2007-08-02 Hitachi Kokusai Electric Inc 基板処理装置
JP2021100093A (ja) * 2019-12-20 2021-07-01 東京エレクトロン株式会社 エッチング方法、基板処理装置、及び基板処理システム

Also Published As

Publication number Publication date
KR920001627A (ko) 1992-01-30
US5702529A (en) 1997-12-30
US5250463A (en) 1993-10-05
KR950004588B1 (ko) 1995-05-02
JP2752235B2 (ja) 1998-05-18

Similar Documents

Publication Publication Date Title
JP3265042B2 (ja) 成膜方法
US5234869A (en) Method of manufacturing silicon nitride film
US4098923A (en) Pyrolytic deposition of silicon dioxide on semiconductors using a shrouded boat
JP2989063B2 (ja) 薄膜形成装置および薄膜形成方法
JP3067940B2 (ja) 窒化ケイ素薄膜の蒸着
US5254505A (en) Process of forming capacitive insulating film
US5928428A (en) Apparatus and method for manufacturing a semiconductor device
EP1420079A1 (en) Film-forming system and film-forming method
US20020197890A1 (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
JPH06293595A (ja) 均一性が向上した堆積ポリシリコン膜と、そのための装置
US5225378A (en) Method of forming a phosphorus doped silicon film
JPH0428227A (ja) 基板処理装置および基板処理方法
US5677235A (en) Method for forming silicon film
JPH0456314A (ja) 半導体基板の製造方法
JPS61117841A (ja) シリコン窒化膜の形成方法
EP0463863B1 (en) Gas-phase growing method for the method
JPS61232613A (ja) プラズマ気相反応装置
JPS6033352A (ja) 減圧ｃｖｄ装置
US6387445B1 (en) Tungsten layer forming method and laminate structure of tungsten layer
JP2005057133A (ja) 半導体デバイスの製造方法及び基板処理装置
EP4401113A1 (en) Semiconductor device production method, substrate processing method, substrate processing device, and recording medium
JP2723053B2 (ja) 薄膜の形成方法およびその装置
JP3076268B2 (ja) 減圧気相成長装置
WO2025074615A1 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置及びプログラム
JP3008577B2 (ja) 化学気相成長方法および装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees