JPH0457505A - Composite differential amplifier circuit - Google Patents
Composite differential amplifier circuitInfo
- Publication number
- JPH0457505A JPH0457505A JP2168936A JP16893690A JPH0457505A JP H0457505 A JPH0457505 A JP H0457505A JP 2168936 A JP2168936 A JP 2168936A JP 16893690 A JP16893690 A JP 16893690A JP H0457505 A JPH0457505 A JP H0457505A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- voltage
- output
- circuit
- external control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title description 16
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明は、差動増幅器の直流出力を演算増幅器を介して
帰還させることにより、上記直流出力を一定に制御する
複合差動増幅回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a composite differential amplifier circuit that controls the DC output of a differential amplifier to be constant by feeding back the DC output of the differential amplifier via an operational amplifier.
[従来の技術]
従来から、差動増幅器の直流出力が一定になるようにフ
ィードバックをかけるようにした複合差動増幅回路とし
て、第4図に示す回路が知られている。[Prior Art] Conventionally, a circuit shown in FIG. 4 has been known as a composite differential amplifier circuit that applies feedback so that the DC output of a differential amplifier is constant.
即ち、バイアス電圧源1と入力信号源2とによって生成
された入力信号は、差動増幅器3に入力されている。差
動増幅器3は、エミッタが共通接続された差動トランジ
スタ対を構成するNPNトランジスタ11.12と、そ
の共通エミッタ端と接地端子との間に接続された定電流
源13と、トランジスタ11.12のコレクタと電源端
子との間に夫々接続された抵抗14.15とにより構成
され、入力信号を差動増幅する。That is, the input signal generated by the bias voltage source 1 and the input signal source 2 is input to the differential amplifier 3. The differential amplifier 3 includes an NPN transistor 11.12 constituting a differential transistor pair whose emitters are commonly connected, a constant current source 13 connected between the common emitter end and a ground terminal, and a transistor 11.12. and resistors 14 and 15 connected between the collector and the power supply terminal, respectively, and differentially amplify the input signal.
この差動増幅器3の出力は、エミッタフォロワ回路4に
て増幅されるようになっている。エミッタフォロワ回路
4は、差動増幅器3の差動出力を夫々ベースに入力しコ
レクタが電源端子に接続されたNPNトランジスタ16
.17と、これらトランジスタ16.17のエミッタと
接地端子との間に夫々接続された定電流源18.19と
により構成されている。The output of this differential amplifier 3 is amplified by an emitter follower circuit 4. The emitter follower circuit 4 includes NPN transistors 16 each having a base inputted with the differential output of the differential amplifier 3 and a collector connected to a power supply terminal.
.. 17, and constant current sources 18 and 19 connected between the emitters of these transistors 16 and 17 and the ground terminal, respectively.
エミッタフォロワ回路4の正相出力は、抵抗5及びコン
デンサ9からなるローパスフィルタラ介して演算増幅器
6の反転入力端子に入力されている。従って、演算増幅
器60反転入力端子には、エミッタフォロワ回路4から
出力される正相出力の直流成分だけが印加されている。The positive phase output of the emitter follower circuit 4 is input to the inverting input terminal of the operational amplifier 6 via a low pass filter consisting of a resistor 5 and a capacitor 9. Therefore, only the DC component of the positive phase output from the emitter follower circuit 4 is applied to the inverting input terminal of the operational amplifier 60.
演算増幅器6の非反転入力端子には、外部制御電源7が
接続されている。そして、この演算増幅器6の出力端は
、差動増幅器3及びエミッタフォロワ回路4の電源端子
にフィードバックされている。An external control power source 7 is connected to a non-inverting input terminal of the operational amplifier 6. The output terminal of the operational amplifier 6 is fed back to the power supply terminals of the differential amplifier 3 and the emitter follower circuit 4.
次に、このように構成された従来の複合差動増幅回路の
動作について説明する。Next, the operation of the conventional composite differential amplifier circuit configured as described above will be explained.
入力信号源2から出力される入力信号は、差動増幅器3
及びエミッタフォロワ回路4で差動増幅される。この差
動増幅された出力が、抵抗5及びコンデンサ9からなる
ローパスフィルタを通過すると、その直流成分のみが抽
出される。The input signal output from the input signal source 2 is sent to the differential amplifier 3.
and is differentially amplified by the emitter follower circuit 4. When this differentially amplified output passes through a low-pass filter consisting of a resistor 5 and a capacitor 9, only its DC component is extracted.
ここで、差動増幅された出力の直流成分、即ち直流出力
電圧をVo1演算増幅器6の非反転入力端子に印加され
る外部制御電源7からの外部制御電圧をV。、演算増幅
器6のオープンゲインをAoとすると、演算増幅器6の
出力電圧V。、は、次式のように表すことができる。Here, the DC component of the differentially amplified output, that is, the DC output voltage, is Vo1.The external control voltage from the external control power supply 7 applied to the non-inverting input terminal of the operational amplifier 6 is V. , where the open gain of the operational amplifier 6 is Ao, the output voltage of the operational amplifier 6 is V. , can be expressed as the following equation.
Vop”Ao (Vc Vo ) ”’ (1
)Vc −Vo = Vop/ Ao ・・’
(2)演算増幅器6のオープンゲインは、極めて大きい
ので、これを無限大と仮定すると、上記(2)式から、
次の(3)、(4)式を得ることができる。Vop"Ao (Vc Vo) "' (1
)Vc-Vo=Vop/Ao...'
(2) Since the open gain of the operational amplifier 6 is extremely large, assuming that it is infinite, from the above equation (2),
The following equations (3) and (4) can be obtained.
Vc −VO’−FO・ (3)
Vo →Vc ・・・(4)
この(4)式から明らかなように、エミッタフォロワ回
路4の直流出力電圧V。は、外部制御電圧■。と一致す
るので、外部制御電圧V。を一定にすることによりエミ
ッタフォロワ回路4からの直流出力電圧V。を一定にす
ることができる。Vc -VO'-FO・ (3) Vo →Vc ... (4)
As is clear from this equation (4), the DC output voltage V of the emitter follower circuit 4. ■ External control voltage. Since it matches, the external control voltage V. By keeping constant the DC output voltage V from the emitter follower circuit 4. can be kept constant.
[発明か解決しようとする課題]
しかしながら、このように構成された従来の複合差動増
幅回路では、差動出力信号から直流成分を取り出すため
のローパスフィルタを必要とし、安定した直流成分を取
り出すためには、このローパスフィルタの時定数を大き
く設定しなければならない。つまり、具体的にはコンデ
ンサ9の容量を大きくする必要があるため、従来の複合
差動増幅回路をIC化しようとした場合、コンデンサ9
だけはどうしても外付けにする必要があり、そのための
外部端子8も必要になるという問題点がある。[Problem to be solved by the invention] However, the conventional composite differential amplifier circuit configured in this way requires a low-pass filter to extract the DC component from the differential output signal, and it is difficult to extract the stable DC component. Therefore, the time constant of this low-pass filter must be set large. In other words, specifically, it is necessary to increase the capacitance of the capacitor 9, so when trying to convert a conventional composite differential amplifier circuit into an IC, it is necessary to increase the capacitance of the capacitor 9.
However, there is a problem in that it must be externally connected, and an external terminal 8 is also required for this purpose.
また、この複合差動増幅回路では、外部制御電圧V。を
一定にすることにより、直流出力電圧■oを一定に制御
するようにしている。このため、外部制御電圧V。とじ
て安定した電圧が得られるレギュレータ電圧を与えるこ
とが多い。この場合、レギュレータ電圧と、差動増幅器
の直流出力電圧とは同一の電圧値であるため、レギュレ
ータ電圧が低いと、これを直流増幅するアンプが必要に
なる。このため、素子数が増大するという問題点がある
。In addition, in this composite differential amplifier circuit, the external control voltage V. By keeping constant, the DC output voltage ■o is controlled to be constant. Therefore, the external control voltage V. A regulator voltage is often used to obtain a stable voltage. In this case, the regulator voltage and the DC output voltage of the differential amplifier have the same voltage value, so if the regulator voltage is low, an amplifier is required to amplify the DC current. Therefore, there is a problem that the number of elements increases.
本発明はかかる問題点に鑑みてなされたものであって、
IC化した場合に外付は部品が不要で、且つ外部制御電
圧の供給系統の素子数を大幅に低減することができる、
IC化に適した複合差動増幅回路を提供することを目的
とする。The present invention has been made in view of such problems, and includes:
When implemented as an IC, no external parts are required, and the number of elements in the external control voltage supply system can be significantly reduced.
The purpose of the present invention is to provide a composite differential amplifier circuit suitable for IC implementation.
[課題を解決するための手段]
本発明に係る複合差動増幅回路は、入力信号を差動増幅
する差動増幅器と、この差動増幅器の差動出力端の間に
直列に接続され同一の抵抗値を有する第1及び第2の抵
抗と、これら第1及び第2の抵抗の共通接続点と定電位
点との間に接続された第3の抵抗と、第1の入力端が前
記共通接続点に接続され第2の入力端に外部制御電圧が
印加されその出力が前記差動増幅器の電源電圧として供
給された演算増幅器とを有することを特徴とする。[Means for Solving the Problems] A composite differential amplifier circuit according to the present invention includes a differential amplifier that differentially amplifies an input signal, and a differential output terminal of the differential amplifier that is connected in series with the same amplifier. a first and second resistor having a resistance value, a third resistor connected between a common connection point of these first and second resistors and a constant potential point, and a first input terminal connected to the common and an operational amplifier connected to the connection point, having a second input terminal to which an external control voltage is applied, and whose output is supplied as the power supply voltage of the differential amplifier.
[作用]
本発明によれば、差動増幅器の差動出力端には直流出力
電圧を中心として互いに逆相の信号が出力されるので、
もし、第3の抵抗が接続されていないとすると、この差
動出力端に直列に接続された同一抵抗値の第1及び第2
の抵抗の共通接続点には、差動出力信号の交流成分が相
殺された出力、つまり直流出力電圧が表れる。[Function] According to the present invention, signals having mutually opposite phases with respect to the DC output voltage are output to the differential output terminal of the differential amplifier.
If the third resistor is not connected, the first and second resistors of the same resistance value are connected in series to this differential output terminal.
At the common connection point of the resistors, an output with the AC components of the differential output signal canceled out, that is, a DC output voltage appears.
一方、上記第1及び第2の抵抗の共通接続点と定電位点
(例えば接地端子)との間には、第3の抵抗が接続され
ているので、上記共通接続点の電位は、実際には差動増
幅器の直流出力電圧とは一致せず、直流出力電圧と定電
位点との間の電位差を第1乃至第3の抵抗で分圧した電
圧となる。On the other hand, since a third resistor is connected between the common connection point of the first and second resistors and a constant potential point (for example, a ground terminal), the potential of the common connection point is actually does not match the DC output voltage of the differential amplifier, and is a voltage obtained by dividing the potential difference between the DC output voltage and the constant potential point by the first to third resistors.
従って、上記共通接続点を演算増幅器の第1の入力端に
接続し、演算増幅器の第2の入力端に外部制御電圧を印
加し、演算増幅器の出力を前記差動増幅器の電源電圧と
して帰還させることにより、上記第1乃至第3の抵抗の
共通接続点が外部制御電圧と一致るようなフィードバッ
ク制御がなされることになる。Therefore, the common connection point is connected to the first input terminal of the operational amplifier, an external control voltage is applied to the second input terminal of the operational amplifier, and the output of the operational amplifier is fed back as the power supply voltage of the differential amplifier. As a result, feedback control is performed such that the common connection point of the first to third resistors matches the external control voltage.
本発明によれば、差動出力の直流成分を第1及び第2の
抵抗によって取り出すようにしているので、外付はコン
デンサを必要としない。このため、回路のIC化を容易
に図るこかできる。According to the present invention, since the DC component of the differential output is taken out by the first and second resistors, no external capacitor is required. Therefore, the circuit can be easily integrated into an IC.
また、本発明によれば、第1乃至第3の抵抗の共通接続
点の電位が、差動増幅器の直流出力電圧と前記定電位点
との電位差を分圧して得られるので、前記直流出力電位
よりも低い電位となる。このため、外部制御電圧として
は、低い電圧を供給することができるから、外部制御電
圧の供給系統の構成が容易になり、素子数の削減を図る
ことができる。Further, according to the present invention, since the potential at the common connection point of the first to third resistors is obtained by dividing the potential difference between the DC output voltage of the differential amplifier and the constant potential point, the DC output potential The potential is lower than that. Therefore, since a low voltage can be supplied as the external control voltage, the configuration of the external control voltage supply system is facilitated, and the number of elements can be reduced.
[実施例コ
以下、添付の図面を参照して本発明の実施例について説
明する。[Embodiments] Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
第1図は本発明の第1の実施例に係る複合差動増幅回路
の構成を示す回路図である。FIG. 1 is a circuit diagram showing the configuration of a composite differential amplifier circuit according to a first embodiment of the present invention.
なお、この第1図において、第4図に示した従来の回路
と同一部分には、同一符号を付し、重複する部分の説明
は省略する。In this FIG. 1, the same parts as those of the conventional circuit shown in FIG. 4 are given the same reference numerals, and the explanation of the overlapping parts will be omitted.
この第1図の回路が第4図に示した従来の回路と異なる
点は、エミッタフォロワ回路4と演算増幅器6との間の
構成である。The circuit shown in FIG. 1 differs from the conventional circuit shown in FIG. 4 in the configuration between the emitter follower circuit 4 and the operational amplifier 6.
即ち、第1図において、エミッタフォロワ回路4の差動
出力端であるNPN)ランジスタ16゜17のエミッタ
間には、同一抵抗値の抵抗21゜22が直列に接続され
ている。これらの抵抗21゜22の共通接続点と接地端
子との間には、抵抗23が接続されている。そして、上
記共通接続点は、演算増幅器6の反転入力端子に接続さ
れている。That is, in FIG. 1, resistors 21 and 22 having the same resistance value are connected in series between the emitters of NPN transistors 16 and 17, which are the differential output terminals of the emitter follower circuit 4. A resistor 23 is connected between the common connection point of these resistors 21 and 22 and the ground terminal. The common connection point is connected to the inverting input terminal of the operational amplifier 6.
次に、このように構成された本実施例に係る複合差動増
幅回路の動作について説明する。Next, the operation of the composite differential amplifier circuit according to this embodiment configured as described above will be explained.
入力信号源2から出力される入力信号は、差動増幅器3
及びエミッタフォロワ回路4で差動増幅される。The input signal output from the input signal source 2 is sent to the differential amplifier 3.
and is differentially amplified by the emitter follower circuit 4.
ここで、差動増幅器3及びエミッタフォロワ回路4で差
動増幅された信号の正相出力と逆相出力とを夫々V O
Pt V OMNこれら出力の直流成分、即ち直流出力
電圧をV。、同じく交流出力電圧をVOとすると、エミ
ッタフォロワ回路4の出力VOP+ VOMは、夫々次
式のように表すことができる。Here, the positive phase output and negative phase output of the signal differentially amplified by the differential amplifier 3 and the emitter follower circuit 4 are respectively V O
Pt V OMN The DC component of these outputs, that is, the DC output voltage, is V. Similarly, assuming that the AC output voltage is VO, the output VOP+VOM of the emitter follower circuit 4 can be expressed as shown in the following equations.
V op: +−v o + Vo
−(5)VOM= VO+VO−(6)
また、抵抗21.22の抵抗値をR,、抵抗23の抵抗
値をR2とし、抵抗21,22.23の共通接続点の電
圧をVat抵抗21に流れる電流をi□、抵抗22に流
れる電流を12とすると、次式が求められる。V op: +-vo + Vo
-(5) VOM= VO+VO-(6) Also, let the resistance value of resistor 21.22 be R, and the resistance value of resistor 23 be R2, and set the voltage at the common connection point of resistors 21 and 22.23 to Vat resistor 21. Assuming that the current that flows is i□ and the current that flows through the resistor 22 is 12, the following equation is obtained.
Va ”R2(! 、+ i2 ) −(9)
(9)式に(7)、(8)式を代入すると、次の(10
)式が求められる。Va”R2(!,+i2)−(9)
Substituting equations (7) and (8) into equation (9), we get the following (10
) formula is found.
・・・ (10)
この(10)式に(5)、(6)式を代入すると、次の
(11)、(12)式を得ることができる。(10) By substituting equations (5) and (6) into equation (10), the following equations (11) and (12) can be obtained.
1+2R2/R1
R1+2−R2
このように、抵抗21〜23の共通接続点の電位VBは
、エミッタフォロワ回路4の直流出力電圧V。を抵抗2
1〜23の抵抗値R1,R2で分圧した値になる。1+2R2/R1 R1+2-R2 Thus, the potential VB at the common connection point of the resistors 21 to 23 is the DC output voltage V of the emitter follower circuit 4. The resistance 2
It is a value obtained by dividing the voltage by resistance values R1 and R2 of 1 to 23.
一方、演算増幅器6の非反転入力端子には外部制御電圧
■。が与えられ、演算増幅器6の出力が差動増幅器3及
びエミッタフォロワ回路4の電源電圧として帰還されて
いるので、共通接続点の電位VBが外部制御電圧Vcと
等しくなるように制御系が作用する。従って、直流出力
電圧V。は、下記(13)式で示す一定の電圧となる。On the other hand, an external control voltage ■ is applied to the non-inverting input terminal of the operational amplifier 6. is given, and the output of the operational amplifier 6 is fed back as the power supply voltage of the differential amplifier 3 and emitter follower circuit 4, so the control system acts so that the potential VB at the common connection point becomes equal to the external control voltage Vc. . Therefore, the DC output voltage V. becomes a constant voltage expressed by the following equation (13).
このように、本実施例に係る複合差動増幅回路によれば
、差動増幅出力の直流成分を抽出するのにローパスフィ
ルタを使用せず、抵抗21〜23による分圧回路を使用
しているので、外付は部品が不要となり、IC化に極め
て有利となる。As described above, according to the composite differential amplifier circuit according to this embodiment, a voltage dividing circuit including resistors 21 to 23 is used to extract the DC component of the differential amplification output without using a low-pass filter. Therefore, no external parts are required, which is extremely advantageous for IC implementation.
また、(13)式において、例えば
R1=2R2となるようにR1,R2を設定すると、直
流出力電圧V。は、次の(14)式のように書き替える
ことができる。Furthermore, in equation (13), if R1 and R2 are set so that R1=2R2, for example, the DC output voltage V. can be rewritten as the following equation (14).
Vo ”2Vc −(14)つまり
、この回路によれば、演算増幅器6の非反転入力端子に
与える外部制御電圧V。とじて、直流出力電圧V。の半
分の電圧を与えるだけで良い。このため、例えば差動増
幅器の直流出力電圧Voとして、6Vが必要であるとす
ると、従来は6vの電圧を出力するレギュレータが必要
であったが、この実施例の回路によれば、3Vの電圧を
出力するレギュレータを使用すれば良く、レギュレータ
の設計が非常に簡単になるという利点がある。Vo "2Vc - (14) That is, according to this circuit, the external control voltage V to be applied to the non-inverting input terminal of the operational amplifier 6. Therefore, it is sufficient to apply only half the voltage of the DC output voltage V. Therefore, For example, if 6V is required as the DC output voltage Vo of a differential amplifier, a regulator that outputs a voltage of 6V was conventionally required, but according to the circuit of this embodiment, a voltage of 3V is output. This has the advantage that the design of the regulator becomes very simple.
また、差動増幅器の直流出力電圧Voを外部制御電圧V
。によって、例えば6〜IOVの範囲で可変する場合、
従来は、6vのレギュレータしかないと、そのレギュレ
ータ電圧を演算増幅器等で更に増幅しなければならず、
素子数が増大するという問題があったが、本実施例の回
路によれば、外部制御電圧■。の可変範囲を3〜5Vに
設定すればよい。このため、6vのレギュレータだけで
対処することができ、設計の余裕度を大幅に高めること
ができる。Also, the DC output voltage Vo of the differential amplifier is set to the external control voltage V
. For example, when varying in the range of 6 to IOV,
Conventionally, if there was only a 6V regulator, the regulator voltage had to be further amplified using an operational amplifier, etc.
Although there was a problem of an increase in the number of elements, according to the circuit of this embodiment, the external control voltage ■. What is necessary is to set the variable range of 3 to 5V. Therefore, it is possible to deal with this problem with only a 6V regulator, and the design margin can be greatly increased.
第2図は、第1図の実施例における演算増幅器6の構成
を更に詳細に示した回路図である。演算増幅器6は次の
ように構成されている。FIG. 2 is a circuit diagram showing the configuration of the operational amplifier 6 in the embodiment of FIG. 1 in more detail. The operational amplifier 6 is configured as follows.
第2図において、ベースが抵抗21〜23の共通接続点
に接続されたNPN)ランジスタ31と、ベースが外部
制御電源7に接続されたNPN)ランジスタ32とは、
そのエミッタが共通接続されて差動トランジスタ対を構
成している。トランジスタ31.32の共通エミッタと
接地端子との間には、定電流源33が接続されている。In FIG. 2, an NPN transistor 31 whose base is connected to the common connection point of the resistors 21 to 23 and an NPN transistor 32 whose base is connected to the external control power source 7 are as follows.
Their emitters are commonly connected to form a differential transistor pair. A constant current source 33 is connected between the common emitters of the transistors 31 and 32 and the ground terminal.
トランジスタ31のコレクタは、ベースとコレクタとが
接続されたPNP )ランジスタ34を介して外部電源
39に接続され、トランジスタ32のコレクタは外部電
源39に直接接続されている。The collector of the transistor 31 is connected to an external power supply 39 via a PNP transistor 34 whose base and collector are connected, and the collector of the transistor 32 is directly connected to the external power supply 39.
また、外部電源39には、PNP)ランジスタ35のエ
ミッタが接続されている。このPNP )ランジスタ3
5は、そのベースがPNP )ランジスタ34のベース
に接続され、トランジスタ34と共にカレントミラー回
路を構成している。また、PNP )ランジスタ35の
ベース・コレクタ間には、回路の安定化を図るためのコ
ンデンサ36が接続されている。Further, the emitter of a PNP transistor 35 is connected to the external power supply 39. This PNP) transistor 3
5 has its base connected to the base of a PNP transistor 34, and forms a current mirror circuit together with the transistor 34. Further, a capacitor 36 is connected between the base and collector of the PNP transistor 35 in order to stabilize the circuit.
PNP、)ランジスタ35のコレクタは、定電流源37
を介して接地されると共に、エミッタフォロワのNPN
)ランジスタ38のベースに接続されている。そして、
このトランジスタ38のエミッタが差動増幅器3及びエ
ミッタフォロワ回路4の電源ラインに接続されている。PNP, ) The collector of the transistor 35 is a constant current source 37
and the NPN of the emitter follower.
) is connected to the base of transistor 38. and,
The emitter of this transistor 38 is connected to the power supply line of the differential amplifier 3 and emitter follower circuit 4.
以上の構成によれば、演算増幅器6が、抵抗21〜23
の共通接続点の電位を外部制御電源7の電圧と等しくす
るように、差動増幅器3及びエミッタフォロワ回路の電
源ラインにフィードバックをかけるので、エミッタフォ
ロワ回路4の直流出力電圧は、常に一定の値に制御され
る。According to the above configuration, the operational amplifier 6 has the resistors 21 to 23
Feedback is applied to the power supply lines of the differential amplifier 3 and the emitter follower circuit so that the potential at the common connection point is equal to the voltage of the external control power supply 7, so the DC output voltage of the emitter follower circuit 4 is always a constant value. controlled by.
第3図は、本発明の第2の実施例に係る複合差動増幅回
路を示す回路図である。FIG. 3 is a circuit diagram showing a composite differential amplifier circuit according to a second embodiment of the present invention.
この回路は、演算増幅器6の構成が第2図に示す回路と
異なっている。This circuit differs from the circuit shown in FIG. 2 in the configuration of the operational amplifier 6.
即ち、第3図において、ベースが抵抗21〜23の共通
接続点に接続されたNPN)ランジスタ41と、ベース
が外部制御電源7に接続されたNPN)ランジスタ42
とは、そのエミッタが共通接続されて差動トランジスタ
対を構成している。That is, in FIG. 3, an NPN transistor 41 whose base is connected to the common connection point of the resistors 21 to 23, and an NPN transistor 42 whose base is connected to the external control power supply 7.
and whose emitters are commonly connected to form a differential transistor pair.
トランジスタ41.42の共通エミッタと接地端子との
間には、定電流源43が接続されている。A constant current source 43 is connected between the common emitters of the transistors 41 and 42 and the ground terminal.
トランジスタ41のコレクタは、ベースとコレクタとが
接続されたPNP )ランジスタ44を介して外部電源
39に接続され、トランジスタ42のコレクタはPNP
トランジスタ45を介して外部電源39に接続されて
いる。そして、PNPトランジスタ44.45は、その
ベース同士が接続されてカレントミラー回路を構成して
いる。また、PNP )ランジスタ44,45のコレク
タ間には、回路の安定化を図るためのコンデンサ46が
接続されている。The collector of the transistor 41 is connected to the external power supply 39 via a PNP transistor 44 whose base and collector are connected, and the collector of the transistor 42 is connected to the external power supply 39 through a PNP transistor 44 whose base and collector are connected.
It is connected to external power supply 39 via transistor 45 . The bases of the PNP transistors 44 and 45 are connected to each other to form a current mirror circuit. Further, a capacitor 46 is connected between the collectors of the PNP transistors 44 and 45 to stabilize the circuit.
PNP トランジスタ45のコレクタは、ダーリントン
接続されたコレクタ接地のPNP )ランジスタ47,
48のベースに険続されている。トランジスタ48のエ
ミッタは定電流源49を介して外部電源39に接続され
ている。そして、このトランジスタ48のエミッタが差
動増幅器3及びエミッタフォロワ回路4の電源ラインに
接続されている。The collector of the PNP transistor 45 is a PNP transistor 47 whose collector is connected to the ground by Darlington.
It is maintained by 48 bases. The emitter of transistor 48 is connected to external power supply 39 via constant current source 49 . The emitter of this transistor 48 is connected to the power supply line of the differential amplifier 3 and emitter follower circuit 4.
この回路においても、第2図の回路と同様の作用により
、演算増幅器6が、抵抗21〜23の共通接続点の電位
を外部制御電源7の電圧と等しくするように、差動増幅
器3及びエミッタフォロワ回路の電源ラインにフィード
バックをかけるので、エミッタフォロワ回路4の直流出
力電圧は、常に一定の値に制御される。In this circuit as well, by the same effect as in the circuit of FIG. 2, the differential amplifier 3 and the emitter Since feedback is applied to the power supply line of the follower circuit, the DC output voltage of the emitter follower circuit 4 is always controlled to a constant value.
[発明の効果コ
以上述へたように、本発明によれば、差動出力の直流成
分を第1乃至第3の抵抗によって取り出すようにしてい
るので、外付はコンデンサを必要としない。このため、
回路のIC化を容易に図るこかできる。[Effects of the Invention] As described above, according to the present invention, since the DC component of the differential output is taken out by the first to third resistors, no external capacitor is required. For this reason,
The circuit can be easily integrated into an IC.
また、本発明によれば、第1乃至第3の抵抗の共通接続
点の電位が、差動増幅器の直流出力電圧と前記定電位点
との電位差を分圧して得られるので、前記直流出力電位
よりも低い電位となる。このため、外部制御電圧として
は、低い電圧を供給することができるので、外部制御電
圧の供給系統の構成が容易になると共に、素子数の削減
を図ることができる。Further, according to the present invention, since the potential at the common connection point of the first to third resistors is obtained by dividing the potential difference between the DC output voltage of the differential amplifier and the constant potential point, the DC output potential The potential is lower than that. Therefore, since a low voltage can be supplied as the external control voltage, the configuration of the external control voltage supply system becomes easy and the number of elements can be reduced.
第1図は本発明の第1の実施例に係る複合差動増幅回路
の回路図、第2図は同回路の更に詳細な構成を示す回路
図、第3図は本発明の第2の実施例に係る複合差動増幅
回路の回路図、第4図は従来の複合差動増幅回路の回路
図である。
1;バイアス電圧源、2;入力信号源、3;差動増幅器
、4;エミッタフォロワ回路、5.14゜15.21〜
23;抵抗、6;演算増幅器、7;外部制御電源、8;
外部端子、9.36.46;コンデンサ、11,12,
16,17,31,32.38,41.42;NPN)
ランジスタ、13.18,19,33,37.43.4
9;定電流源、34,35,44,45,47.48;
PNP)ランジスタ、39;外部電源FIG. 1 is a circuit diagram of a composite differential amplifier circuit according to a first embodiment of the present invention, FIG. 2 is a circuit diagram showing a more detailed configuration of the same circuit, and FIG. 3 is a circuit diagram of a second embodiment of the present invention. A circuit diagram of a composite differential amplifier circuit according to an example, FIG. 4 is a circuit diagram of a conventional composite differential amplifier circuit. 1; Bias voltage source, 2; Input signal source, 3; Differential amplifier, 4; Emitter follower circuit, 5.14゜15.21~
23; Resistor, 6; Operational amplifier, 7; External control power supply, 8;
External terminal, 9.36.46; Capacitor, 11, 12,
16, 17, 31, 32.38, 41.42; NPN)
Ransistor, 13.18, 19, 33, 37.43.4
9; constant current source, 34, 35, 44, 45, 47.48;
PNP) transistor, 39; external power supply
Claims (1)
増幅器の差動出力端の間に直列に接続され同一の抵抗値
を有する第1及び第2の抵抗と、これら第1及び第2の
抵抗の共通接続点と定電位点との間に接続された第3の
抵抗と、第1の入力端が前記共通接続点に接続され第2
の入力端に外部制御電圧が印加されその出力が前記差動
増幅器の電源電圧として供給された演算増幅器とを有す
ることを特徴とする複合差動増幅回路。(1) A differential amplifier that differentially amplifies an input signal, first and second resistors connected in series between the differential output terminals of the differential amplifier and having the same resistance value; a third resistor connected between the common connection point of the second resistor and the constant potential point, and a third resistor whose first input terminal is connected to the common connection point and
an operational amplifier to which an external control voltage is applied and whose output is supplied as a power supply voltage of the differential amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2168936A JPH0457505A (en) | 1990-06-27 | 1990-06-27 | Composite differential amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2168936A JPH0457505A (en) | 1990-06-27 | 1990-06-27 | Composite differential amplifier circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0457505A true JPH0457505A (en) | 1992-02-25 |
Family
ID=15877289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2168936A Pending JPH0457505A (en) | 1990-06-27 | 1990-06-27 | Composite differential amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0457505A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970031239A (en) * | 1995-11-29 | 1997-06-26 | 요트.게.아.롤페즈 | Voltage amplifier having a large range of varations, and A / D converter comprising such an amplifier |
-
1990
- 1990-06-27 JP JP2168936A patent/JPH0457505A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970031239A (en) * | 1995-11-29 | 1997-06-26 | 요트.게.아.롤페즈 | Voltage amplifier having a large range of varations, and A / D converter comprising such an amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0830650B1 (en) | Frequency compensation for a low drop-out regulator | |
| US4586000A (en) | Transformerless current balanced amplifier | |
| US5394112A (en) | Differential transconductor with reduced temperature dependence | |
| KR940007974B1 (en) | Electronic circuit | |
| US4629973A (en) | Current stabilizing circuit operable at low power supply voltages | |
| US4780690A (en) | Filter arrangement having a transconductance circuit | |
| EP0286347A2 (en) | Balanced output analog differential amplifier circuit | |
| US3036274A (en) | Compensated balanced transistor amplifiers | |
| US5258723A (en) | Integrated instrumentation amplifier with integrated frequency-compensating capacitance | |
| JPH08237054A (en) | Gain variable circuit | |
| JPH01317011A (en) | Gain control amplifier | |
| US4511853A (en) | Differential amplifier circuit having improved control signal filtering | |
| JPH0247883B2 (en) | ||
| JPH0457505A (en) | Composite differential amplifier circuit | |
| JP2546057B2 (en) | Amplitude detection circuit | |
| KR930002996B1 (en) | Active filter circuit | |
| JPH06152281A (en) | Composite differential amplifier | |
| JP3809716B2 (en) | Voltage-current conversion circuit | |
| JP2577946B2 (en) | Amplifier circuit | |
| JPH0154884B2 (en) | ||
| JPH0716138B2 (en) | Amplifier circuit device | |
| KR830001932B1 (en) | Amplification circuit | |
| JPS6252489B2 (en) | ||
| JPH04266207A (en) | DC offset compensation circuit | |
| JPS63306705A (en) | Amplifier circuit |