JPH045834A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH045834A
JPH045834A JP2106753A JP10675390A JPH045834A JP H045834 A JPH045834 A JP H045834A JP 2106753 A JP2106753 A JP 2106753A JP 10675390 A JP10675390 A JP 10675390A JP H045834 A JPH045834 A JP H045834A
Authority
JP
Japan
Prior art keywords
thin film
organic thin
opening
forming
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2106753A
Other languages
English (en)
Inventor
Hiromitsu Aoki
青木 裕光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP2106753A priority Critical patent/JPH045834A/ja
Publication of JPH045834A publication Critical patent/JPH045834A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置、特に化合物半導体装置の製造方法
に関するものである。
従来の技術 近年、化合物半導体装置は化合物半導体か有する高い移
動度のためにコンピュータなとの高速演算素子や衛星放
送および衛星通信さらに自動車電話や携帯電話なとの移
動体通信に使用される高周波低雑音の送受信増幅素子と
して期待されている。
以下、第2図に基づき従来の化合物半導体装置の製造方
法の一例について説明する。
第2図は従来の化合物半導体装置のゲートメタル形成工
程を示したちのである。第2図(a)において、Iはガ
リウムヒ素のn型活性層で、このn型活性層lの上には
ガリウムヒ素との密着性に優れ、300°Cまての耐熱
性に優れ、さらに電子ビームや近紫外線に感光するPM
G Iレジスト薄膜2か設けられている。このPMG 
Iレジスト薄膜2の上には150°Cまての耐熱性しか
有さない電子ビムや近紫外線に優れた感度を有し微細パ
ターンか形成てきるPMMAレジスト薄膜3が設けられ
ている。また、第2図(C)において、4はガリウムヒ
素のn型活性層1とショットキーゲートを形成するため
のゲートメタルである。第2図(d)において、5はゲ
ートメタル4の断面形状をT字型に加工するための感光
性レジスト薄膜である。
次に1以上のように構成される化合物半導体装置のゲー
トメタル形成工程について説明する。
まず、第2図(a)において、ガリウムヒ素のn型活性
層lの上に密着性と耐熱性に優れたPMGIレジスト薄
膜2を回転塗布と250°C熱処理によって形成する。
次に、前記PMCIレジスト薄膜2の上にPMMAレジ
スト薄膜3を回転塗布と120°C熱処理によって形成
する。次に、前記PMMAレジスト薄膜3とPMG I
レジスト薄膜2に電子ビームを用いた選択照射によって
同時露光を行なう。次に、前記PMMAレジスト薄膜3
を現像して微細なゲートパターンの開口部3aを形成す
る。次に、前記P M M Aレジスト薄膜3の開口部
3aをマススとして前記PMCIレジスト薄膜2を現像
して同一のゲートパターンの開口部2aを形成する。次
に、第2図(b)において、前記PMG Tレジスト薄
膜2の開口部2aをマスクとして前記ガリウムヒ素のn
型活性層lをウェットエツチングして逆メサ形状に開口
部1aを形成する。次に第2図(C)において、電子ビ
ーム蒸着法を用いてPMMAレジスト薄膜3の上から、
ゲートメタル4を全面蒸着する。次に、第2図(d)に
おいて、前記ゲートメタル4の上に回転塗布と120°
C熱処理によって感光性レジスト薄膜5を形成する。次
に、選択露光と現像によって前記PMM△レジスト薄膜
3のゲートパターンの開口部3aよりも大きいゲートの
残しパターンを形成する。次に、第2図(e)において
、前記感光性レジスト薄膜5のゲート残しパターンを用
いて前記ゲートメタル4をドライエツチングして前記感
光性レジスト薄膜5と同一の形状を形成する。最後に第
2図(f)において、前記感光性レジスト薄膜5とPM
MAレジスト薄膜3およびPMG Iレジスト薄膜2を
す、べて有機溶剤に溶解させて除去する。
発明か解決しようとする課題 しかしなから、上記のような構成では第2図(f)に示
すように感光性レジスト薄膜5とPMMAレジスト薄膜
3及びPMCIレジスト薄膜2をすべて有機溶剤に溶解
させて除去するときに、PMMAレジスト薄膜2の上の
ゲートメタル4が一緒にリフトオンされてしまい、T字
型のゲート構造を形成することかできないといった問題
を有していた。
本発明は、このような課題を解決するもので、ガリウム
ヒ素のn型活性層をウェットエツチングして逆メサ形状
に形成した後、熱処理をしてPMMAレジスト薄膜のゲ
ートパターンのみを拡げることによって断線のないT字
型のゲート構造を形成てきる半導体装置の製造方法を提
供することを目的とするものである。
課題を解決するための手段 この課題を解決するために本発明は、半導体基板の上に
電子ビームあるいは近紫外線に感光する第1の有機薄膜
を形成する工程と、前記第1の有機薄膜の上に電子ビー
ムあるいは近紫外線に感光しかつ前記第1の有機薄膜よ
り耐熱性か悪く熱処理によって形状変化を起こす第2の
有機薄膜を形成する工程と、前記第2および第1の有機
薄膜に電子ビームの選択照射あるいは近紫外線の選択露
光を行なう工程と、現像によって前記第2の有機薄膜に
第1の開口部を形成する工程と、前記第1の開口部をマ
スクとして現像によって前記第1の有機薄膜に第2の開
口部を形成する工程と、前記第2の開口部をマスクとし
てエツチングにより前記半導体基板に第3の開口部を形
成する工程と、熱処理によって前記第1の開口部に傾斜
を付けて前記第1の開口部を拡げる工程と、前記第2の
有機薄膜の上からメタルを全面蒸着する工程と、前記メ
タルの上に感光性を有しかつ耐腐食性に優れた第3の有
機薄膜を形成する工程と、前記第3の有機薄膜に選択露
光と現像を行なって前記第1の開口部より大きな残しパ
ターンを形成する工程と、前記第3の有機薄膜の残しパ
ターンをマスクとして前記メタルをエツチングする工程
と、前記第1、第2、第3の有機薄膜を有機溶剤を用い
てすべて除去して前記第3の開口部上にT字型のメタル
を形成する工程とからなるものである。
作  用 この構成により、断線のないT字型のゲートメタルを形
成でき、シートメタルのシート抵抗を大幅に低減できる
実施例 以下、本発明の一実施例について、図面(第1図)に基
づいて説明する。なお図中、従来例と同一符号は同一部
材を示す。
図中、1〜5の部材者は前記従来例と同しであるため、
その説明は省略し、以下に化合物半導体装置のゲートメ
タル形成工程に!いて説明する。
まず、第1図(a)において、ガリウムヒ素のn型活性
層1の上に密着性と耐熱性に優れたPMGIレジスト薄
膜2を回転塗布と250°C熱処理によって形成する。
次に、前記PMG Tレジスト薄膜2の上にPMG I
レジスト薄膜2よりも耐熱性か悪いPMMAレジスト薄
膜3を回転塗布と 120°C熱処理によって形成する
。次に、前記PMMAレジスト薄膜3とPMG Iレジ
スト薄膜2に電子ビームを用いた選択照射によって同時
露光を行なう。
次に、前記PMMAレジスト薄膜3を現像して微細なゲ
ートパターンの開口部3aを形成す名。次に、前記PM
MAレジスト薄膜3の開口部3aをマスクとして前記P
MG Iレジスト薄膜2を現像して同一のゲートパター
ンの開口部2aを形成する。次に、第1図(b)におい
て、前記PMG Iレジスト薄膜2の開口部2aをマス
クとして前記ガリウムヒ素のn型活性層lをウェットエ
ツチングして逆メサ形状に開口部1aを形成する。次に
、第1図(C)において、200°Cの熱処理を施して
前記PMMAレジスト薄膜3のゲートパターンの開口部
3aのみにテーパーを付は拡大する。次に、第1図(d
)において、電子ビーム蒸着法を用いてPMMAレジス
ト薄膜3の上からゲートメタル4を全面蒸着する。次に
、第1図(e)において、前記ゲートメタル4の上に回
転塗布と120°C熱処理によって耐腐食性に優れた感
光性レジスト薄膜5を形成する。次に、選択露光と現像
によって前記PMMAレジスト薄膜3のゲートパターン
の開口部3aよりも大きいゲートの残しパターンを形成
する。次に、第1図(f)において、前記感光性レジス
ト薄膜5のゲート残しパターンを用いて前記ゲートメタ
ル4をドライエツチングして前記感光性レジスト薄膜5
と同一の形状を形成する。最後に、第1図(g)におい
て、前記感光性レジスト薄膜5とPMMAレジスト薄膜
3およびPMCIレジスト薄膜2をすへて有機溶剤に溶
解させて除去し、ガリウムヒ素のn型活性層1の逆メサ
形状の開口部1aにT字型のゲートメタル4を形成する
以上のように本実施例によれば、第1図(C)に示すよ
うにガリウムヒ素のn型活性層1を逆メサ形状に形成し
た後、200°Cの熱処理を施すことによってPMMA
レジスト薄膜3のゲートパターンにテーパーか付きゲー
トパターンか拡がることによって、第1図(d)に示す
ように全面蒸着したゲートメタル4がゲートパターン部
分て断線することなくゲートパターンの奥深くまでつな
がっていく。このようにして断線を防止したことによっ
て、第1図(g)に示すようにすべてのレジストを有機
溶剤で除去した後、ガリウムヒ素のn型活性層1の逆メ
サ形状の開口部1aにシート抵抗を低減できるT字型の
ゲートメタル4を形成てきる。
なお、実施例では、ガリウムヒ素のn型活性層lを用い
たが、活性層はガリウムヒ素に限定されるものではなく
、半導体であれば何でもよい。例えばガリウムヒ素/ア
ルミニウムガリウムヒ素などのヘテロ接合を用いたHE
MTなどが考えられる。また、活性層を逆メサ形状に形
成した後に熱処理を施してPMMAレジスト薄膜3にテ
ーパーを付けたか、先に熱処理を施してPMMAレジス
ト薄膜3にテーパーを付け、その後活性層を逆メサ形状
に形成してもよい。
発明の効果 以上のように本発明によれば、熱処理を施して第1の有
機薄膜、第2の有機薄膜のゲートパターンの中て耐熱性
の悪い上側の第2の有機薄膜のゲートパターンのみにテ
ーパーを付けてゲートパターンを拡げることによって断
線のないT字型のゲートメタルを形成でき、このT字型
形状によってゲートメタルのンート抵抗を大幅に低減で
き、その実用的効果は大なるものがある。
【図面の簡単な説明】
第1図(a)〜(g)は本発明の一実施例における化合
物半導体装置のゲートメタル形成工程図、第2図(a)
〜(f)は従来の化合物半導体装置のゲートメタル形成
工程図である。 1・・・ガリウムヒ素のn型活性層、1a・・・開口部
、2・・・PMG Iレジスト薄膜、2a・・・開口部
、3・・・PMMAレジスト薄膜、3a・・・開口部、
4・・・ゲートメタル、5・・・感光性レジスト薄膜。

Claims (1)

    【特許請求の範囲】
  1. 1、半導体基板の上に電子ビームあるいは近紫外線に感
    光する第1の有機薄膜を形成する工程と、前記第1の有
    機薄膜の上に電子ビームあるいは近紫外線に感光しかつ
    前記第1の有機薄膜より耐熱性か悪く熱処理によって形
    状変化を起こす第2の有機薄膜を形成する工程と、前記
    第2の有機薄膜および前記第1の有機薄膜に電子ビーム
    の選択照射あるいは近紫外線の選択露光を行なう工程と
    、現像によって前記第2の有機薄膜に第1の開口部を形
    成する工程と、前記第1の開口部をマスクとして現像に
    よって前記第1の有機薄膜に第2の開口部を形成する工
    程と、前記第2の開口部をマスクとしてエッチングによ
    り前記半導体基板に第3の開口部を形成する工程と、熱
    処理によって前記第1の開口部に傾斜を付けて前記第1
    の開口部を拡げる工程と、前記第2の有機薄膜の上から
    メタルを、全面蒸着する工程と、前記メタルの上に感光
    性を有しかつ耐腐食性に優れた第3の有機薄膜を形成す
    る工程と、前記第3の有機薄膜に選択露光と現像を行な
    って前記第1の開口部より大きな残しパターンを形成す
    る工程と、前記第3の有機薄膜の残しパターンをマスク
    として前記メタルをエッチングする工程と、前記第1、
    第2、第3の有機薄膜を有機溶剤を用いてすべて除去し
    て前記第3の開口部上にT字型のメタルを形成する工程
    とからなる半導体装置の製造方法。
JP2106753A 1990-04-23 1990-04-23 半導体装置の製造方法 Pending JPH045834A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2106753A JPH045834A (ja) 1990-04-23 1990-04-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2106753A JPH045834A (ja) 1990-04-23 1990-04-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH045834A true JPH045834A (ja) 1992-01-09

Family

ID=14441674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2106753A Pending JPH045834A (ja) 1990-04-23 1990-04-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH045834A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855863A (ja) * 1994-08-15 1996-02-27 Nec Corp 電界効果型半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855863A (ja) * 1994-08-15 1996-02-27 Nec Corp 電界効果型半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP4015756B2 (ja) 半導体装置の製造方法
CN104882373B (zh) 晶体管t形栅的制造方法
JP3119957B2 (ja) 半導体装置の製造方法
US6051454A (en) Semiconductor device and method for fabricating the same
KR0163833B1 (ko) 반도체 장치의 제조방법
US5693548A (en) Method for making T-gate of field effect transistor
US5970328A (en) Fabrication method of T-shaped gate electrode in semiconductor device
JPH045834A (ja) 半導体装置の製造方法
US5093225A (en) Processing method for fabricating electrical contacts to mesa structures in semiconductor devices
EP0332680B1 (en) Process of forming a t-gate metal structure on a substrate
KR100230744B1 (ko) 반도체 소자의 제조방법
EP0978869A2 (en) Method for forming a minute resist pattern and method for forming a gate electrode
JP3071481B2 (ja) GaAsデバイス及びT字型ゲート電極の作成方法
KR100564746B1 (ko) 화합물 반도체 소자의 티형 게이트 제조 방법
JPH0684950A (ja) 電界効果トランジスタの製造方法
JP2667250B2 (ja) 半導体装置の製造方法
JPH11150129A (ja) 半導体装置及び半導体装置の製造方法
JP2009198587A (ja) レジストパターン形成方法、及びそれを利用した金属パターン形成方法
JP2776053B2 (ja) 半導体装置の製造方法
JPH03147338A (ja) 半導体装置の製造方法
KR100203296B1 (ko) 모스 트랜지스터 제조 방법
JP3913862B2 (ja) 半導体装置の製造方法
JPS62250674A (ja) 半導体装置の製造方法
JPH0265139A (ja) 半導体装置用電極の形成方法
JP3810872B2 (ja) 半導体装置の製造方法