JPH0458602A - 遅延線路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、マイクロ波通信装置等に使用される遅延線路
に関する。

［従来の技術］ 従来、マイクロ波通信装置等に使用される遅延線路は１
例えば、第３図に示すように、同軸線路１４をコイル状
に巻いた構成を基本とし、その組合長により所望の遅延
時間を得る構造となっていた。また、その発展した形態
として、第４図に示すように、マイクロ波集積回路１５
を適用し、ストリップ線路１６の組合長により所望の遅
延時間を得る構造も近年多く適用されている。

［発明が解決しようとする課Ｍａ１ ところで、上記従来のストリップ線路歴遅延線路は、平
面上にしか形成できないため、より多くの遅延時間を必
要とする場合には、絶縁基板を挿入しながらストリップ
線路を１Ｍ数枚重ね、各基板に設けたスルーホールを通
して、各ストリップ線路の接地面と信号線路とを各々電
気接続し、接続された信号線路の合計長でより多くの遅
延時間を得ることができる。しかし、ストリップ線路は
同軸線路に比較し、導体抵抗が大きく、そのため通過損
失が大きく、かつ周波数特性において高周波になるに従
って通過損失が大きくなり、−次傾斜の振幅特性となる
。

したがって、前記多層型ストリップ線路状遅延線路をマ
イクロ波通信装置に適用する場合、外部回路に通過損失
を補償する増幅回路と一次傾斜を補償する振幅等化回路
が必要になり、これら周一回路を刷部に設けなければな
らないので、それだけ、大きなスペースが必要となり高
集積化の障害となっているという問題があった。

本発明は、上記の問題点にかんがみてなされたもので、
より小型化が図れ′遅延線部装置の提供を目的とする。

［！！ＷＪを解決するための手段］ このような課題を解決するため、本発明の遅延線路装置
は、板状をした絶縁基板の一方の面に全面導体からなる
接地面を有し２他方の面にストリップ線路からなる信号
線路を設けたマイクロ波集積回路基板と、表裏面が絶縁
された絶縁基板とを交互に複数枚重ねて列設し、かつ前
記各基板に設けたスルーホールを通して、前記各マイク
ロ波集積回路基板の接地面と信号線路とをそれぞれ電気
接続し、接続された信号線路の合計長で所望の遅延時間
を得る遅延線路を構成した遅延線路装置てあって、上記
列設された基板の外側に別の絶縁基板を付設し、この絶
縁基板上に遅延線路の電気的特性の劣化を補償する増幅
および振幅等化回路を形成した構成としである。

また、上記別の絶縁基板には、スルーホールを通して各
マイクロ波集積回路基板の接地面および信号線路に接続
される、接地端子および入出力端子をそれぞれ設けると
ともに、上記増幅および振幅等化回路のバイアス端子を
設けたことが有効である。

［作用］ 本発明の遅延線路装置によれば、マイクロ波集積回路が
列設されて所望の遅延時間を得る遅延線路が形成される
とともに、この遅延線路の電気特性の劣化を補償する増
幅および振幅等化回路が一体形成され、装置の小型化が
図られる。

［実施例］ 以下、本発明の実施例に係る遅延線路装置について図面
を参照して説明する。

第１図および第２図は本発明の一実施例を示している。

第１図は全体構成の斜視図、第２図は部分分解斜視図で
ある。

これらの図において、遅延線路装置は、複数枚（ここで
は３枚）のマイクロ波集積回路（（ＭＩＣ）基板１ａ〜
ｌｃと、３枚の絶縁基板２　ａ　Ｓ２　ｃとを有してお
り、これらの基板を交互に重ねて列設し、さらに、外側
にもう１枚の別の絶縁基板５を重ねて一体化した構成に
なっている。

マイクロ波集積回路基板１ａ−１ｃは、一方の面に全面
導体からなる接地面１１ａ〜ｌｌｃを有し、他方の面に
信号線路としてのストリップ線路１０　ａ　＝　１０　
ｃを形成しである。また、前記絶縁基板２ａ〜２Ｃに設
けたスルーホール９ａ〜９ｆを通して各マイクロ波集積
回路基板１　ａ　−１ｃのストリップ線路１０　ａ　＝
　１０　ｃを電気的に接続し、接続したストリップ線路
１０　ａ−１０ｃの合計長で所望の遅延時間を得る遅延
線路を構成している。

また、同様に絶縁基板２８〜２Ｃに設けたスルーホール
８ａ〜８ｇを通して各接地面１１ａ〜１１ｃｆｔ接続し
ている。さらに、絶縁基板５に最も近いマイクロ波集積
回路基板１ｃのストリップ線路１０ｃは、スルーホール
９ｄを通して絶縁基板５上の厚鮫回路１３へ接続される
。

絶縁基板５上には、電気特性を補償する補償回路７が形
成されている。この補償回１２！７は、遅延線路の電気
的特性の劣化を補償する増Ｉｌａおよび振幅等化回路を
構成している。

これらのマイクロ波集積回路基板１ａ〜ｌｃおよび絶縁
基板２ａ〜２Ｃは、例えば、セラミック等を用いて構成
し、これを焼成等することにより一体化を行なうことが
望ましい。

そして、スルーホール８ａ〜８ｇ、９ａ〜９ｆを通して
マイクロ波１１槍回路基板１ａおよび絶縁基板５に導か
れた適宜の部位に、短冊状をした接続片を接続し入出力
端子３ａ、３ｂとして構成しているとともに、接続片を
接続し接地端子４ａ。

４ｂとしている。さらに、絶縁基板５に接続片６を接続
し、補償回路７のバイアス端子として構成している。

したがって、この構成の遅延線路装置によれば、複数枚
の基板を重ねて一体化し、さらに電気特性の劣化を補償
する補償回路７を付加した構成であるため、小型で小ス
ペースの遅延回路装置となり、しかも、特性の劣化が少
ないものとなる。

また、ストリップ線路１０　ａ　＝　ｌ　Ｏｃは、印刷
等により形成できるので２その長さを高精度で管理でき
、遅延時間の調整を精度良く行なうことができる。

［発明の効果］ 以、１−説ＩＪＪ　Ｌ、たように本発明の遅延線路装置
によれば、マイクロ波集積回路基板と絶縁基板とを交互
に複数枚重ねて列設して、各マイクロ波集積回路基板の
接地面と信号線路とをそれぞれ電気接続し、接続された
信号線路の合計長で所望の遅延線路を構成し、さらに、
ｉｔｔ気特性の劣化を補償する補償回路を一体的に付加
したので、特性劣化のない遅延線路を小型に形成できる
とともに、遅延線路の長さを高精度に形成することかで
き、′Ｍ延待時間調整を精度良く行なうことがてきる。

【図面の簡単な説明】

第１図は本発明の実施例に係る′Ｎ遅延線路装置示す斜
視図、第２図は実施例に係る遅延線貼装との分解斜視図
、第３図および第４図は従来の遅延線路装置の一例を示
す斜視図である。 ｌａ〜１ｃ：マイクロ波集積回路基板 ２ａ〜２ｃ：絶縁基板 ３ａ、３ｂ：入出力端子 ４ａ、４ｂ：接地端子 ５：絶縁基板 ６：バイアス端子 ７：補償回路 ８ａ　〜８ｇ、９ａ　〜９ｆ　ニスルーホール１０ａ〜
１０Ｃニストリツプ線路 １１ａ　〜ｌｌｃ：按地面 第１図

Claims (2)

【特許請求の範囲】
1. （１）板状をした絶縁基板の一方の面に全面導体からな
   る接地面を有し、他方の面にストリップ線路からなる信
   号線路を設けたマイクロ波集積回路基板と、表裏面が絶
   縁された絶縁基板とを交互に複数枚重ねて列設し、かつ
   前記各基板に設けたスルーホールを通して、前記各マイ
   クロ波集積回路基板の接地面と信号線路とをそれぞれ電
   気接続し、接続された信号線路の合計長で所望の遅延時
   間を得る遅延線路を構成した遅延線路装置であって、上
   記列設された基板の外側に別の絶縁基板を付設し、この
   絶縁基板上に遅延線路の電気的特性の劣化を補償する増
   幅および振幅等化回路を形成したことを特徴とする遅延
   線路装置。
2. （２）上記別の絶縁基板に、スルーホールを通して各マ
   イクロ波集積回路基板の接地面に接続される接続端子お
   よび信号線路に接続される入出力端子をそれぞれ設ける
   とともに、上記増幅および振幅等化回路のバイアス端子
   を設けたことを特徴とする請求項１記載の遅延線路装置
   。