JPH0458637A - 通信制御方法 - Google Patents
通信制御方法Info
- Publication number
- JPH0458637A JPH0458637A JP2170629A JP17062990A JPH0458637A JP H0458637 A JPH0458637 A JP H0458637A JP 2170629 A JP2170629 A JP 2170629A JP 17062990 A JP17062990 A JP 17062990A JP H0458637 A JPH0458637 A JP H0458637A
- Authority
- JP
- Japan
- Prior art keywords
- slave
- polling
- queue length
- queue
- sorting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は複数の端末装置が共通の伝送路を介してデータ
の送受信を行う際に利用される通信制御方法に関するも
のである。
の送受信を行う際に利用される通信制御方法に関するも
のである。
従来の技術
従来の通信システムの一例を第２図に示す、第２図にお
いてはｌは主装置、２８〜２ｎは従装置を示している。
いてはｌは主装置、２８〜２ｎは従装置を示している。
主装置１と従装置２ａ〜２ｎはバス３を介して接続され
、従装置２８〜２ｎにはそれぞれあらかじめ定められた
固有の端末番号が割り当てられている０図示するように
、主装置１はポーリング制御回路１１とカウンタ１２と
から構成されている。また、従装置２８〜２ｎは互いに
同一の構成を有し、バス３を介して他装置へ送信すべき
送信情報を一時的に蓄えるバッフアメそり２１と送信要
求の有無を示すフラグ情報を表示するレジスタ２２とか
ら構成されている。
、従装置２８〜２ｎにはそれぞれあらかじめ定められた
固有の端末番号が割り当てられている０図示するように
、主装置１はポーリング制御回路１１とカウンタ１２と
から構成されている。また、従装置２８〜２ｎは互いに
同一の構成を有し、バス３を介して他装置へ送信すべき
送信情報を一時的に蓄えるバッフアメそり２１と送信要
求の有無を示すフラグ情報を表示するレジスタ２２とか
ら構成されている。
ポーリング制御回路１１はカウンタ１２の値を読み出し
、その値が示す端末番号を持つ従装置２８〜２ｎのレジ
スタ２２の内容を読み出し、送信要求の有無を調べる。
、その値が示す端末番号を持つ従装置２８〜２ｎのレジ
スタ２２の内容を読み出し、送信要求の有無を調べる。
送信要求がある場合には、主装置１はバス３の制御線を
用いて当該従装置２８〜２ｎはバス３を介して送信情報
の転送を行う。カウンタ１２は、ポーリング制御回路１
１が各従装置２ａ〜２ｎのレジスタ２２の内容を読み出
すたびに、従装置台数を法としてインクリメントされる
。主装置１は上記の動作を繰り返すことにより、各従装
置２ａ〜２ｎの送信要求を順次処理してい（。
用いて当該従装置２８〜２ｎはバス３を介して送信情報
の転送を行う。カウンタ１２は、ポーリング制御回路１
１が各従装置２ａ〜２ｎのレジスタ２２の内容を読み出
すたびに、従装置台数を法としてインクリメントされる
。主装置１は上記の動作を繰り返すことにより、各従装
置２ａ〜２ｎの送信要求を順次処理してい（。
発明が解決しようとする課題
しかしながら、上記した従来の通信制御方法では、従装
置間でトラヒックに偏りがある場合や、各従装置へのト
ラヒックに時間による変動がある場合に、ある従装置に
送信要求が集中する事態が生じることがある。このよう
な事態においても、主装置は送信要求の有無にかかわら
ず、巡回的に各従装置を均等にポーリングして行くため
、待ち行列が長い従装置は待ち行列が短い従装置と同じ
ポーリング頻度しか与えられず、これが原因となって待
ち行列が緩和されに（いという問題があつた。
置間でトラヒックに偏りがある場合や、各従装置へのト
ラヒックに時間による変動がある場合に、ある従装置に
送信要求が集中する事態が生じることがある。このよう
な事態においても、主装置は送信要求の有無にかかわら
ず、巡回的に各従装置を均等にポーリングして行くため
、待ち行列が長い従装置は待ち行列が短い従装置と同じ
ポーリング頻度しか与えられず、これが原因となって待
ち行列が緩和されに（いという問題があつた。
本発明は、このような従来の問題を解決するものであり
、一部従装置へのトラヒックの偏在等に際して、ポーリ
ング頻度を流動的に融通することにより伝送路を効率的
に使用できる優れた通信制御方法を提供することを目的
とするものである。
、一部従装置へのトラヒックの偏在等に際して、ポーリ
ング頻度を流動的に融通することにより伝送路を効率的
に使用できる優れた通信制御方法を提供することを目的
とするものである。
課題を解決するための手段
本発明の通信制御方法は、主装置と複数の従装置から構
成され、主装置の集中制御によって各従装置との間で共
通の伝送路を介してデータの送受信を行うものであり、
特に従装置は主装置に対する送信要求の待ち行列長を記
憶し、主装置は各従装置と通信を行う際に、各従装置の
端末番号と送信要求の待ち行列長を記憶し、これに基づ
いて待ち行列長の長い従装置から順に送信許可を与える
とともに、定期的に各従装置に対して通信許可を与える
ことを特徴としている。
成され、主装置の集中制御によって各従装置との間で共
通の伝送路を介してデータの送受信を行うものであり、
特に従装置は主装置に対する送信要求の待ち行列長を記
憶し、主装置は各従装置と通信を行う際に、各従装置の
端末番号と送信要求の待ち行列長を記憶し、これに基づ
いて待ち行列長の長い従装置から順に送信許可を与える
とともに、定期的に各従装置に対して通信許可を与える
ことを特徴としている。
さらに、上記主装置が、定期的に各従装置に対して巡回
型の送信許可を与える際に、記憶している送信要求の待
ち行列長をクリアし、各従装置に記憶されている新たな
待ち行列長を記憶するようにしても良い。
型の送信許可を与える際に、記憶している送信要求の待
ち行列長をクリアし、各従装置に記憶されている新たな
待ち行列長を記憶するようにしても良い。
作用
本発明は、上記のような構成により次のような効果を有
する。すなわち、待ち行列長の長い従装置に優先的に送
信許可を与えることにより、従装置間にトラヒックの偏
りがある場合にも、システム全体としては各送信要求に
均等な遅延品質での交換・転送を提供することができる
。上記優先的送信許可にまじえて通常の巡回型の送信許
可を定期的に与えることによって、優先処理の対象とさ
れない待ち行列の少ない従装置に対しても一定頻度以上
のポーリング処理機会を保証することができる。
する。すなわち、待ち行列長の長い従装置に優先的に送
信許可を与えることにより、従装置間にトラヒックの偏
りがある場合にも、システム全体としては各送信要求に
均等な遅延品質での交換・転送を提供することができる
。上記優先的送信許可にまじえて通常の巡回型の送信許
可を定期的に与えることによって、優先処理の対象とさ
れない待ち行列の少ない従装置に対しても一定頻度以上
のポーリング処理機会を保証することができる。
また、主装置が定期的に各従装置に対して巡回型の送信
許可を与える際に、記憶している送信要求の待ち行列長
をクリアし、各従装置に記憶されている新たな待ち行列
長を記憶することにより、各従装置のトラヒックの短時
間での変動に対しても柔軟に対応することができる。
許可を与える際に、記憶している送信要求の待ち行列長
をクリアし、各従装置に記憶されている新たな待ち行列
長を記憶することにより、各従装置のトラヒックの短時
間での変動に対しても柔軟に対応することができる。
実施例
第１図は本発明が適用された通信制御装置の一実施例を
示したものである。
示したものである。
第１図において、ｌＯは主装置、２０ａ〜２０ｎは従装
置を示す、主装置ｌＯと従装置２０ａ〜２０ｎは、バス
３０を介して接続されている。従装置２０ａ〜２０ｎに
は、それぞれあらかじめ定められた端末番号が割り当て
られている。主装置ｌＯは、ポーリング制御回路１０１
と、ソーティング回路１０２と、ソーティングメモリ１
０３と、第１カウンタ１０４と、第２カウンタ１０５と
から構成されている。ソーティングメモリ１０３は従装
置２０ａ〜２０ｎの端末番号と待ち行列長を１つのデー
タとして格納している。ソーティング回路１０２はソー
ティングメモリ１０３内の待ち行列長をその値の大小に
より並べかえる機能をもち、ハードウェアにより実現さ
れる。第１カウンタ１０４はソーティングメモリ１０３
を読み出すたびにインクリメントされ、予め設定された
閾値に達するとＯクリアされる。第２カウンタ１０５は
巡回型ポーリングを行う際に、主装置１０がポーリング
する従装置２０８〜２０ｎの端末番号を保持する。第２
カウンタ１０５は従装置２Ｏａ〜２０ｎをポーリングす
るたびにインクリメントされ、全ての従装置２０ａ〜２
０ｎを１通りポーリングし終えたらＯクリアされる。従
装置２０ａ〜２０ｎは同一の構成を有し、送信要求を一
時的に蓄えるバッファメモリ２０１と待ち行列長を格納
するレジスタ２０２とから構成されている。
置を示す、主装置ｌＯと従装置２０ａ〜２０ｎは、バス
３０を介して接続されている。従装置２０ａ〜２０ｎに
は、それぞれあらかじめ定められた端末番号が割り当て
られている。主装置ｌＯは、ポーリング制御回路１０１
と、ソーティング回路１０２と、ソーティングメモリ１
０３と、第１カウンタ１０４と、第２カウンタ１０５と
から構成されている。ソーティングメモリ１０３は従装
置２０ａ〜２０ｎの端末番号と待ち行列長を１つのデー
タとして格納している。ソーティング回路１０２はソー
ティングメモリ１０３内の待ち行列長をその値の大小に
より並べかえる機能をもち、ハードウェアにより実現さ
れる。第１カウンタ１０４はソーティングメモリ１０３
を読み出すたびにインクリメントされ、予め設定された
閾値に達するとＯクリアされる。第２カウンタ１０５は
巡回型ポーリングを行う際に、主装置１０がポーリング
する従装置２０８〜２０ｎの端末番号を保持する。第２
カウンタ１０５は従装置２Ｏａ〜２０ｎをポーリングす
るたびにインクリメントされ、全ての従装置２０ａ〜２
０ｎを１通りポーリングし終えたらＯクリアされる。従
装置２０ａ〜２０ｎは同一の構成を有し、送信要求を一
時的に蓄えるバッファメモリ２０１と待ち行列長を格納
するレジスタ２０２とから構成されている。
次に、上記実施例の動作について説明する。
ポーリング制御回路１０１はソーティングメモリ１０３
の先頭アドレスから従装置２０ａ〜２０ｎの端末番号を
読み出し、その端末番号に従って従装置２０ａ〜２０ｎ
のポーリングを行う、ポーリング処理終了後に、その従
装置の待ち行列長が予め設定された閾値以上であれば、
ポーリング制御回路１０１は従装置２０ａ〜２０ｎの端
末番号と待ち行列長を１つのデータとしてソーティング
メモリ１０３に書き込み、ソーティング回路１０２に対
しソーティングメモリ１０３のソーティングを指示する
。これと同時に第１カウンタ１０４をインクリメントす
る。
の先頭アドレスから従装置２０ａ〜２０ｎの端末番号を
読み出し、その端末番号に従って従装置２０ａ〜２０ｎ
のポーリングを行う、ポーリング処理終了後に、その従
装置の待ち行列長が予め設定された閾値以上であれば、
ポーリング制御回路１０１は従装置２０ａ〜２０ｎの端
末番号と待ち行列長を１つのデータとしてソーティング
メモリ１０３に書き込み、ソーティング回路１０２に対
しソーティングメモリ１０３のソーティングを指示する
。これと同時に第１カウンタ１０４をインクリメントす
る。
ポーリング制御回路１０１はソーティングメモリ１０３
内の待ち行列長がソーティングされるまで待機し、第１
カウンタ１０４の係数値が予め設定された閾値未満であ
る場合には、上記動作を繰り返す。これを繰り返すこと
により待ち行列の長い従装置２０ａ〜２０口から優先的
にポーリングされる。
内の待ち行列長がソーティングされるまで待機し、第１
カウンタ１０４の係数値が予め設定された閾値未満であ
る場合には、上記動作を繰り返す。これを繰り返すこと
により待ち行列の長い従装置２０ａ〜２０口から優先的
にポーリングされる。
第１カウンタ１０４の係数値が予め設定された閾値に達
すると、ソーティングメモ１月０３内のデータを全て消
去する。
すると、ソーティングメモ１月０３内のデータを全て消
去する。
ソーティングメモリ１０３にデータがない場合やソーテ
ィングメモリ１０３内のデータが消去されると、ポーリ
ング制御回路１０１は第２カウンタ１０５の値を読み出
し、その値に従って巡回的にポーリングを行なっていく
。ポーリング処理終了後、ポーリング制御回路１０１は
、その従装置２０ａ〜２０ｎの待ち行列長が予め設定さ
れた閾値以上であれば、上記したように従装置の端末番
号と待ち行列長を１つのデータとしてソーティングメモ
リ１０３に書き込む、全ての従装ａ ２０ａ〜２０ｎを
ポーリングし終えたら、ポーリング制御回路ｉｏｔはソ
ーティング回路１０２にソーティングメモリ１０３内の
待ち行列長のソーティングを指示し、ふたたびソーティ
ングメモリ１０３の先頭から端末名号を読み出し、読み
出された端末番号に従いポーリングを行なう、従って、
ソーティングメモリ１０３内のデータは、第２カウンタ
１０５による通常のポーリング動作により、定期的に再
新されるので、方において待ち行列長が短い従装置２０
ａ〜２Ｏｎでも定期的にポーリング処理を受けることが
でき。
ィングメモリ１０３内のデータが消去されると、ポーリ
ング制御回路１０１は第２カウンタ１０５の値を読み出
し、その値に従って巡回的にポーリングを行なっていく
。ポーリング処理終了後、ポーリング制御回路１０１は
、その従装置２０ａ〜２０ｎの待ち行列長が予め設定さ
れた閾値以上であれば、上記したように従装置の端末番
号と待ち行列長を１つのデータとしてソーティングメモ
リ１０３に書き込む、全ての従装ａ ２０ａ〜２０ｎを
ポーリングし終えたら、ポーリング制御回路ｉｏｔはソ
ーティング回路１０２にソーティングメモリ１０３内の
待ち行列長のソーティングを指示し、ふたたびソーティ
ングメモリ１０３の先頭から端末名号を読み出し、読み
出された端末番号に従いポーリングを行なう、従って、
ソーティングメモリ１０３内のデータは、第２カウンタ
１０５による通常のポーリング動作により、定期的に再
新されるので、方において待ち行列長が短い従装置２０
ａ〜２Ｏｎでも定期的にポーリング処理を受けることが
でき。
他方において短時間で集中的な送信要求の到着が特定の
従装置２０ａ〜２０ｎにあった場合にも、少ない遅延で
処理が可能である。
従装置２０ａ〜２０ｎにあった場合にも、少ない遅延で
処理が可能である。
発明の効果
本発明は上記実施例より明らかなように、待ち行列長の
長い従装置を優先的にポーリングするとともに、待ち行
列長の短い従装置でも定期的ポーリングするようにした
ものであり、トラヒックの偏りがある場合等においても
、システム全体として各送信要求に均等な遅延品質での
交換・転送を提供することができるとともに、伝送路を
効率的に使用できるといった効果を有する。
長い従装置を優先的にポーリングするとともに、待ち行
列長の短い従装置でも定期的ポーリングするようにした
ものであり、トラヒックの偏りがある場合等においても
、システム全体として各送信要求に均等な遅延品質での
交換・転送を提供することができるとともに、伝送路を
効率的に使用できるといった効果を有する。
第１図は本発明が適用された通信制御装置の一実施例の
構成図、第２図は従来の通信制御装置の構成図である。 １．１０・・・主装置、２８〜２ｎ、２０ａ〜２０ｎ・
・・従装置、３．３０・・・バス、１０１・・・ポーリ
ング制御回路、１０２・・・ソーティング回路、１０３
・・・ソーティングメモリ、１０４・・・第１カウンタ
、１０５・・・第２カウンタ、２１．２０１・・・バッ
ファメモリ、２２゜２０２・・・レジスタ。 代理人 弁理士 粟野重孝 ばか１名 ｉ＠１ 図
構成図、第２図は従来の通信制御装置の構成図である。 １．１０・・・主装置、２８〜２ｎ、２０ａ〜２０ｎ・
・・従装置、３．３０・・・バス、１０１・・・ポーリ
ング制御回路、１０２・・・ソーティング回路、１０３
・・・ソーティングメモリ、１０４・・・第１カウンタ
、１０５・・・第２カウンタ、２１．２０１・・・バッ
ファメモリ、２２゜２０２・・・レジスタ。 代理人 弁理士 粟野重孝 ばか１名 ｉ＠１ 図
Claims (2)
- （１）主装置と複数の従装置から構成され、主装置の集
中制御によって各従装置との間で共通の伝送路を介して
データの送受信を行う通信制御方法において、従装置は
主装置に対する送信要求の待ち行列長を記憶し、主装置
は各従装置と通信を行う際に、各従装置の端末番号と送
信要求の待ち行列長を記憶し、これに基づいて待ち行列
長の長い従装置から順に送信許可を与えるとともに、定
期的に各従装置に対して巡回型の通信許可を与えること
を特徴とする通信制御方法。 - （２）上記主装置は、定期的に各従装置に対して巡回型
の送信許可を与える際に、記憶している送信要求の待ち
行列長をクリアし、各従装置に記憶されている新たな待
ち行列長を記憶することを特徴とする請求項１記載の通
信制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2170629A JPH0458637A (ja) | 1990-06-28 | 1990-06-28 | 通信制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2170629A JPH0458637A (ja) | 1990-06-28 | 1990-06-28 | 通信制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0458637A true JPH0458637A (ja) | 1992-02-25 |
Family
ID=15908415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2170629A Pending JPH0458637A (ja) | 1990-06-28 | 1990-06-28 | 通信制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0458637A (ja) |
-
1990
- 1990-06-28 JP JP2170629A patent/JPH0458637A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5175732A (en) | Method and apparatus for controlling data communication operations within stations of a local-area network | |
| EP1430405B1 (en) | Method and apparatus for distributed direct memory access for systems on chip | |
| US4916692A (en) | TDM bus controller | |
| JPH0748739B2 (ja) | 多重アクセス制御方法および該方法を実施する多重アクセス制御システム | |
| US20050273564A1 (en) | Memory controller | |
| US7009996B1 (en) | Method and system for transmitting periodic and aperiodic data over a critical avionics databus | |
| US4907220A (en) | Process for the establishment of virtual connections passing through switching matrices of a multi-stage switching system | |
| WO1998037658A2 (en) | Channel aggregation having low latency and overhead | |
| US5347514A (en) | Processor-based smart packet memory interface | |
| US7113516B1 (en) | Transmit buffer with dynamic size queues | |
| KR102303424B1 (ko) | 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치 | |
| US4796022A (en) | Double transit bus system | |
| JPH0458637A (ja) | 通信制御方法 | |
| JP3230339B2 (ja) | 通信制御装置 | |
| JP4125933B2 (ja) | 共通メモリを備えたプロセッサシステム | |
| CA1235229A (en) | Double transit bus system | |
| JPS5936287B2 (ja) | デ−タ転送方式 | |
| EP1347597A2 (en) | Embedded system having multiple data receiving channels | |
| KR20050052921A (ko) | 통신 시스템에서 멀티 채널 잡 스케줄 장치 및 방법 | |
| JPS6365509A (ja) | 数値制御装置のデ−タ伝送装置 | |
| CN121151337A (zh) | 一种以太网通信节点socket发送缓冲区实现方法及系统 | |
| JPH01192239A (ja) | 通信回線におけるポーリング方式 | |
| JPH05110568A (ja) | Ｌａｎ制御装置 | |
| KR19980083753A (ko) | 마스터-슬레이브간의 멀티플렉싱 프로토콜 | |
| JPH11331203A (ja) | クロスバスイッチ装置及びその制御方法 |