JPH0460719A - 電子計算機、プログラマブル論理回路及びプログラム処理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的〕 （産業上の利用分野） この発明は、汎用命令中の高速処理を希望する任意の命
令を、特殊命令に置き換えることによってプログラム実
行の高速化を図る電子計算機に関する。

（従来の技術） 近年、パーソナルコンピュータ、ワークステジョンなど
のアプリケーションプログラムを実行する汎用計算機が
普及している。この様な汎用計算機で、アプリケーショ
ンプログラムを高速に実行させる方法として、数値演算
プロセッサなどのコプロセッサをメインプロセッサに付
加する方法がある。コプロセッサは特定の処理をメイン
プロセッサよりも数倍〜数十倍の速度で実行できる装置
である。通常の処理はメインプロセッサで行なうが、特
定の命令が来たときには、コプロセッサに制御を渡し、
コプロセッサで高速に処理を行なう。この方法では、予
め定められた特定の処理については高速処理が可能であ
るが、通常の処理については依然として高速化されない
。また、数値演算命令のように、はとんどのアプリケー
ションプログラムを高速処理する命令が用いられている
ものについては、専用処理装置を開発することも可能で
ある。しかしながら、はんの一部の応用分野でしか現れ
ない様な処理に対して専用処理装置を開発することは、
コストや開発時間を考えるとメリットがない。

また、ＰＬＡ、ＰＧＡなとのフィールドプログラマブル
な論理回路は、システム設計者の手元でプログラムする
ことが可能であるため、早期にシステムを実現する際に
使われている。さらに、これらの論理回路を用いて、目
的に応じた処理内容に変更させることができるシステム
もある。この方法では、第９図のステップ２０１〜ステ
ツプ２０５に示すようなソフトウェアの開発のステップ
が必要である。すなわち、処理内容が決定してから、プ
ログラマブル論理部の論理を決定し、書き込み、さらに
その論理を有効に利用して汎用部分を動作させるソフト
ウェアを開発する、といった煩わしい作業が要される。

このため、各種応用処理にそのまま柔軟に対応できる汎
用システムとはいえない。

さらに、マイクロプログラム方式のプロセッサを用いる
方法がある。これは、ＦＲＯＭまたはＲＡＭに格納され
るマイクロコードのみを変更し、回路構成は変えずにプ
ロセッサの命令および処理内容を変更させる方法である
。この方法では、処理を行なう部分が汎用回路であるた
め、頻繁に使われる処理を１つの特殊命令としても、こ
の１つの特殊命令を実行する実行サイクル数は十〜数士
サイクル必要となり、十分な高速化は達成できない。

（発明が解決しようとする課題） このように、アプリケーションプログラムを高速に実行
させる方法は、従来いくつか考えられているが、いずれ
の方法もそれぞれ欠点があった。

コプロセッサをメインプロセッサに付加する方法では、
特定の処理については高速処理が可能であるが、通常の
処理については高速化されなかった。

プログラマブル論理回路を使う方法では、煩わしいソフ
トウェア開発のステップが必要であり、汎用システムと
はいえない。また、マイクロプログラム方式のプロセッ
サを用いる方法においても、十分満足のいく高速化が望
めなかった。

そこでこの発明は、このような従来の事情を鑑みてなさ
れたものであり、その目的とするところは、特定のアプ
リケーションプログラムに依存した特殊なハードウェア
を用いず、汎用プログラム中の高速に実行したい任意の
処理に対応した論理回路をプログラマブルに構成し、高
速処理を実行できる電子計算機を提供することにある。

［発明の構成］ （課題を解決するための手段） 上記目的を達成するため、この発明は、与えられたプロ
グラム中の高速処理を希望する一部の処理を、特殊命令
に指定する指定手段と、指定された前記特殊命令をプロ
グラマブル論理回路として構成し、特殊命令を高速処理
する特殊命令処理部と、前記特殊命令に応じたプログラ
マブル論理回路を構成させる書き込みデータを、特殊命
令に基づいて生成するデータ生成手段と、前記特殊命令
に指定された以外の処理を汎用命令として通常処理する
汎用命令処理部とから構成されている。

（作用） 上記構成において、この発明は、プログラムのコンパイ
ル時に、特にプログラムの中で高速実行を必要とする処
理を指定する。これにより、指定された処理は、１つま
たは複数の特殊命令で置換される。また、コンパイル時
には、特殊命令を実現するプログラマブル論理回路を構
成させるための回路データが生成される。

特殊命令処理部では、特殊命令を実現するプログラマブ
ル論理回路を回路データに基づいて構成する。そして、
高速実行を必要とする処理のみ特殊命令処理部で処理し
、その他の高速実行を必要としない一般の処理は、汎用
命令として汎用命令処理部で処理するようにしている。

（実施例） 以下、図面を参照してこの発明の詳細な説明する。

第１図は、この発明の電子計算機のプログラム実行部の
構成を示すブロック図である。

同図に示すプログラム実行部１は、命令制御部３、汎用
命令処理部５、特殊命令処理部７、およびプログラム書
き込み制御回路９が、同一チップ内に備えられている。

命令制御部３は、図示しない外部メモリからコンパイル
された命令をロードし、この命令を汎用命令と特殊命令
とに振り分けるところである。また、命令制御部３は、
それぞれの命令に応じて汎用命令処理部５あるいは特殊
命令処理部７て処理するように制御し、プログラムを実
行させるところである。

汎用命令処理部５は、汎用命令を実行するところである
。

特殊命令処理部７は、特殊命令を高速実行するところで
ある。この特殊命令処理部７は、プログラム書き込み制
御回路９から与えられた書き込みデータに従い、特殊命
令をプログラマブル論理回路によって実現する。

第２図は、プログラマブル論理回路の一例を示すプログ
ラマブルゲートアレイ（ＰＧＡ）である。

二のプログラマブルゲートアレイは、論理ブロック１１
　（ＣＬ　Ｂ　／　Ｃｏｎｒｉｇｕｒａｂｌｅ　Ｌｏｇ
ｉｃ　Ｂｌｏｃｋ）が内部に複数個配置されており、そ
の周囲には各種の可変接続線が配線されている。さらに
、複数の入出カブロック１３　（ＩＯＢ）が、チップを
取り囲むように配置されている。

論理ブロック１１は、例えば、第３図のように構成され
ており、外部回路（図示せず）からプログラムすること
によって所望の論理回路を実現する。また、可変接続線
も同様にプログラム可能となっており、この可変接続線
によって論理ブロック１１相互間を自在に可変接続する
。これら２つの機能によって任意の論理回路を実現する
。

なお、特殊命令処理部７は、全てがプログラマブルでな
くてもよいものである。例えば、一部の回路が高速化、
チップ面積削減などのために乗算器、加算器、レジスタ
ファイルなど特定の機能をもっている回路になっていて
もよい。

プログラム書き込み制御回路９は、プログラマブル論理
回路を構成させるための書き込みデータを、外部のコン
パイラから発生される回路データを基に作成し、特殊命
令処理部７に与えるものである。なお、回路データは、
アプリケーションプログラムの高級言語（またはアセン
ブリ言語）から機械語へのコンパイル（アセンブル）時
に作成される。

汎用命令処理部５と特殊命令処理部７との間では、デー
タのやりとりが可能になっている。これにより、汎用命
令処理部５内のレジスタ、バスなどに直接書き込み／読
み出しを行なうことができる。また、汎用命令処理部５
と特殊命令処理部７とのデータ転送命令を用意すること
も可能である。

このように、この発明の実施例は構成されており、次に
この発明の詳細な説明する。

第４図は、この発明の詳細な説明するためのフローチャ
ートである。

まず、外部のコンパイラにより、第５図に示すようなＣ
言語のアプリケーションプログラムがコンパイル（アセ
ンブリ）される（ステップ１０１．１０３）。このとき
、アプリケーションプログラムの高速処理を希望する一
部の処理が、高速化処理部として指定される（ステップ
１０５）。指定方法としては、特定の命令文を自動的に
指定する方法、あるいは１度プログラムを実行してから
処理時間のかかる部分を自動的に抽出する方法などが考
えられる。ここでは、ｆｏｒループとその中の処理が指
定されている。

コンパイル結果の機械語を第６図に示す。高速化処理部
として指定された処理は、Ｘて示す１ステツプの特殊命
令とされて生成されている。なお、この部分を高速化し
なかった場合のコンパイル結果の機械語を第７図に示す
。この場合には、ｙで示す５ステツプの汎用命令が生成
される。

このコンパイルによってコンパイラからは、汎用命令を
表すオブジェクトコード、および特殊命令を表すオブジ
ェクトコードが発生（ソフトウェア・コンパイル）され
る。これと同時に、特殊命令処理部７においてプログラ
マブル論理回路を構成させるための、回路データが生成
（ハードウェア・コンパイル）される（ステップ１０７
．１０９）。

生成された回路はデータプログラム書き込み制御回路９
に与えられ、さらにデータプログラム書き込み制御回路
９により、プログラマブル論理回路を構成させるための
書き込みデータが作成される。この書き込みデータに従
って特殊命令処理部７では、特殊命令を実現する論理回
路が構成される（ステップ１１１．１１３）。

第８図は、特殊命令処理部７において構成された、特殊
命令を実現する論理回路のブロック図である。

同図において、汎用命令処理部５内のＯＯ〜０５、ｇｌ
は、変数レジスタであり、第６図あるいは第７図で示し
た％００〜％０５１％ｇ１にそれぞれ対応している。ｉ
ｃｅも同様に変数レジスタであり、第６図あるいは第７
図において％０２と％０５との値が一致した場合に、フ
ラグが立てられるレジスタである。また、特殊命令処理
部７内の１ｎｃ４．ｊｎｃはインクリメント回路、ｃｍ
ｐはコンパレータ、ｓｕｂは減算器を表し、第７図中の
ｉｎｃ、ｃｍｐ、ｓｕｂにそれぞれ対応している。これ
らの変数レジスタ、インクリメント回路、コンパレータ
、および減算器は、第７図中ｙで示した汎用命令群と等
価な機能を実現するような接続がなされている。

この論理回路は、第７図中ｙで示される５ステツプのプ
ログラムを１サイクルで実行する機能を持っている。

コンパイラから発生されたオブジェクトコードと、特殊
命令処理部７において構成された論理回路とにより、特
殊命令として実現された処理が高速に実行される。また
、特殊命令として実現された処理以外の汎用命令として
実現された部分は通常速度で実行される（ステップ１１
５）。

１つの命令が１マシンサイクルで実行されるとすると、
ｆｏｒループ内の命令群を１口実行するには、特殊命令
を用いない場合は、第７図のｙおよびその前後２ステッ
プづつの合計９ステツプあるため、９サイクルかかる。

一方、特殊命令を用いた場合は、第６図のＸおよびその
前後２ステップづつの合計５ステツプから５サイクルで
済む。これにより、特殊命令を用いた場合は用いない場
合に比べ、１．８倍の高速化が達成されたことになる。

このように、高速処理したい命令をプログラマブル論理
回路によって実現させることにより、般のアプリケーシ
ョンプログラムについても高速に実行させることができ
る。

なお、今回の実施例では、命令を汎用命令と特殊命令に
分けて説明したが、汎用命令と特殊命令を混合した命令
でも実施可能である。このような命令であれば、汎用命
令処理部５と特殊命令処理部７とを同時に並列動作させ
ることができ、より高速処理が可能となる。

［発明の効果］ 以上説明したように、この発明の電子計算機によれば、
高速に実行したいアプリケーションプログラムを特殊命
令とし、この命令に応したプログラマブル論理回路を構
成するようにした。これにより、それぞれの特殊命令に
応じた最適な論理回路を構成することができ、任意のプ
ログラムに対して柔軟な高速処理が実現可能となった。

また、汎用命令処理部を備えたことにより、特に高速化
を必要としない一般のアプリケーションプログラムも実
行できる。

【図面の簡単な説明】

第１図はこの発明の電子計算機の一実施例の構成を示す
ブロック図、第２図および第３図は第１図で示した特殊
命令処理部の一例の構成図およびその内部論理ブロック
図、第４図はこの発明の詳細な説明するためのフローチ
ャート、第５図乃至第７図はアプリケーションプログラ
ムの一例およびそのコンパイル結果、第８図はプログラ
マブル論理回路の構成例、第９図は従来のソフトウェア
開発のステップを示すフローチャートである。 １・・・プログラム実行部 ３・・・命令制御部 ５・・・汎用命令処理部 ７・・特殊命令処理部 ９・・・プログラム書き込み制御部 １１・・・論理ブロック（ＣＬ　Ｂ） １３・・・入出カプロ・ツク ００〜０５．ｇｌ、ｉｃｃ・・変数レジスタ１ｎｃ４．
ｉｎｃ・・・インクリメント回路ｃｍｐ・・・コンパレ
ータ ｓｕｂ・・・減算器 代私弁理士三好秀和 槙２図 ＠３図 １図 第４図

Claims (1)

1. 【特許請求の範囲】 与えられたプログラム中の高速処理を希望する処理部分
   を、特殊命令として生成するよう指定する指定手段と、 生成された前記特殊命令をプログラマブル論理回路とし
   て構成し、特殊命令を高速処理する特殊命令処理部と、 前記特殊命令に応じたプログラマブル論理回路を構成さ
   せる書き込みデータを、特殊命令に基づいて生成するデ
   ータ生成手段と、 高速化が指定されなかった処理を汎用命令として通常処
   理する汎用命令処理部と を有したことを特徴とする電子計算機。