JPH0460872A - 電子回路の接続検証装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、主としてＣＡＤによるアナログＬＳＩの回路
設計において用いられる電子回路の接続検証装置に係り
、特に電流経路を用いて接続エラーを検出する接続検証
装置に関する。

（従来の技術） 近年、アナログＬＳＩの電子回路設計において、回路規
模の増大や開発期間の短縮のため、ディジタルＬＳＩの
設計と同様にＣＡＤ（ｃｏｍｐｕｔｅｒ−ａｉｄｅｄ　
ｄｅｓｉｇｎ）が不可欠となりつつある。５ＰＩＣＥに
代表される回路シミュレーションは、ＣＡＤによるアナ
ログＬＳＩ設計において最も利用されるツールである。

しかし、この方法は回路規模の増大に伴いシミュレーシ
ョンに要する時間が長くなる。ＬＳＩの回路規模が大き
い場合は、無意味なシミュレーションの回数を減らすた
め、シミュレーションを行う前に電子回路の接続状態を
検証して、接続エラーをできるだけ取り除いておくこと
が重要となる。

このような電子回路の接続検証法として、隣接する素子
間の接続状態が予め定義されている接続パターンに当て
はまるかどうかを判断する方法が従来より知られている
。この方法は、検証の対象となる隣接素子間の接続状態
をユーザが任意に定義できるが、定義されている接続パ
ターンに該当するものしか接続状態を検証できないとい
う欠点がある。従って、■個々の隣接する素子間では接
続エラーはないが、いくつかの素子の集合で見たときに
電流経路にループが生じたりする接続エラー、■隣接す
る素子間である端子どうしが単に直結され、どこにも接
続されていない状態を接続エラーとするような接続パタ
ーンが定義されている場合に、両端子間に抵抗が介在し
ているというような間接的な接続エラーなどを検出する
ことは困難である。これら全での接続エラーを検出しよ
うとすれば、考え得るあらゆる接続パターンを定義して
おかなければならず、現実的には困難に近い。

（発明が解決しようとする課題） 上述したように、従来の技術では電子回路の隣接する素
子間の個々の接続状態を検証しているために、電流経路
にループが生じる接続エラーや、接続経路の途中に定義
されていない素子が介在するというような間接的な接続
エラーを検出することが難しいという問題があった。

本発明はこのような問題点に鑑みてなされたもので、素
子間の隣接関係のみでは検出が困難であった電流経路に
ループが生じる接続エラーや間接的な接続エラーを検出
することができる電子回路の接続検証装置を提供するこ
とを目的とする。

［発明の構成］ （課題を解決するための手段） 上記の課題を解決するため、本発明の接続検証装置では
電子回路を構成する各要素をノードおよび該ノード間を
結合する方向性を持ったブランチ（有向ブランチ）によ
って表わす。ノードは要素の端子に接続される等電位ネ
ットと、トランジスタのような３端子以上の要素に含ま
れる内部点などの仮想ノードからなる。これらのノード
および有向ブランチを表現する際に、流れる電流を無視
できる端子を除外してもよい。

これらのノードと有向ブランチとを電子回路の接続情報
に従い接続して有向グラフを生成し、この有向グラフ上
で特定のノードから他の特定のノードまで有向ブランチ
を辿って探索する。

この探索途中で辿るべき有向ブランチの有無を判定して
、辿るべき有向ブランチが無くなったとき電流経路の消
失として検出し、また探索途中で遭遇したノードが既に
通過したノードであるかとうかを判定して、通過したノ
ードである場合にはそのノードまでの電流経路をループ
として検出する。

本発明の好ましい実施態様によれば、有、向グラフ探索
は電子回路の正の電源端子に接続される等電位ネットか
らなるノード群に含まれるノードを始端とし、負の電源
端子に接続される等電位ネットからなるノード群に含ま
れるノードを終端として探索を行う第１の探索ルートと
、前記電子回路の負の電源端子に接続される等電位ネッ
トからなるノード群に含まれるノードを始端とし、正の
電源端子に接続される等電位ネットからなるノード群に
含まれるノードを終端として探索を行う第２の探索ルー
トとによって行われる。この場合、電流経路ループの検
出に際しては、第１および第２の探索ルートで探索途中
に検出された電流経路ループのうち、重複して検出され
たループの一方を除去することが望ましい。

（作用） このように本発明では回路の要素をノードと有向ブラン
チとで表現しているため、生成された有向グラフから電
流経路を求めることは既知の探索問題となり、その探索
は容易である。すなわち、探索時に辿るべき有向ブラン
チが無くなれば、電流経路か消失したと検出され、また
ノードが既に通過したノードであれば電流経路ループが
生じていると検出される。このようにして従来では困難
であった接続エラーの検出が可能になる。

また、正負の各々の電源から他方の電源に向かう二つの
探索ルートで有向グラフを探索することにより、一方の
ルートのみでは検出できないような接続エラーも漏れな
く検出される。この場合、両探索ルートにおいて重複し
て電流経路ループが検出された場合には、一方を除去す
ることによって、無用な二重のループ指示が避けられる
。

さらに、電流を無視できる端子を除外してノードおよび
有向ブランチを表現すれば、有向グラフが簡略化され探
索の範囲が絞られることにより、検証時間が短縮される
とともに、このような端子を考慮してノードおよび有向
ブランチを表現した場合に見られるような不合理な電流
経路の形成がなくなるため、電流経路の消失が検出され
なかったり、疑似エラーが発生したりすることが少なく
なる。

（実施例） 以下、図面を参照して本発明の詳細な説明する。

第１図は本発明の一実施例に係る電子回路の接続検証装
置の構成を示す機能ブロック図である。この接続検証装
置は、大きくは表示装置１と回路データ蓄積部２とデー
タ処理部３および探索経路データ蓄積部４からなる。

回路データ蓄積部２には、検証しようとする電子回路を
表わすデータとして、電子回路を構成する要素（素子）
のノード・ブランチ表現情報５と、電子回路の接続情報
６か蓄積されている。ノード・ブランチ表現情報５は、
各素子において電流がどの端子からどの端子へ流れるか
を素子のタイプ別にノードと有向ブランチからなる定義
によって表現した情報であり、この情報によって電子回
路上の電流経路の方向性が決定される。電子回路接続情
報６は、電子回路上で各素子をどのように接続するかを
表わす情報である。

一方、データ処理部３には、有向グラフ生成手段７、有
向グラフ探索手段８、電流経路消失検出手段９および電
流経路ループ検出手段１０が備えられている。有向グラ
フ生成手段７は、回路データ蓄積部２からのノード・ブ
ランチ表現情報５に従ってノードと有向ブランチとを接
続することにより、方向性を持つ線図（有向グラフ）の
情報を生成する。有向グラフ探索手段８は、この有向グ
ラフ上で例えば設計者によって指定された特定のノード
から他の特定のノードまでの電流経路を有向ブランチを
辿って探索する。電流経路消失検出手段９は、有向グラ
フ探索時に電流経路の消失、すなわち探索途中で辿るべ
きブランチが無くなったことを検出する。

電流経路ループ検出手段１０は、有向グラフ探索時に電
流経路ループ、すなわち探索途中で既に通過したノード
に再び戻ったことを検出する。

探索経路データ蓄積部４は、有向グラフの探索中に発生
したデータを蓄える部分であり、電流経路消失検出手段
９および電流経路ループ検山手段１０で検出された電流
経路の消失および電流経路ループは、この探索経路デー
タ蓄積部４を介して表示装置１で表示される。

次に、第１図の各部についてより具体的に説明する。

第２図はノード・ブランチ表現情報５の具体例であり、
（ａ）に示す抵抗が（ｂ）のように表わされる。抵抗の
二つの端子に接続される等電位ネットがノード１１，１
２であり、有向ブランチ１３．１４によって両ノード１
１，１２は結合されている。抵抗は電流が双方向に流れ
ることのできる双方向性素子であるため、有向ブランチ
は互いに逆向きの二つのブランチ１３゜１４で表される
ことになる。

第３図はノード・ブランチ情報５の他の例であり、（ａ
）に示すｎｐｎ　）ランジスタが（ｂ）または（Ｃ）の
ように表わされる。すなわち１、基本的には（ｂ）のよ
うにトランジスタの端子（コレクタＣ１ベースＢ１エミ
ッタＥ）に接続される等電位ネットとトランジスタの内
部点０（仮想ノード）であるノード２１，２２，２３゜
２４と、コレクタＣ，ベースＢから内部点０へ向かう有
向ブランチ２５．２６および内部点０からエミッタＥへ
の有向ブランチ２７とによって表される。また、ベース
電流を無視できる場合は、（Ｃ＞のようにトランジスタ
を２端子素子と考えて２つのノード２１，２３と１つの
ブランチ２８で表してもよい。

第４図にノード・ブランチ情報５の記述例を示す。第４
図（ａ）（ｂ）共に先頭の”ＢＲＡＮＣＨ−ＢＲＡＮＣ
Ｈ−ＦＯＲＭＳ”はタイトルであり、それに続く各リス
ト（例えば（Ｒ（＋−）（−＋））など）がそれぞれタ
イプ別の要素（素子）の定義を表わす。リストの先頭の
文字（Ｒなど）が要素（素子）のタイプを表し、これに
続くリスト（（＋−）など）が有向ブランチを表わす。

有向ブランチのリストは、ブランチが結ぶ両端のノード
（端子名と内部点を用いる）を電流の流れる方向に合わ
せて左から右に並べて表わす。内部点は、端子名と区別
するために（０）のように括弧で囲んである。

第４図（ａ）はトランジスタを第３図（ｂ）のように３
端子素子として定義した場合、第４図（ｂ）はトランジ
スタを第３図（Ｃ）のように２端子素子として定義した
場合の記述をそれぞれ示している。

第５図は有向グラフ生成手段７における有向グラフ表現
の具体例であり、第５図（ａ）の回路を上記のノード・
ブランチ情報を用いて有向グラフで表わしたものが、第
５図（ｂ）のようになる。ここで、トランジスタＱ１〜
Ｑ４は２端子素子として定義され、トランジスタＱ５〜
Ｑ９は３端子素子として定義されている。ｎ１〜ｎ９は
ノードを表わす。

第６図は有向グラフ探索手段８における有向グラフ探索
アルゴリズムを示すフローチャートであり、大きくは第
６図（ａ）に示すようにスタート・ノードの選択ステッ
プＳ１と、１．０電流経路探索ルーチンＳ２からなる。

ここで、ｐａｔｈ”は既に辿って来た電流経路を表わす
。第６図（ｂ）は第６図（ａ）の１．０電流経路探索ル
−チンＳ２を詳細に示したもので、まず条件文に従って
リバース電流経路（高電位側から探索した時、スタート
・ノードより更に高い電位の点が存在したような場合、
より高い電位点からスタート・ノードに至る電流経路に
相当する）の探索ＳＬ２、正常電流経路検出処理Ｓ１４
、別経路探索ＳＩＢおよびループ電流経路検出処理Ｓ１
８を行う。すなわち、Ｓｌｌでｐａｔｈ＝ｎｉｌ　、つ
まり既に辿った電流経路がなければ、Ｓｌ２においてリ
バース電流経路を探索する。ｐａｔｈ＝ｎｉｌてなけれ
ば、Ｓ１３において現在のノードが終端ノードかどうか
を判断し、終端ノードてあればそれまでの電流経路は正
常であったと判断し、必要に応じて表示装置１でその旨
を表示する（　Ｓ　Ｌ４）。ノードが終端ノードでなく
Ｓ１５においてスタート・ノードと判断されれば、別経
路探索ルーチンＳ１６に移る。スタート・ノードてなけ
れば次に８１７でループが形成されているかどうかを調
べ、形成されていればループ電流経路検出処理を行い、
必要に応じて表示装置１でその旨を表示する。

Ｓ　１１．　　Ｓ　１３．　　Ｓ　１５．　　Ｓ　１７
においてどの条件にも当てはまらない場合、またはＳｌ
２のリバース電流探索処理が終了した場合は、ＳＬ９〜
Ｓ２１により有向ブランチを辿って次のノードへ行き、
５２２（Ｓｌと同じ）において同様の処理を行う。

Ｓ１９において到達したノードから出る有向ブランチが
無くなった場合は、Ｓ２３において辿れる有向ブランチ
が有ったかどうかを調べ、無ければ別経路探索を行う（
Ｓ　２４）。

第７図は第６図のＳ１６．Ｓ２３における別経路探索パ
ターンの具体例を示す。第６図（ａ）は電流経路が消失
する例であり、別経路は見出だされない。第７図（ｂ）
（ｃ）は直前に辿った有向ブランチ以外にそのノードに
至る有向ブランチがあり、同一素子についての逆方向の
有向ブランチが存在する例であり、逆方向の有向ブラン
チを辿って戻ることができる。第７図（ｂ）では１段階
、（Ｃ）では２段階も戻っている。こうして逆方向の有
向ブランチを辿って戻った後、第７図（ｄ）のように別
経路が見つかれば、その経路に沿って探索が継続される
。なお、このように逆方向の有向ブランチを辿って戻る
ことは、本来、逆方向が正しい電流経路の方向であった
ことを意味する。

第８図はリバース電流経路パターンの具体例を示したも
ので、（ａ）はスタート・ノードより高い電位の点があ
り、リバース電流経路が検出される例である。（ｂ）は
リバース電流経路とは見なされない例として、同一素子
についての逆方向の有向ブランチが存在する場合を示し
ている。

第９図は接続エラーを含む具体的な電子回路の例として
オペアンプ回路を示したもので、点線円内が接続エラー
のある個所を表わしている。

この第９図の回路について、接続検証のために第４図（
ａ）（ｂ）に示したノード・ブランチ定義情報を用いて
有向グラフ探索を実行した結果を第１０図および第１１
図に示す。第１０図および第１１図において、（）で囲
まれたＶＣＣ，ＶＥＥ等の文字列・数字はネット名、／
／で挾まれたＸｉ、Ｑ１２．Ｒ２，・・・等は素子名、
／／の両側に書かれたＥ、Ｃ，Ｂ、＋、−，・・・等は
端子名を表わし、〉、＜は電流の向きを表わす。例えば
第１０図における「電流経路の消失」の項で ［１，］　（ＶＣＣ）　＞　Ｅ／Ｘｉ／Ｂは、ＶＣＣ側
からトランジスタｘｌを通る電流経路がベースまでで消
失していることを表わしている。また、例えば第１１図
の１ループ電流経路」の項で ［１］　Ｅ／Ｑ３３／Ｃ＞　Ｅ／Ｑ２７／Ｃ＞　Ｃ／Ｑ
３０／Ｅは、トランジスタＱ３３　、　Ｑ２７　、　Ｑ
３０によってループ電流経路が形成されていることを表
わしている。

さらに、例えば第第１０図および１１図の「リバース電
流経路」の項で ［１］　Ｑ２４／Ｃ＞　（ＶＣＣ） は、トランジスタＱ２４のコレクタからＶＣＣへ向かっ
てリバース電流経路が形成されていることを表わしてい
る。

第１０図および第１１図に示すように、有向グラフ探索
には正の電源端子ｖＣＣに接続される等電位ネットから
なるノード群に含まれるノードを始端とし、負の電源端
子ＶＥＨに接続される等電位ネットからなるノード群に
含まれるノードを終端として探索を行う第１の探索ルー
トと、これとは逆にＶＥＥに接続される等電位ネットか
らなるノード群に含まれるノードを始端とし、■ＣＣに
接続される等電位ネットからなるノード群に含まれるノ
ードを終端として探索を行う第２の探索ルートとがある
。第１の探索ルートは例えば第１０図の「電流経路の消
失」の項におけや［１１〜［６］、「ループ電流経路」
の項における　［１］〜［１３］、第１１図の「電流経
路の消失」の項における０］、「ループ電流経路」の項
における［１］　［２］に相当する。また、第２の探索
ルートは第１０図の「電流経路の消失」の項における　
［７］〜［１３］、第１１図の「電流経路の消失」の項
における　［２］〜［５］に相当する。第１１図の「電
流経路の消失」の項における［６］　［７］は、。

両探索ルート実行後に通過しなかったノードからの検索
に相当する。

このように互いに逆方向の二つの探索ルートを用いるこ
とにより、一方の探索ルートのみでは検索できない接続
エラーも確実に検出できる。

また、このように二つの探索ルートで検出された電流経
路ループのうち、重複して検出されたループの一方を除
去することによって、同じループを二重に検出して表示
することがなくなり、設計者に余分な情報を与えずに済
む。

また、第４図（ｂ）のように本来３端子であるトランジ
スタを２端子の回路要素としてノード・ブランチ情報を
定義して第１１図のように有向グラフ探索を行うと、全
てのトランジスタ、を３端子の回路要素としてノード・
ブランチ情報を定義した場合の第１１図と比較して、検
出できる接続エラーの数は減るが、接続エラーのタイプ
によっては同じエラーをより簡単に検出することができ
る。例えば第１１図の「電流経路ループｊの項における
［１］［２］は、第１０図の「電流経路ループ」の項に
おける　［１］〜［８］　［８］〜［１０］と同じ個所
の接続エラーによるループを示しているが、第１１図の
方が少ないルートで接続エラーを検出していることが分
かる。

さらに、トランジスタを２端子の回路要素としてノード
・ブランチ情報を定義すると、３端子の回路要素として
ノード・ブランチ情報を定義した場合に生じる疑似エラ
ー（例えば第１０図の「ループ電流経路」の項に＊を付
して示したもの）の発生を防止したり、検出しにくい接
続エラーを検出することも可能である。

従って、実際上は電子回路の各要素毎に最も適切なノー
ド・ブランチ情報の定義を行うことによって、検証の効
率を上げて検証に要する時間を短縮し、かつ疑似エラー
の発生を抑制することができる。

第１２図（ａ）〜（ｋ）は本発明により検出可能な接続
エラーの類型を列挙したものであり、その他に図示して
ないが（１）としてオープン端子、（ｍ）として（ｂ）
または（Ｃ）のループの中に抵抗が入ったもの、（ｎ）
として（ｆ）　（ｇ）のエミッタ結合の中に抵抗が入っ
たもの、（０）として（ｈ）（１）のベース結合の間に
抵抗が入ったものなど、種々のバリエーションが考えら
れる。これらのうち（ａ）　（ｄ）　（ｆ’）　（ｇ）
　（ｈ）　（１）　（ｏ）は「電流経路の消失」として
検出され、（ｂ）　（ｃ）　（ｅ）　（Ｉｌｌ）は「ル
ープ電流経路」として検出され、また（ｊ）（ｋ）は「
リバース電流経路」として検出される。

第１３図は抵抗が介在した間接的な接続エラーの例であ
り、例えば差動増幅器を構成する二つのトランジスタＱ
ｌ、　Ｑ２のエミッタを抵抗Ｒ１゜Ｒ２をそれぞれ介し
て共通の電流源（図示せず）に接続すべきところ、電流
源を接続しなかった場合である。従来の検証方法では、
例えばトランジスタＲ１，Ｒ２のエミッタが直接電流源
に接続される状態を正しい接続パターンとして登録して
おくと、両エミッタが単に直結されて電流源に接続され
ない状態を接続エラーと検出することができるが、第１
３図のように両エミッタ間に抵抗Ｒ１，Ｒ２が介在して
いるような場合は、接続エラーとして検出できない。

このような場合、本発明ではトランジスタＱｌ。

Ｑ２のエミッタからの電流経路の消失が検出されるため
、接続エラーが確実に検出されることになる。

［発明の効果］ 以上説明したように、本発明によれば電流経路を有向グ
ラフで表わし、それを探索して回路の接続エラーを検出
するため、予め登録した隣接素子間の接続条件によって
は検出が困難な電流経路ループや抵抗の介在した間接的
な接続エラー等を検出することが可能となる。従って、
無意味なシミュレーションを省くことができ、設計効率
が向上する。

また、正負電源間の両方向からの二つのルトによる探索
を行うことにより接続エラー検出漏れが大幅に減少する
。このとき両方向の探索ルートにおいて同じ電流経路ル
ープが検出された場合は一方を取り去ることで重複を避
けることにより、設計者に余分な情報を提供することを
防止できる。

さらに、要素のノードおよび有向ブランチを表現する際
、主としてトランジスタのような３端子以上の要素の場
合で実質的に電流を無視できる端子は除外することによ
り、適切なノードおよび有向ブランチの表現が可能とな
るため、接続検証に要する時間を短縮し、かつ疑似エラ
ーの発生を抑制することができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る電子回路の接続検証装
置の構成を示すブロック図、第２図は同実施例における
抵抗のノード・ブランチ表現情報を示す図、第３図は同
じくトランジスタのノード・ブランチ表現情報を示す図
、第４図は同実施例における具体的なノード・ブランチ
表現情報の記述例を示す図、第５図は同実施例における
有向グラフ表現の一例を示す図、第６図は同実施例にお
ける有向グラフ探索アルゴリズムを示すフローチャート
、第７図は第６図における別経路探索パターンの例を示
す図、第８図は第６図におけるリバース電流経路検出の
例を示す図、第９図は接続エラーのある電子回路の具体
例を示す図、第１０図および第１１図は本実施例におけ
る第９図の回路に対する有向グラフ探索の実行結果を示
す図、第１２図は本発明の接続検証装置により検出可能
な接続エラーの類型を示す図、第１３図は本発明の接続
検証装置により検出可能な間接的接続エラーの例を示す
図である。 １　・・・表示装置 ２　・・・データ蓄積部 ３　・・・回路データ蓄積部 ４　・・・探索経路データ蓄積部 ５　・・・ノード・ブランチ表現情報 ６　・・・回路接続情報 ７　・・・有向グラフ生成手段 ８　・・・有向グラフ探索手段 ９　・・・電流経路消失検出手段 １０・・・電流経路ループ検出手段 出願人代理人　弁理士　鈴江低度 （ａ） （ａ） （ｂ） 第２図 （ｂ） （ｃ） 第３図 （ａ） 第４図 ■ＣＣ ＶＥＥ （ａ） 第５図 （ａ） （ｂ） 第６図 （ｃ） 第６図 （ａ） 第７図 （ｂ） 第８図 第１０図 （ａ） （ｂ） （ｄ） （ｅ） 第１２図 （ｃ） （ｆ） 第１１ 図 第１３図

Claims (4)

【特許請求の範囲】
1. （１）電子回路を構成する各要素を該要素の端子に接続
   される等電位ネットと３端子以上の要素に含まれる仮想
   ノードからなるノードおよび該ノード間を結合する有向
   ブランチで表現するノード・ブランチ表現手段と、 前記電子回路の接続情報に従い前記ノードと前記有向ブ
   ランチとを接続してなる有向グラフを生成する有向グラ
   フ生成手段と、 前記有向グラフ上で特定のノードから他の特定のノード
   まで有向ブランチを辿って探索する有向グラフ探索手段
   と、 この有向グラフ探索手段による探索途中で辿るべき有向
   ブランチの有無を判定し、辿るべき有向ブランチが無く
   なったときを電流経路の消失として検出する電流経路消
   失検出手段と、前記有向グラフ探索手段による探索途中
   で遭遇したノードが既に通過したノードであるかどうか
   を判定し、通過したノードである場合にはそのノードま
   での電流経路をループとして検出する電流経路ループ検
   出手段と を具備することを特徴とする電子回路の接続検証装置。
2. （２）前記有向グラフ探索手段は、電子回路の正の電源
   端子に接続される等電位ネットからなるノード群に含ま
   れるノードを始端とし、負の電源端子に接続される等電
   位ネットからなるノード群に含まれるノードを終端とし
   て探索を行う第１の探索ルートと、前記電子回路の負の
   電源端子に接続される等電位ネットからなるノード群に
   含まれるノードを始端とし、正の電源端子に接続される
   等電位ネットからなるノード群に含まれるノードを終端
   として探索を行う第２の探索ルートとを有することを特
   徴とする請求項１記載の電子回路の接続検証装置。
3. （３）前記有向グラフ探索手段は、電子回路の正の電源
   端子に接続される等電位ネットからなるノード群に含ま
   れるノードを始端とし、負の電源端子に接続される等電
   位ネットからなるノード群に含まれるノードを終端とし
   て探索を行う第１の探索ルートと、前記電子回路の負の
   電源端子に接続される等電位ネットからなるノード群に
   含まれるノードを始端とし、正の電源端子に接続される
   等電位ネットからなるノード群に含まれるノードを終端
   として探索を行う第２の探索ルートとを有し、 前記電流経路ループ検出手段は、前記第１および第２の
   探索ルートで探索途中に前記検出された電流経路のルー
   プのうち、重複して検出されたループの一方を除去する
   ことを特徴とする請求項１記載の電子回路の接続検証装
   置。
4. （４）前記ノード・ブランチ表現手段は、流れる電流を
   無視できる端子を除外して電子回路を構成する各要素を
   ノードおよび有向ブランチで表現することを特徴とする
   請求項１記載の電子回路の接続検証装置。