JPH0461248A - クワッド・フラット・パッケージ - Google Patents
クワッド・フラット・パッケージInfo
- Publication number
- JPH0461248A JPH0461248A JP2171739A JP17173990A JPH0461248A JP H0461248 A JPH0461248 A JP H0461248A JP 2171739 A JP2171739 A JP 2171739A JP 17173990 A JP17173990 A JP 17173990A JP H0461248 A JPH0461248 A JP H0461248A
- Authority
- JP
- Japan
- Prior art keywords
- grounding
- semiconductor device
- signal
- section
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置用として、半導体素子を気密封止
Ｕ２て収納するクワッド・フラット・パッケージ（Ｑｕ
ａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）に関し、特に分布定
数線路を用いたクワッド・フラット・バッ／、−ジに関
するものである。
Ｕ２て収納するクワッド・フラット・パッケージ（Ｑｕ
ａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）に関し、特に分布定
数線路を用いたクワッド・フラット・バッ／、−ジに関
するものである。
集積回路の高集積化に伴って、半導体素子を収納する半
導体ｇＷ用のパンケージにおける多ビン化は急激に進ん
でいる。そして、多ビン化に対応できるパッケージとし
て、４方向に外部配線用のリードフレームが延在してセ
ラミック製のノ＼ウジングを有するセラミ・７り・クワ
ッド・フラット・パッケージが知られている。この種の
パッケージの代表的な例は、セラミック製の基板に半導
体素子を固着させ、この基板の外縁部にシーリングガラ
スを介して外部配線用のリードフレームを固着させ、更
にシーリングガラスを介してリードフレーム上にセラミ
ック製の蓋体を固着させた構成をなす。
導体ｇＷ用のパンケージにおける多ビン化は急激に進ん
でいる。そして、多ビン化に対応できるパッケージとし
て、４方向に外部配線用のリードフレームが延在してセ
ラミック製のノ＼ウジングを有するセラミ・７り・クワ
ッド・フラット・パッケージが知られている。この種の
パッケージの代表的な例は、セラミック製の基板に半導
体素子を固着させ、この基板の外縁部にシーリングガラ
スを介して外部配線用のリードフレームを固着させ、更
にシーリングガラスを介してリードフレーム上にセラミ
ック製の蓋体を固着させた構成をなす。
そして、上述したような構成をなすセラミ・ツク・クワ
ッド・フラット・パンケージにおいて１、半導体素子と
リードフレームとをＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔ
ｅｄＢｏｎｄ ｉｎｇ）テープ等の高耐熱フレキシブル
配線板にて接続させることが考案され°Ｃいる。これは
、クヮッ１．”・フラット・パッケージの特性と高耐熱
フレキシブル配線板の特性とをそれぞれ活かして、高密
度化、電気特性の向上及び気密封止性の良化を図るパッ
ケージである。更に、半導体素子における高周波特性の
影響を考慮し７て、半導体素子の特性に合ゼた特性イン
ピーダンスを有する分布定数線路にてリードフレームと
高耐熱フレキし／プル配線板とを構成することも考えら
れる。
ッド・フラット・パンケージにおいて１、半導体素子と
リードフレームとをＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔ
ｅｄＢｏｎｄ ｉｎｇ）テープ等の高耐熱フレキシブル
配線板にて接続させることが考案され°Ｃいる。これは
、クヮッ１．”・フラット・パッケージの特性と高耐熱
フレキシブル配線板の特性とをそれぞれ活かして、高密
度化、電気特性の向上及び気密封止性の良化を図るパッ
ケージである。更に、半導体素子における高周波特性の
影響を考慮し７て、半導体素子の特性に合ゼた特性イン
ピーダンスを有する分布定数線路にてリードフレームと
高耐熱フレキし／プル配線板とを構成することも考えら
れる。
ところが、分布定数線路の特性インピーダンスと半導体
素子の特性インピーダンスとが整合しない場合もある。
素子の特性インピーダンスとが整合しない場合もある。
このような場合には、信号周波数が高周波になると２．
半導体素子の入力端からの反射信月が悪い影響を及ぼし
７て誤信月となる。従って、分布定数線路を用いること
とし５たクワット・フラン）・・パンケージにおいて、
更なる改良の余地があった。
半導体素子の入力端からの反射信月が悪い影響を及ぼし
７て誤信月となる。従って、分布定数線路を用いること
とし５たクワット・フラン）・・パンケージにおいて、
更なる改良の余地があった。
本発明はかかる事情に鑑みてなされたものであり、分布
定数線路の特性に整合する終端抵抗を半導体素Ｙ−の近
傍に設けることにより、半導体素子からの反射信号はな
くて電気的特性を向■できるクワッド・フラット・パッ
ケージを提供することを目的とする。
定数線路の特性に整合する終端抵抗を半導体素Ｙ−の近
傍に設けることにより、半導体素子からの反射信号はな
くて電気的特性を向■できるクワッド・フラット・パッ
ケージを提供することを目的とする。
本発明に係るクワット・２７そ・ソ（・・バノノノーパ
）は、分布定数線路を用いたクワソＦ・ソラ、、１へ・
パッケージにおいて、前記う］布定数線路の特ヤトイン
ピーダンスに整合する終端抵抗を半導体素ｆ、 ｏｑ）
近傍に設けてあることを特徴とする。
）は、分布定数線路を用いたクワソＦ・ソラ、、１へ・
パッケージにおいて、前記う］布定数線路の特ヤトイン
ピーダンスに整合する終端抵抗を半導体素ｆ、 ｏｑ）
近傍に設けてあることを特徴とする。
Ｃｉ１用〕
本発明のクワッド・フラット・パッケージにあっては、
半導体素子の人力抵抗と終端抵抗１（７）並列値が分布
定数ｖＡ路の特性インピーダンスに等しい。従って、半
導体累ｆの入力端から反射化りは出ない。
半導体素子の人力抵抗と終端抵抗１（７）並列値が分布
定数ｖＡ路の特性インピーダンスに等しい。従って、半
導体累ｆの入力端から反射化りは出ない。
以）、本発明をその実施例告示ず図面に基づいて具体的
に説明する。
に説明する。
第１図は本発明に係るクワッド・フラット・パンゲージ
の断面図であり、図中１は基板を示す。
の断面図であり、図中１は基板を示す。
基板１は、アルミナ製の基体１ａと、基体１ａ土に形成
されたアース用の導体１ｂと、基体１ａの外縁部上に導
体１ｂを介して設けられたアルミナ製の縁部基体１ｃと
から構成されている。基板１の中央部には、熱伝導性樹
脂２を介して半導体素子３が固着されている６また、基
板１の縁部基体１ｃには、リードフレーム４における複
数本の信号用ビン４ａ （第１図には１本のみ図示）と
、リードフレー１−４ Ｑこおける１本のアース用ビン
４ ｔ、＋とが、例えばｐｂｏ−ｖ２ｏ、。
されたアース用の導体１ｂと、基体１ａの外縁部上に導
体１ｂを介して設けられたアルミナ製の縁部基体１ｃと
から構成されている。基板１の中央部には、熱伝導性樹
脂２を介して半導体素子３が固着されている６また、基
板１の縁部基体１ｃには、リードフレーム４における複
数本の信号用ビン４ａ （第１図には１本のみ図示）と
、リードフレー１−４ Ｑこおける１本のアース用ビン
４ ｔ、＋とが、例えばｐｂｏ−ｖ２ｏ、。
系ガラスからなるシーリングガラス５により固着されて
いる。アース用ビン４ｂはアース用の導体１１〕と接続
されている。
いる。アース用ビン４ｂはアース用の導体１１〕と接続
されている。
リードフレーム４の材質は、コバールまたは４２合金で
ある。リードフレーム４の各ビンの先端部は、金メツキ
または半田メツキが施されていて接続部となゲでいる。
ある。リードフレーム４の各ビンの先端部は、金メツキ
または半田メツキが施されていて接続部となゲでいる。
リードフレーム４ （信号用ビン４ａ、アース用ビン４
ｂ）のこの各接続部と、半導体素“ｔ”３の各電極とは
高耐熱フレキシブル配線板６により接続されている。高
耐熱フレキシブル配線板６は、ポリイミド樹脂からなる
絶縁部６ｂとＣｕからなるアース部６ｃとの積層体にＣ
ｕからなる多数本の信号線部６ａをパターン形成した構
成をなす。
ｂ）のこの各接続部と、半導体素“ｔ”３の各電極とは
高耐熱フレキシブル配線板６により接続されている。高
耐熱フレキシブル配線板６は、ポリイミド樹脂からなる
絶縁部６ｂとＣｕからなるアース部６ｃとの積層体にＣ
ｕからなる多数本の信号線部６ａをパターン形成した構
成をなす。
各信号用ビン４ａの接続部は、高耐熱フレキシブル配線
板６の信号線部６ａを介して＃導体素子３の対応する各
電極と接続し、アース用ビン４ｂの接続部は、アース部
６ｃを介して半導体素子３の電極と接続し２ている。そ
し−乙リードフレーム４及び高耐熱フレキシブル配線板
６は、半導体素子３の特性に合ねセな同一の特性インピ
ーダンスを有する分布定数線路にて構成されている。更
に、シーリングガラス５には、半ｍ体素了３を封止する
ようにアルミナ製の蓋体７が固着されている。
板６の信号線部６ａを介して＃導体素子３の対応する各
電極と接続し、アース用ビン４ｂの接続部は、アース部
６ｃを介して半導体素子３の電極と接続し２ている。そ
し−乙リードフレーム４及び高耐熱フレキシブル配線板
６は、半導体素子３の特性に合ねセな同一の特性インピ
ーダンスを有する分布定数線路にて構成されている。更
に、シーリングガラス５には、半ｍ体素了３を封止する
ようにアルミナ製の蓋体７が固着されている。
次に、本発明の要旨である、￥導体素子３の近傍に設け
られる終端抵抗について説明する。分布定数線路におい
ては、分布定数線路の特性インピーダンスと同し値の抵
抗にて線路を終端とすれば反射波がないことは知られて
いる。従って、本発明では半導体素子の入力抵抗と終端
抵抗との並列値が分布定数線路の特性インピーダンスに
等しくなるように、後述するような方法にて、半導体素
子の近傍に終端抵抗を形成している。
られる終端抵抗について説明する。分布定数線路におい
ては、分布定数線路の特性インピーダンスと同し値の抵
抗にて線路を終端とすれば反射波がないことは知られて
いる。従って、本発明では半導体素子の入力抵抗と終端
抵抗との並列値が分布定数線路の特性インピーダンスに
等しくなるように、後述するような方法にて、半導体素
子の近傍に終端抵抗を形成している。
第２図は、本発明の第１実施例の終端抵抗を示す図であ
り、第２図（ａ）は半導体素子３近傍（第１図に○印を
付しまた部分）の拡大平面図、第２図（ｂ）は同じく拡
大側面図である。この第１実施例では、高耐熱ツレキシ
プル配線板６における１本の信号線部６ａ （図中３４
：の−）ちの中央の１本）をアースとして使用し２、こ
の信号線部６ａと隣合う信号線部６ａとの間に薄膜抵抗
体からなる終端抵抗８を形成しでいる。例えば、各信号
線部６ａの幅が５０Ｉｆｍ、隣合う各信号線部６ａの間
隔が５０μｍごあり、固有抵抗が１０−４Ω・ｎｌであ
る薄膜抵抗体を幅２５μＩＴＩ厚さ２μｍとして終端抵
抗８を形成すると、約１００Ωの抵抗値をイＪする終端
抵抗８を形成できる。
り、第２図（ａ）は半導体素子３近傍（第１図に○印を
付しまた部分）の拡大平面図、第２図（ｂ）は同じく拡
大側面図である。この第１実施例では、高耐熱ツレキシ
プル配線板６における１本の信号線部６ａ （図中３４
：の−）ちの中央の１本）をアースとして使用し２、こ
の信号線部６ａと隣合う信号線部６ａとの間に薄膜抵抗
体からなる終端抵抗８を形成しでいる。例えば、各信号
線部６ａの幅が５０Ｉｆｍ、隣合う各信号線部６ａの間
隔が５０μｍごあり、固有抵抗が１０−４Ω・ｎｌであ
る薄膜抵抗体を幅２５μＩＴＩ厚さ２μｍとして終端抵
抗８を形成すると、約１００Ωの抵抗値をイＪする終端
抵抗８を形成できる。
第３図は、本発明の第２実施例の終端抵抗を小す閏であ
り、第３図（ａｌは１′導体素子３近傍（第１図番こＯ
印を付した部分）の拡大平面図、第３図（ｂ）は同しく
拡大側面図である。この第２実施例では、高耐熱フレキ
シブル配線板６の１本の信号線部６ａとアース部６ｃと
の間、つまり絶縁部６ｈ中に薄膜抵抗体からなる終端抵
抗８を形成している。なお、このような終端抵抗８は高
耐熱フレ４〜シブル配線板６を作製する際に同時に形成
する。例えば、絶縁部６［）の厚さが２０μｍ、終端抵
抗８苓形成４”るために絶縁部６ｈに設ける穴の径が３
０μｍであり、固有抵抗が４０Ｘ１．０−’Ω・ｍであ
る薄膜抵抗体を用いて終端抵抗８を形成するさ、約１０
０Ω、の抵抗値を有する終端抵抗８苓形成できる。
り、第３図（ａｌは１′導体素子３近傍（第１図番こＯ
印を付した部分）の拡大平面図、第３図（ｂ）は同しく
拡大側面図である。この第２実施例では、高耐熱フレキ
シブル配線板６の１本の信号線部６ａとアース部６ｃと
の間、つまり絶縁部６ｈ中に薄膜抵抗体からなる終端抵
抗８を形成している。なお、このような終端抵抗８は高
耐熱フレ４〜シブル配線板６を作製する際に同時に形成
する。例えば、絶縁部６［）の厚さが２０μｍ、終端抵
抗８苓形成４”るために絶縁部６ｈに設ける穴の径が３
０μｍであり、固有抵抗が４０Ｘ１．０−’Ω・ｍであ
る薄膜抵抗体を用いて終端抵抗８を形成するさ、約１０
０Ω、の抵抗値を有する終端抵抗８苓形成できる。
第２実施例では高耐熱フレキシゾル配線板の作製時に終
端抵抗苓形成することとし、だが、高耐熱フレキシブル
配線板の作製を完了しまた後に、任意のイ８号線部とア
ース部との間に終端抵抗を形成することもできる。この
ようにして形成される終端抵抗が、本発明の第３実施例
の終端抵抗である。
端抵抗苓形成することとし、だが、高耐熱フレキシブル
配線板の作製を完了しまた後に、任意のイ８号線部とア
ース部との間に終端抵抗を形成することもできる。この
ようにして形成される終端抵抗が、本発明の第３実施例
の終端抵抗である。
第４図は、この第３実施例の終端抵抗の形成１°順を示
す断面図である。３層構造をなす高耐熱フレキシブル配
ｗＡ板６ （第４図（ａ） ）に・ついて、アース部６
ｃの先端部をエツチングにて除去する（第４図（ｂ））
。レジスト５０を２６して所定パターンＣごパタニング
した後、フォトリソグラフィ技術を用いて絶縁部６ｈに
穴６０をあける（第４図（Ｃ））。スバ、７タリング技
術を用いて六６０内に薄膜抵抗体７ｏを形成する（第４
図（ｄ））。最後にレジスト５０を除去して、所望の信
号線、部６ａとアース部６ｃとの間に終端抵抗８を形成
する（第４図（ｅ））。
す断面図である。３層構造をなす高耐熱フレキシブル配
ｗＡ板６ （第４図（ａ） ）に・ついて、アース部６
ｃの先端部をエツチングにて除去する（第４図（ｂ））
。レジスト５０を２６して所定パターンＣごパタニング
した後、フォトリソグラフィ技術を用いて絶縁部６ｈに
穴６０をあける（第４図（Ｃ））。スバ、７タリング技
術を用いて六６０内に薄膜抵抗体７ｏを形成する（第４
図（ｄ））。最後にレジスト５０を除去して、所望の信
号線、部６ａとアース部６ｃとの間に終端抵抗８を形成
する（第４図（ｅ））。
なお１、上述した実施例ではアルミナ製のハウジングを
有−げるパッケージについて説明したが、ハウジング、
具体的には基体１ａ、縁部基体１ｃ及び蓋体７ばＪ、ラ
イト・、窒化アルミニラＪ、等のような別のセラミンク
にで構成されていても良い。
有−げるパッケージについて説明したが、ハウジング、
具体的には基体１ａ、縁部基体１ｃ及び蓋体７ばＪ、ラ
イト・、窒化アルミニラＪ、等のような別のセラミンク
にで構成されていても良い。
また、」−述し７だ実施例は本発明を適用できる１−１
）の構成例苓示すものであり、分布定数線路を用いてい
るようなりワ・７Ｆ・フラット・パッケージであれば、
別の構成例においでも本発明を適用できるごとは勿論で
ある。
）の構成例苓示すものであり、分布定数線路を用いてい
るようなりワ・７Ｆ・フラット・パッケージであれば、
別の構成例においでも本発明を適用できるごとは勿論で
ある。
以］−のように本発明のクワッド・フラット・・パッケ
ージでは、分布定数線路の特性インピーダンスに整合す
る終端抵抗を１′導体素子の近傍に設けているので、本
発明は、分布定数線路の特性インピーダンスと半導体素
子の特性インピーダンスとが整合していない場合におい
ても、半導体素子の入力端からの反射信号を防止でき、
電気的特性に優れたクワッド・フラットパンケージを徒
供できるという効果を奏する。
ージでは、分布定数線路の特性インピーダンスに整合す
る終端抵抗を１′導体素子の近傍に設けているので、本
発明は、分布定数線路の特性インピーダンスと半導体素
子の特性インピーダンスとが整合していない場合におい
ても、半導体素子の入力端からの反射信号を防止でき、
電気的特性に優れたクワッド・フラットパンケージを徒
供できるという効果を奏する。
第１図は本発明のクワッド・フラット・パッケージの全
体構成を不す断面図、第２図は本発明のクワッド・フラ
ット・パッケージにおける第１実施例の終端抵抗を示す
図、第３図は同じく第２実施例の終端抵抗を示す図、第
４図は同じく第３実施例の終端抵抗苓形成する手順を示
す断面図である。 ｌ・・・基板 ３・・・半導体素子 ４・・・リードフ
レーム ５・・・シーリングガラス ６・・・高耐熱フ
レキシブル配線板 ７・・・蓋体 ８・・・終端抵抗特
許 出願人 鳴海製陶株式会社（外１名）代理人 弁
理士 河 野 登 夫第 ］ 図 す 第 図 第 図 第 図
体構成を不す断面図、第２図は本発明のクワッド・フラ
ット・パッケージにおける第１実施例の終端抵抗を示す
図、第３図は同じく第２実施例の終端抵抗を示す図、第
４図は同じく第３実施例の終端抵抗苓形成する手順を示
す断面図である。 ｌ・・・基板 ３・・・半導体素子 ４・・・リードフ
レーム ５・・・シーリングガラス ６・・・高耐熱フ
レキシブル配線板 ７・・・蓋体 ８・・・終端抵抗特
許 出願人 鳴海製陶株式会社（外１名）代理人 弁
理士 河 野 登 夫第 ］ 図 す 第 図 第 図 第 図
Claims (1)
- 【特許請求の範囲】 １、分布定数線路を用いたクワッド・フラット・パッケ
ージにおいて、 前記分布定数線路の特性インピーダンスに整合する終端
抵抗を半導体素子の近傍に設けてあることを特徴とする
クワッド・フラット・パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2171739A JPH0461248A (ja) | 1990-06-28 | 1990-06-28 | クワッド・フラット・パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2171739A JPH0461248A (ja) | 1990-06-28 | 1990-06-28 | クワッド・フラット・パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0461248A true JPH0461248A (ja) | 1992-02-27 |
Family
ID=15928789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2171739A Pending JPH0461248A (ja) | 1990-06-28 | 1990-06-28 | クワッド・フラット・パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0461248A (ja) |
-
1990
- 1990-06-28 JP JP2171739A patent/JPH0461248A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4296456A (en) | Electronic package for high density integrated circuits | |
| JP2817717B2 (ja) | 半導体装置およびその製造方法 | |
| US4385202A (en) | Electronic circuit interconnection system | |
| US4472762A (en) | Electronic circuit interconnection system | |
| US4949225A (en) | Circuit board for mounting electronic components | |
| US4949163A (en) | Semiconductor integrated circuit device particularly for high speed logic operations | |
| US4546406A (en) | Electronic circuit interconnection system | |
| US6543128B2 (en) | Ball grid array package and its fabricating process | |
| JPH0358550B2 (ja) | ||
| JPH0239097B2 (ja) | ||
| US3386009A (en) | Interconnection structure for integrated circuits and the like | |
| JPH0461248A (ja) | クワッド・フラット・パッケージ | |
| KR100774894B1 (ko) | 반도체 장치 | |
| JP2003069163A (ja) | フレキシブルプリント基板 | |
| JP3601462B2 (ja) | 電子部品のパッケージ構造 | |
| US4962287A (en) | Flexible printed wire board | |
| JP3639265B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11195666A (ja) | 半導体装置 | |
| JP2670505B2 (ja) | 電子部品搭載用基板 | |
| JPH06140462A (ja) | 半導体装置のパッケージ | |
| JPH0314486A (ja) | 電子部品用パッケージ | |
| JPH03110768A (ja) | 配線パターン接続用チップ | |
| JPS60100453A (ja) | 半導体装置用パツケ−ジ | |
| JPH0493060A (ja) | 半導体装置 | |
| JPS60138902A (ja) | フエイスボンデイング型電圧非直線抵抗磁器 |