JPH0461286A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置に関し、特にシリコン基板上に化合
物半導体層を形成した半導体装置に関する。

（発明の背景） ＧａＡｓなどの化合物半導体は、その優れた特徴を活か
して高性能、高機能デバイスに利用されつつあるか、化
合物半導体結晶は一般に高価てあり、大面積の高品質基
板結晶を得に（いという問題か付き纏う。一方、シリコ
ン基板は比較的安価で大面積化か可能であり、近時は、
このようなシリコン基板１に、Ｇ　ａ、　Ａ　ｓなどの
化合物半導体層を形成して各種デバイスを形成すること
か試みられている。

例えばシリコン基板上に、Ｇａ　Ａ　ｓ層を形成する際
に、あらかじめ予備堆積層を形成しておき、次に通常の
成長条件下でＧａＡＳ層をエビタギシャル成長するいわ
ゆる二段階成長法である。二段階成長法によれば、まず
、シリコン基板を９００°Ｃ程度の温度で熱処理した後
、シリコン基板ＦにＭＯＣＶＤ法あるいはＭＢＥ法を用
いて４００′Ｃ程度の比較的低温で約１００人の予備堆
積層としてのＧａＡｓ層などを形成し、次に通常のＧａ
ＡＳのエピタキシャル成長温度（６００〜７５０”Ｃ）
まで基板を昇温した後、ＧａＡｓ層を所望厚み成長させ
る。

ＧａＡｓ膜などから成る予備堆積層を形成した場合も、
ＳｉとＧａＡｓの界面領域では、ＳｉとＧａＡｓの格子
定数の差（〜４％）により高密度の不整合転位が発生し
、その一部は成長中に成長方向に伝播し、成長層を貫通
する。特に成長終１′後成長温度から室温への降温中シ
リコン基板とにａＡｓ層間の熱膨張係数の大きな相違に
よる応力は成長方向への転位の伝播を大きく作用するた
め、転位は表面近傍の活性層形成領域まで到達しＧａＡ
ｓ層にデバイスを作成する場合に最もデバイス性能を左
右する。

ＳｉとＧａＡｓの界面領域で発生した不整合転位の密度
は約１０Ｉ２ｅｒｎ”あり、ＧａＡｓを３μｍ積層した
後のＧａＡｓ表面まで到達した転位の密度は約１０”ｃ
ｍ−”程度の高転位密度であることが知られている。転
位は少数キャリアの再結合中心として作用するため、高
密度転位を有する結晶中では、少数キャリア寿命の大幅
な減少を引き起こす。したがって、半導体発光素子など
の少数キャリアを用いる化合物半導体装置では、電気的
および光学的にその性能を著しく低下させることになる
。

また、シリコン基板上、に形成したＧａＡｓ層の結晶性
を高める試みの一つとして次のような方法が試みられて
いる。

すなわち、表面近傍にまで到達する転位の密度を低減さ
せるため１．第２図に示すように、シリコン基板１１と
ＧａＡｓ膜１２との界面と表面近傍層の間にＩ　ｎ　Ｇ
　ａ、　Ａ　ｓ　／　Ｇ　ａ　Ａ　ｓ歪超格子Ｉ２を介
挿する方法である。歪超格子とは格子定数か異なる２種
類の半導体薄膜を交互に積層した構造であり、−層毎の
層厚が薄いので格子は歪ながらも連続的に接続される性
質を持つ。この不整合により生じる格子の歪応力か転位
線の伝播を阻止するように作用すると考えられている。

すなわち、半導体の上に格子定数の異なる半導体を極く
薄く成長させた場合、上層の半導体の格子定数は歪応力
を受けながらも下層の半導体の格子に連続的に接続する
。この場合、下層の半導体も歪応力を受けており下層の
半導体を伝播する転位は、この歪応力により横方向に曲
げられて上層の半導体に伝播する。そして上層の半導体
の層厚が増すにともなって歪応力も大きくなり、転位の
曲かりも大きくなり、特に上層の半導体の層厚を格子不
整合転位を発生する臨界層厚以下に制御することによっ
て、相対する転位か繋がる機会か多くなり、転位か低減
する。

しかし、上述のような方法によってＧａＡｓ膜を形成し
たとしても、転位密度は３Ｘ１０”ｅｍ−２が限界であ
り、それ以上下げることはできなかった。

本発明は、このような背景のもとに案出されたものであ
り、シリコン基板上に化合物半導体層をヘテロエピタキ
シャル成長させたとき、化合物半導体層中に残留する転
位密度を一層低減させて高品質の化合物半導体装置を提
供することを目的とするものである。

（問題点を解決するための手段） 本発明によれば、半導体基板上に■−Ｖ族化合物半導体
層を形成するとともに、この■−■族化合物半導体層内
に少なくともＸ　ｎ　Ｘ　Ｇ　ａ　＋−８Ａｓ膜、ｉｎ
、Ｇａ＋−ｒ　Ｐ膜またはＩ　ｎ　ｘ　Ｇ　ａ　＋　−
ｘ　Ｐ膜とＩｎを不純物として含有するＧａＡｓ膜とを
交互に積層した歪超格子層を具備して成る半導体装置か
提供され、そのことにより上記目的か達成される。

（作用） 上記のように構成することにより、歪超格子層内に、歪
超格子層を形成する異種半導体膜の格子定数の差に起因
する内部応力を発生させて、転位をまげてループ化した
り横に逃がしたりして、貫通転位密度を低減させる。も
って、半導体発光素子として用いた場合に長寿命化が図
れるとともに発光効率も向上する。

（実施例） 以下、本発明を添付図面に基づき詳細に説明する。

第１図は、本発明に係る半導体発光素子の一実施例を示
す断面図であり、ｌはシリコン基板、２は第１のＩ−Ｖ
族化合物半導体層、３は歪超格子層、４は第２の■−■
族化合物半導体層である。

前記シリコン基板１は、（１００）面から（００１）面
に２°オフして切り出しなＷ結晶シリづン基板で構成さ
れ、例えばアンチモン（Ｓ　ｂ）などから成るドナーを
１０１７個／　ｃ　ｒｎ　３程度含有（２゜ている。

前記シリコン基板１十には、第１のＩＩＩ−Ｖ族化合物
半導体層２が形成されている。この第１Ｑ）■−■族化
合物半導体層２は、例えばドナーを１０１ｇ個／ｃｒｎ
’程度含有し、たＧａＡｓ膜などて構成され、２段階成
長法や熱サイクル法を適宜適用（２゜たＭ　ＯＣＶ　Ｄ
法て厚み１〜１．５μｍ程度に形成される。すなわち、
Ｍ　ＯＣＶ　Ｄ装置内を９（）０〜。

１０００°Ｃて一旦加熱し７だ後に、４００〜４５０°
Ｃに下げてＧ　ａ　Ａ　Ｓ膜を成長させるどともに６０
０〜６５０°（ｊにトげてＧａＡｓ膜を成長（２段階成
長法）させ、次に３００〜９００℃で温度を土工させ（
熱サイクル法）、熱膨張係数に起因する内部応力を発生
させる。このように２段階成長法や熱シイクル法で第１
の■−■族化合物半導体層２を形成することにより、半
導体基板１と第１のＩｆｆ−Ｖ族化合物半導体層２どの
ミスフィツトをある程度低減できる１、 前記第１の■−■族化合物半導体層２」、に、歪超格Ｐ
層３を形成する。この歪超格ｒ層３は、Ｉｎ、Ｇａ、＋
−，Ａｓ膜とｉｎを不純物として含有するＧ　ａ　Ａ、
　ｓ膜とを交互に存する複数層で構成される。このよう
に、歪超格子層をＩｎ、Ｇａ＋−８ＡＳ膜とＩｎを不純
物として含有するＧ　ａ　Ａ、　ｓ膜とを交互に有する
複数層で構成することにより、格子゛定数の差に起因す
る内部応力か発生して転位を曲げるものと考えられる。

また、Ｉ　ｎ　＊　Ｇ　ａ　＋−ｘＡ、　ｓ膜どＩｎを
不純物どして含有するＧａＡｓ膜とを交互に有する複数
層で歪超格子層を形成した場合に、エッチビット密度の
低減か著しいのは、Ｉｎをドーピングすることによって
Ｇ　ａ　Ａ　ｓの強度か増加し、歪量を増していっても
、新たな転位か発生することなく転位密度を減少させる
ことかできるものと考えられる。

Ｉ　ｎ　ｘ　Ｇ　ａ　＋　−＊　Ａｓの混晶比Ｘは、Ｏ
＜ｘ＜１の範囲で適宜選択することができる。また、Ｇ
ａＡ、　ｓ　ｆｆｊ中には、Ｉｎ元素をＩ　Ｏ＋９．、
＝　１０２０個／Ｃｍ３程度含有するように含イＪさぜ
第１ばよい。

」−記のような歪超格子層：３は、７゛２０°Ｃの成長
温度で、キャリアガスどしてｉ（２ガスを用いるととも
に、原料ガスとしてＡ　ｓ　ｉ（３ガス、Ｔ　Ｍ　Ｇ　
ａ（Ｍａ）　、ＴＭＩ　ｎ　（Ｍａ）ガスを用いるＭＯ
ＣＶＤ法により形成される。この場合、ＴＭＧａガスど
ＴＭＩｎガスとの流量比でインジウム（Ｉｎ）の混晶比
Ｘを決定すればよい。また、Ｉｎを不純物として含有す
るＧａＡｓ膜は、Ｇ　ａ　Ａ　ｓ膜を形成する際に、Ｇ
ａＡｓ膜中のＩｎ元素の含有量が１０　＋ｓ〜Ｉ　Ｏ２
０個／ｃｒｎ３程度となるように、トリメチルインジウ
ム（ＴＭＩ　ｎ）ガスの流量比を設定して形成すればよ
い。

なお、ＩｎヨＧａ、−８Ａｓ膜とＩｎを不純物として含
有するＧａＡｓ膜はそれぞれ２００Å以下の膜厚に形成
される。

また、Ｉ　ｎ、Ｇａ＋−ｘ　Ａｓ膜に代えて、Ｇａ。

Ａｓ膜−ｙＰ膜またはＩ　ｎ　ｍ　Ｇ　ａ　１−ｘ　Ｐ
膜などを用いても良い。

前記歪超格子層３上に、第２の■−■族化合物゛ｆ、導
体層４を形成する。この第２の■−■族化自物下導体層
４も、第１の■−■族化合物半導体層２と同様に、例え
ばトナーを１０１９個、／　Ｃｍ　３程度含有したＧ　
ａ、　Ａ　ｓ膜なとて構成され、厚み１〜１．５μｍ程
度に形成される。

本発明に係る半導体装置を応用した発光素子は、第２の
■−Ｖ族化族化合物半導体上４上例えば図示しないクラ
ッド層、発光層、クラッド層、逆導電型■−Ｖ属化金化
合物半導体層成して、半導体基板１の裏面側と逆導電型
■−■族化合物半導体層上に、電極を形成して、この電
極間に電流を流して、発光層部分で電子と正孔を再結合
させて発光させる。すなわち、上述の第１の■−■族化
合物半導体層２、歪超格子層３、および第２の■−■族
化合物半導体層は、半導体発光素子のバッファ層として
用いられる。

（発明の効果） 以上のように、本発明に係る半導体装置によれば１．半
導体基板上に■−ｖ族化合物半導体層を形成するととも
に、このＩ−Ｖ族化合物半導体装置に少なくともｉｎ、
Ｇａｐ−ｘＡｓ膜、ＧａｘＡｓ１−ｙ　Ｐ膜またはＩｎ
、Ｇａ、、−、Ｐ膜とＩｎを不純物として含有するＧ　
ａ、　Ａ　ｓ膜とを交互に形成した歪超格子層を具備す
ることから、エッヂビット密度を８Ｘ１０’ｅｒｎ−”
まて低減させることかてき、。

もって半導体発光素子などを形成する場合、長寿命化し
た半導体発光素子を提供できるとともに、発光効率の高
い半導体発光素子を提供できる。

【図面の簡単な説明】

第１図は本発明に係る半導体発光素子の一実施例を示す
断面図、第２図は従来の半導体発光素子を示す断面図で
ある。 Ｉ；シリコン基板 ２．４：Ｉ［［−Ｖ族化合物半導体層 ３：歪超格子層

Claims (1)

【特許請求の範囲】
1. 　半導体基板上にIII−Ｖ族化合物半導体層を形成する
   とともに、このIII−Ｖ族化合物半導体層内に少なくと
   もＩｎ＿ｘＧａ＿１＿−＿ｘＡｓ膜、Ｇａ＿ｙＡｓ＿１
   ＿−＿ｙＰ膜またはＩｎ＿２Ｇａ＿１＿−＿２Ｐ膜とＩ
   ｎを不純物として含有するＧａＡｓ膜とを交互に積層し
   た歪超格子層を具備して成る半導体装置。