JPH0461309B2 - - Google Patents
Info
- Publication number
- JPH0461309B2 JPH0461309B2 JP24146787A JP24146787A JPH0461309B2 JP H0461309 B2 JPH0461309 B2 JP H0461309B2 JP 24146787 A JP24146787 A JP 24146787A JP 24146787 A JP24146787 A JP 24146787A JP H0461309 B2 JPH0461309 B2 JP H0461309B2
- Authority
- JP
- Japan
- Prior art keywords
- optical semiconductor
- plate
- heat equalizing
- holes
- equalizing plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、レーザーダイオードのような光半
導体素子の試験装置に関するものである。
導体素子の試験装置に関するものである。
［従来の技術］
近年、レーザーダイオードのような光半導体素
子は、多方面に利用されている。このため製造工
程において一度に多数の素子を100℃近くまで高
温加熱し、加熱後の素子の出力特性等を測定し、
素子の選定を行う高温スクリーニング試験等が必
要となる。
子は、多方面に利用されている。このため製造工
程において一度に多数の素子を100℃近くまで高
温加熱し、加熱後の素子の出力特性等を測定し、
素子の選定を行う高温スクリーニング試験等が必
要となる。
従来、出願人は、たとえば第３図で示すよう
に、金属製の均熱板１の複数の貫通孔１１，１
２，１３に基板２の複数のソケツト３１，３２，
３３に装着されたレーザーダイオードのような複
数の光半導体素子４１，４２，４３を直接押しつ
けて挿入するものを提案している（特願昭61−
11839参照）。そして、図示しないヒータにより均
熱板１を加熱制御し所定の温度とし、温度試験を
行つていた。
に、金属製の均熱板１の複数の貫通孔１１，１
２，１３に基板２の複数のソケツト３１，３２，
３３に装着されたレーザーダイオードのような複
数の光半導体素子４１，４２，４３を直接押しつ
けて挿入するものを提案している（特願昭61−
11839参照）。そして、図示しないヒータにより均
熱板１を加熱制御し所定の温度とし、温度試験を
行つていた。
［この発明が解決しようとする問題点］
この場合、ソケツト３１，３２，３３の取付誤
差や均熱板１の貫通孔１１，１２，１３の寸法誤
差等により光半導体素子４１，４２，４３の高さ
が異なり、第３図において、両端の光半導体素子
４１，４３は、均熱板１に完全に接触しても、中
央の光半導体素子４２に接触せず、複数の各光半
導体素子４１，４２，４３は均熱とされず、各素
子４１，４２，４３の通電による自己発熱を均熱
板１を通して均一に逃がすこともできない。
差や均熱板１の貫通孔１１，１２，１３の寸法誤
差等により光半導体素子４１，４２，４３の高さ
が異なり、第３図において、両端の光半導体素子
４１，４３は、均熱板１に完全に接触しても、中
央の光半導体素子４２に接触せず、複数の各光半
導体素子４１，４２，４３は均熱とされず、各素
子４１，４２，４３の通電による自己発熱を均熱
板１を通して均一に逃がすこともできない。
この発明の目的は、以上の点に鑑み、複数の光
半導体素子を均熱板に一様に接触させるようにし
た光半導体素子試験装置である。
半導体素子を均熱板に一様に接触させるようにし
た光半導体素子試験装置である。
［問題点を解決するための手段］
この発明は、光半導体素子と、ソケツトとの間
に間座を設け、この間座を介して柔軟性部材によ
り複数の光半導体素子を均熱板の貫通孔に押圧、
挿入するようにした光半導体素子試験装置であ
る。
に間座を設け、この間座を介して柔軟性部材によ
り複数の光半導体素子を均熱板の貫通孔に押圧、
挿入するようにした光半導体素子試験装置であ
る。
［実施例］
第１図は、この発明の一実施例を示す構成説明
図である。
図である。
図において、複数の貫通孔１１，１２，１３を
有する金属製の均熱板１にヒータＨが設けられ、
貫通孔１１，１２，１３の一方側には、基板２上
にハンダ付固定されたソケツト３１，３２，３３
に装着され基板２と電気的に接続される光半導体
素子４１，４２，４３が着脱可能に挿入され、ま
た、貫通孔１１，１２，１３の他方側には受光素
子D1，D2，D3が挿入され、均熱板１は保持枠５
に保持され、基板２は前板６１を有する保持枠６
２に保持されている。
有する金属製の均熱板１にヒータＨが設けられ、
貫通孔１１，１２，１３の一方側には、基板２上
にハンダ付固定されたソケツト３１，３２，３３
に装着され基板２と電気的に接続される光半導体
素子４１，４２，４３が着脱可能に挿入され、ま
た、貫通孔１１，１２，１３の他方側には受光素
子D1，D2，D3が挿入され、均熱板１は保持枠５
に保持され、基板２は前板６１を有する保持枠６
２に保持されている。
光半導体素子４１，４２，４３とソケツト３
１，３２，３３との間には、キヤツプ状の間座７
１，７２，７３が設けられ、この間座７１，７
２，７３と前板６１との間にシリコン等のゴムシ
ートまたは板バネ等の柔軟性部材８が設けられ、
さらに、間座７１，７２，７３には脱落防止用の
ガイド板９が設けられている。
１，３２，３３との間には、キヤツプ状の間座７
１，７２，７３が設けられ、この間座７１，７
２，７３と前板６１との間にシリコン等のゴムシ
ートまたは板バネ等の柔軟性部材８が設けられ、
さらに、間座７１，７２，７３には脱落防止用の
ガイド板９が設けられている。
なお、第２図は、前板６１のガイド板９に案内
されて複数個の光半導体素子が設けられる第１図
の基板２を含む基板ユニツト（テストユニツト）
の前面図を示している。
されて複数個の光半導体素子が設けられる第１図
の基板２を含む基板ユニツト（テストユニツト）
の前面図を示している。
保持枠６２を均熱板１に押圧して、その貫通孔
１１，１２，１３に光半導体素子４１，４２，４
３を挿入しようとすると、貫通孔１１，１２，１
３の深さのちがい等による押し付け方向の寸法誤
差を、間座７１，７２，７３が柔軟性部材８を押
し、この柔軟性部材８が圧縮弾性たわみで変形し
て吸収し、全素子が確実に均熱板１に固定され
る。より具体的には、光半導体素子４１，４２，
４３のツバ部が、均熱板１の貫通孔１１，１２，
１３の当接部に一様に接触し、各光半導体素子４
１，４２，４３の通電による自己発熱も一様に均
熱板１に伝わり、均熱板１はヒータＨの発熱によ
り所定の温度とされ、各光半導体素子４１，４
２，４３は等温状態で温度試験が行われる。つま
り、その発光状態は受光素子D1，D2，D3で検出
され、図示しない演算手段で特性チエツクが行わ
れる。
１１，１２，１３に光半導体素子４１，４２，４
３を挿入しようとすると、貫通孔１１，１２，１
３の深さのちがい等による押し付け方向の寸法誤
差を、間座７１，７２，７３が柔軟性部材８を押
し、この柔軟性部材８が圧縮弾性たわみで変形し
て吸収し、全素子が確実に均熱板１に固定され
る。より具体的には、光半導体素子４１，４２，
４３のツバ部が、均熱板１の貫通孔１１，１２，
１３の当接部に一様に接触し、各光半導体素子４
１，４２，４３の通電による自己発熱も一様に均
熱板１に伝わり、均熱板１はヒータＨの発熱によ
り所定の温度とされ、各光半導体素子４１，４
２，４３は等温状態で温度試験が行われる。つま
り、その発光状態は受光素子D1，D2，D3で検出
され、図示しない演算手段で特性チエツクが行わ
れる。
［発明の効果］
以上述べたように、この発明は、間座を介して
柔軟性部材により複数の半導体素子を均熱板の貫
通孔に押し付けて挿入しているので、すべての素
子が一様に均熱板に接触して固定され、均熱板が
放熱板の作用をし素子の自己発熱も低くおさえら
れ、余分なヒートシンクも不要で、機構が簡素
で、作業性もよく、より精密な温度試験ができ
る。
柔軟性部材により複数の半導体素子を均熱板の貫
通孔に押し付けて挿入しているので、すべての素
子が一様に均熱板に接触して固定され、均熱板が
放熱板の作用をし素子の自己発熱も低くおさえら
れ、余分なヒートシンクも不要で、機構が簡素
で、作業性もよく、より精密な温度試験ができ
る。
第１図、第２図は、この発明の一実施例を示す
構成説明図、第３図は、従来例を示す構成説明図
である。 １……均熱板、２……基板、３１，３２，３３
……ソケツト、４１，４２，４３……光半導体素
子、５……保持枠、６１……板前、６２……保持
枠、７１，７２，７３……間座、８……柔軟性部
材、９……ガイド板。
構成説明図、第３図は、従来例を示す構成説明図
である。 １……均熱板、２……基板、３１，３２，３３
……ソケツト、４１，４２，４３……光半導体素
子、５……保持枠、６１……板前、６２……保持
枠、７１，７２，７３……間座、８……柔軟性部
材、９……ガイド板。
Claims (1)
- 【特許請求の範囲】 １ 複数の貫通孔を有し所定の温度とされる均熱
板と、この均熱板の貫通孔の一方から挿入される
複数の光半導体素子がソケツトに装着されて設け
られた第１の基板と、前記均熱板の貫通孔の他方
から挿入される複数の受光素子と、前記半導体素
子とソケツトとの間に設けられた間座と、この間
座を介して複数の光半導体素子を均熱板に押圧す
る柔軟性部材とを設けたことを特徴とする光半導
体素子試験装置。 ２ 前記柔軟性部材として、ゴムシートまたは板
バネを用いたことを特徴とする特許請求の範囲第
１項記載の光半導体素子試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24146787A JPS6483165A (en) | 1987-09-25 | 1987-09-25 | Testing apparatus of optical semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24146787A JPS6483165A (en) | 1987-09-25 | 1987-09-25 | Testing apparatus of optical semiconductor element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6483165A JPS6483165A (en) | 1989-03-28 |
| JPH0461309B2 true JPH0461309B2 (ja) | 1992-09-30 |
Family
ID=17074747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24146787A Granted JPS6483165A (en) | 1987-09-25 | 1987-09-25 | Testing apparatus of optical semiconductor element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6483165A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06317629A (ja) * | 1993-05-10 | 1994-11-15 | Sumitomo Electric Ind Ltd | 半導体レーザのエージング方法およびエージング用ボード |
| JP2001033516A (ja) * | 1999-07-23 | 2001-02-09 | Sony Corp | エージング用ソケット、カセット及びそのエージング装置 |
| JP4646037B2 (ja) * | 2006-11-24 | 2011-03-09 | 三菱電機株式会社 | バーイン装置槽内ラック |
-
1987
- 1987-09-25 JP JP24146787A patent/JPS6483165A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6483165A (en) | 1989-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5949242A (en) | Method and apparatus for testing unpackaged semiconductor dice | |
| US4777434A (en) | Microelectronic burn-in system | |
| JP7301795B2 (ja) | 半導体パッケージテスト装置 | |
| JP2544015Y2 (ja) | Ｉｃ試験装置 | |
| US7042240B2 (en) | Burn-in testing apparatus and method | |
| JP2007525672A (ja) | 通電テスト用の装置とその方法 | |
| JPH10221374A (ja) | 垂直作動型プローブカード並びにそれに用いるプローブユニット及びプローブユニットの製造方法 | |
| US4713611A (en) | Burn-in apparatus for integrated circuits mounted on a carrier tape | |
| JP2000299422A (ja) | 電気的接続を提供する導電性装置、集積回路パッケージ／アセンブリおよび取り付け方法 | |
| US8148646B2 (en) | Process of positioning groups of contact structures | |
| JPH0461309B2 (ja) | ||
| JP3502577B2 (ja) | 光半導体モジュールの試験用カセット | |
| US7504823B2 (en) | Thermal optical chuck | |
| JP2001033516A (ja) | エージング用ソケット、カセット及びそのエージング装置 | |
| JP2001235511A (ja) | 電子部品の測定方法および測定装置 | |
| US20050215081A1 (en) | Method and apparatus for testing PCBA subcomponents | |
| JP4475206B2 (ja) | 電子部品試験装置 | |
| WO2014207894A1 (ja) | 検査治具およびこの検査治具を用いたプリント基板検査システム | |
| JPH08167456A (ja) | ゼロ・インサーション・フォース・コネクタ及びこれを使用した多ピンコネクタ着脱装置 | |
| US20060245712A1 (en) | Devices, systems and methods for testing optoelectronic modules | |
| US6765397B2 (en) | Apparatus and method for testing land grid array modules | |
| JPH01114057A (ja) | Ｉｃソケット | |
| JP2007078388A (ja) | 電子部品試験装置 | |
| JP2968355B2 (ja) | 光半導体の保持具 | |
| JPH08105934A (ja) | Ｉｃのバーンイン装置 |