JPH046141B2 - - Google Patents
Info
- Publication number
- JPH046141B2 JPH046141B2 JP63315224A JP31522488A JPH046141B2 JP H046141 B2 JPH046141 B2 JP H046141B2 JP 63315224 A JP63315224 A JP 63315224A JP 31522488 A JP31522488 A JP 31522488A JP H046141 B2 JPH046141 B2 JP H046141B2
- Authority
- JP
- Japan
- Prior art keywords
- columns
- block
- additional
- signals
- kbit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 101100366322 Arabidopsis thaliana ADC1 gene Proteins 0.000 claims description 2
- 101150032645 SPE1 gene Proteins 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は複数伝送セクシヨンからの監視信号用
ヘツダと、バイト分割構成（オクテツト）を有す
る列Spと９つの行Ｚとを有する有効−及び付加
信号用のエンベロープ構造化部分とを有する同期
ネツトワーク向けのデジタル信号−マルチプレク
スハイアラーキ用基本パルスフレームに関する。
ヘツダと、バイト分割構成（オクテツト）を有す
る列Spと９つの行Ｚとを有する有効−及び付加
信号用のエンベロープ構造化部分とを有する同期
ネツトワーク向けのデジタル信号−マルチプレク
スハイアラーキ用基本パルスフレームに関する。
従来の技術
この種基本フレームに対してはCEPT−諸国及
びUSAの側から既に提起されている案は種々の
デジタル信号−マルチプレクスハイアラーキのも
とで夫々の国々の固有の技術状況に相応するもの
である。
びUSAの側から既に提起されている案は種々の
デジタル信号−マルチプレクスハイアラーキのも
とで夫々の国々の固有の技術状況に相応するもの
である。
発明の目的
本発明の目的ないし課題とするところは
2048Kbit／ｓのみならず、1544Kbit／ｓとか、
また、できるだけ8448Kbit／ｓ及び6312Kbit／
ｓのビツトレートの時分割多重信号をも伝送で
き、また、34368−及び44736Kbit／ｓ−信号へ
の統合、まとめが可能である基本パルスフレーム
を提供することにある。最初に述べたそれぞれの
ビツトレートはCEPT−又はヨーロツパハイアラ
ーキに由来し、最後に述べたものは北アメリカの
それに由来する。
2048Kbit／ｓのみならず、1544Kbit／ｓとか、
また、できるだけ8448Kbit／ｓ及び6312Kbit／
ｓのビツトレートの時分割多重信号をも伝送で
き、また、34368−及び44736Kbit／ｓ−信号へ
の統合、まとめが可能である基本パルスフレーム
を提供することにある。最初に述べたそれぞれの
ビツトレートはCEPT−又はヨーロツパハイアラ
ーキに由来し、最後に述べたものは北アメリカの
それに由来する。
この種基本フレームによつては両ハイアラーキ
の信号を受信（収容）し、まとめ（統合し）、送
出し得る世界的規模で使用可能な単一（統合）フ
レームが実現される。
の信号を受信（収容）し、まとめ（統合し）、送
出し得る世界的規模で使用可能な単一（統合）フ
レームが実現される。
139264Kbit／ｓ又はこのビツトレートの逓倍
のビツトレートを有する上方ハイアラーキ平面に
対して両立性（コンパチビリテイ）を得ることが
できる。
のビツトレートを有する上方ハイアラーキ平面に
対して両立性（コンパチビリテイ）を得ることが
できる。
発明の構成
上記課題の解決のため本発明によれば冒頭に述
べた形式の基本パルスフレームにおいて、エンベ
ロープ−構造化部分SPE１ａ，SPE１ｂ，SPE１
ｃ，SPE２ａ，SPE２ｂにおいて各16ずつの列
Spを有する16の主ブロツクHB１ａ−HB１６ａ
又は各21ずつの列Spを有する12の主ブロツクHB
１ｂ−HB１２ｂ並びに付加ブロツクZB１ａ，
ZB１ｂ，ZB２ａ，ZB２ｂ，ZB２ｃ，ZB２ｄ，
ZB３ａ，ZB３ｂ，ZB４用のさらにほかの列Sp
が設けられているのである。
べた形式の基本パルスフレームにおいて、エンベ
ロープ−構造化部分SPE１ａ，SPE１ｂ，SPE１
ｃ，SPE２ａ，SPE２ｂにおいて各16ずつの列
Spを有する16の主ブロツクHB１ａ−HB１６ａ
又は各21ずつの列Spを有する12の主ブロツクHB
１ｂ−HB１２ｂ並びに付加ブロツクZB１ａ，
ZB１ｂ，ZB２ａ，ZB２ｂ，ZB２ｃ，ZB２ｄ，
ZB３ａ，ZB３ｂ，ZB４用のさらにほかの列Sp
が設けられているのである。
殊にCEPT−ハイアラーキにとつて有利である
のは、次のような構成例である、すなわち、261
の列が設けられており、更に、各16の列を有する
16の主ブロツクが設けられており、さらに、第１
主ブロツクには付加信号での選択的占有のため４
つの列を有する第１の付加ブロツクが前置されて
おり、さらに、第８と第９主ブロツクとの間に、
付加−又は有効信号での選択的占有のための１つ
の列を有する第２の付加ブロツクが設けられてい
る。
のは、次のような構成例である、すなわち、261
の列が設けられており、更に、各16の列を有する
16の主ブロツクが設けられており、さらに、第１
主ブロツクには付加信号での選択的占有のため４
つの列を有する第１の付加ブロツクが前置されて
おり、さらに、第８と第９主ブロツクとの間に、
付加−又は有効信号での選択的占有のための１つ
の列を有する第２の付加ブロツクが設けられてい
る。
同じことが次のような技術的手段についても成
立つ、すなわち、260の列が設けられており、各
16の列を有する16の主ブロツクが設けられてお
り、さらに、第１主ブロツクには付加信号での選
択的占有のため３つの列を有する第１の付加ブロ
ツクが前置されており、さらに、第８と第９主ブ
ロツクとの間に、付加−及び有効信号での選択的
占有のための１つの列を有する第２の付加ブロツ
クが設けられているのである。
立つ、すなわち、260の列が設けられており、各
16の列を有する16の主ブロツクが設けられてお
り、さらに、第１主ブロツクには付加信号での選
択的占有のため３つの列を有する第１の付加ブロ
ツクが前置されており、さらに、第８と第９主ブ
ロツクとの間に、付加−及び有効信号での選択的
占有のための１つの列を有する第２の付加ブロツ
クが設けられているのである。
更に、本発明によれば次のような構成例が可能
である、すなわち、エンベロープ構造化部中では
主ブロツク及び付加ブロツクは合せて264の列を
有するのである。
である、すなわち、エンベロープ構造化部中では
主ブロツク及び付加ブロツクは合せて264の列を
有するのである。
殊にCEPT−ハイアラーキ向けの最後に述べた
構造化部の有利な構成例が次のようにして可能で
ある、すなわち、各16の列を有する16の主ブロツ
クが設けられており、さらに、第１主ブロツクに
は付加信号での選択的占有のため４つの列を有す
る第１の付加ブロツクが前置されており、さら
に、第８と第９主ブロツクとの間に、付加−又は
有効信号での選択的占有のための４つの列を有す
る第２の付加ブロツクが設けられているのであ
る。
構造化部の有利な構成例が次のようにして可能で
ある、すなわち、各16の列を有する16の主ブロツ
クが設けられており、さらに、第１主ブロツクに
は付加信号での選択的占有のため４つの列を有す
る第１の付加ブロツクが前置されており、さら
に、第８と第９主ブロツクとの間に、付加−又は
有効信号での選択的占有のための４つの列を有す
る第２の付加ブロツクが設けられているのであ
る。
これに反して、米国ハイアラーキにとつて特に
有利である構成例によれば、各21の列を有する12
の主ブロツクが設けられており、さらに、第１主
ブロツクには付加信号での選択的占有のため４つ
の列を有する第１の付加ブロツクが前置されてお
り、さらに、第４−と第５主ブロツクとの間に第
２付加ブロツクが、また、第８と第９主ブロツク
との間に、付加−又は有効信号での選択的占有の
ための第３の付加ブロツクが設けられているので
ある。
有利である構成例によれば、各21の列を有する12
の主ブロツクが設けられており、さらに、第１主
ブロツクには付加信号での選択的占有のため４つ
の列を有する第１の付加ブロツクが前置されてお
り、さらに、第４−と第５主ブロツクとの間に第
２付加ブロツクが、また、第８と第９主ブロツク
との間に、付加−又は有効信号での選択的占有の
ための第３の付加ブロツクが設けられているので
ある。
同じことが次のような構成を要する技術手段に
ついても成立つ、すなわち、各21の列を有する12
の主ブロツクが設けられており、さらに、第１主
ブロツクには付加信号での選択的占有のため３つ
の列を有する第１の付加ブロツクが前置されてお
り、さらに、第３−と第４主ブロツクとの間に３
つの列を有する第２付加ブロツクが、また、第６
と第７主ブロツクとの間に３つの列を有する第３
の付加ブロツクが、また、第８と第９主ブロツク
との間に、付加−又は有効信号での夫々選択的占
有のための第４の付加ブロツクが設けられている
のである。
ついても成立つ、すなわち、各21の列を有する12
の主ブロツクが設けられており、さらに、第１主
ブロツクには付加信号での選択的占有のため３つ
の列を有する第１の付加ブロツクが前置されてお
り、さらに、第３−と第４主ブロツクとの間に３
つの列を有する第２付加ブロツクが、また、第６
と第７主ブロツクとの間に３つの列を有する第３
の付加ブロツクが、また、第８と第９主ブロツク
との間に、付加−又は有効信号での夫々選択的占
有のための第４の付加ブロツクが設けられている
のである。
上記エンベロープ構造化部（分）の種々の構成
例は引用請求項に記載されている。
例は引用請求項に記載されている。
４つの列は2048Kbit／ｓ信号の伝送用の構造
を与え、16の列は8448−Kbit／ｓ−信号の伝送
用の構造を与える。１つの1544−Kbit／ｓ−信
号は３つの列を必要とし、１つの6312−Kbit／
ｓ−信号は12の列を必要とする。エンベロープ構
造化部中で伝送されるそれらの信号は実施例中で
述べられた条件下で４つの34368−又は３つの
44736−Kbit／ｓ−信号にまとめられ、その際そ
のまとめられた信号はやはり１つの139264−
Kbit／ｓ−信号中に挿入可能である。すべての
信号が同期的（シンクロナス）又は擬似同期（プ
レシオクロナス）であつてよい。殊に有利には
CEPTハイアラーキに対しては（264）の当該列
数が４で、また、米国ハイアラーキに対しては３
で割り切れるように構成される。
を与え、16の列は8448−Kbit／ｓ−信号の伝送
用の構造を与える。１つの1544−Kbit／ｓ−信
号は３つの列を必要とし、１つの6312−Kbit／
ｓ−信号は12の列を必要とする。エンベロープ構
造化部中で伝送されるそれらの信号は実施例中で
述べられた条件下で４つの34368−又は３つの
44736−Kbit／ｓ−信号にまとめられ、その際そ
のまとめられた信号はやはり１つの139264−
Kbit／ｓ−信号中に挿入可能である。すべての
信号が同期的（シンクロナス）又は擬似同期（プ
レシオクロナス）であつてよい。殊に有利には
CEPTハイアラーキに対しては（264）の当該列
数が４で、また、米国ハイアラーキに対しては３
で割り切れるように構成される。
エンベロープ構造化部の各１つの型式により、
伝送容量の損失なしにCEPT−又は米国−ハイア
ラーキの伝送が行なわれ得る。しかも、そのつ
ど、他のハイアラーキの信号をも十分に伝送し得
るのである。
伝送容量の損失なしにCEPT−又は米国−ハイア
ラーキの伝送が行なわれ得る。しかも、そのつ
ど、他のハイアラーキの信号をも十分に伝送し得
るのである。
実施例
次に実施例を用いて本発明を説明する。
第１図は或長さ、殊に2484バイトの長さの本発
明の基本パルスフレームの構造を示す。グラフイ
ツク表示のため、当該基本フレームは９つのセク
シヨン（区分）に分けられておりこれらセクシヨ
ン（区分）は相互に上下にブロツクとして配置さ
れていて、それにより、有利に276の列Spと、９
つの行Ｚとが形成されている。最初の12の列はヘ
ツダTOH（これについては以降ではもはや説明し
ない）を有する。残りの264の列はエンベロープ
構造化部（分）SPEを有する。この構造化部はた
んに261又は260の列を有するようにしてもよい。
上記部分SPE内部にはｎの列を有するパスオーバ
ーヘツド（Path over head）POH（nSp）が設け
られており、このオーバーヘツドはデマルチプレ
クシングまで有効信号に付随する。
明の基本パルスフレームの構造を示す。グラフイ
ツク表示のため、当該基本フレームは９つのセク
シヨン（区分）に分けられておりこれらセクシヨ
ン（区分）は相互に上下にブロツクとして配置さ
れていて、それにより、有利に276の列Spと、９
つの行Ｚとが形成されている。最初の12の列はヘ
ツダTOH（これについては以降ではもはや説明し
ない）を有する。残りの264の列はエンベロープ
構造化部（分）SPEを有する。この構造化部はた
んに261又は260の列を有するようにしてもよい。
上記部分SPE内部にはｎの列を有するパスオーバ
ーヘツド（Path over head）POH（nSp）が設け
られており、このオーバーヘツドはデマルチプレ
クシングまで有効信号に付随する。
第２図は264の列を有するエンベロープ構造化
部SPE１ａを示す。図示の如く、１つの列Spは
９つの相互に上下に重なり合つて示されているキ
ユーブから成りこれらキユーブは夫々１つのバイ
トないし１つのオクテツトを含む。16の主ブロツ
クHB１ａ−HB１６ａは相前後して（直列的に）
配列されている。左方には付加ブロツクZB１ａ，
ZB２ａが付加されている。当該バイトには１〜
2376の通し番号が付されている。前方から見て左
上方から右下方への線分で示してあるキユーブは
主ブロツクHB１ａ及びHB１６ａを形成する。
更に、ほかのHB２ａ〜HB１５ａがその間に設
けられている。前方から見て他の方向の対角線線
分の付されているキユーブは横ブロツクQB１ａ
及びQB１２ａを形成する。
部SPE１ａを示す。図示の如く、１つの列Spは
９つの相互に上下に重なり合つて示されているキ
ユーブから成りこれらキユーブは夫々１つのバイ
トないし１つのオクテツトを含む。16の主ブロツ
クHB１ａ−HB１６ａは相前後して（直列的に）
配列されている。左方には付加ブロツクZB１ａ，
ZB２ａが付加されている。当該バイトには１〜
2376の通し番号が付されている。前方から見て左
上方から右下方への線分で示してあるキユーブは
主ブロツクHB１ａ及びHB１６ａを形成する。
更に、ほかのHB２ａ〜HB１５ａがその間に設
けられている。前方から見て他の方向の対角線線
分の付されているキユーブは横ブロツクQB１ａ
及びQB１２ａを形成する。
第２図上方の方形は34 368−Kbit／ｓ−信号
をシンボリツクに表わしており、この信号は４つ
の8448−Kbit／ｓ−信号から成る。後者の信号
は１つの139 264−Kbit／ｓ−信号中に挿入され
得る。上記部分SPE１ａへの線分は横（方向）ブ
ロツクを示し、これらの横ブロツクから34 368−
Kbit／ｓ−信号に対するデータが取出される。
をシンボリツクに表わしており、この信号は４つ
の8448−Kbit／ｓ−信号から成る。後者の信号
は１つの139 264−Kbit／ｓ−信号中に挿入され
得る。上記部分SPE１ａへの線分は横（方向）ブ
ロツクを示し、これらの横ブロツクから34 368−
Kbit／ｓ−信号に対するデータが取出される。
主ブロツクHB１ａ−HB１６ａ内の各４つの
列は１つの2048−Kbit／ｓ−信号の収容のため
設けられ得る、例えば、列20、84、152及び216、
又は列５、69、137、及び201が設けられ得る。４
つの34 368−Kbit／ｓ−信号の形成のため、各
４番目ごとの横ブロツクの列５−20、69−84、
137−152及び201−216から；また列21−36、85−
100、153−168及び217−232から；また列37−52、
101−116、169−184及び233−248から；また列53
−68、117−132、185−200及び249−264からデー
タが取出される。16の列は１つの8448−Kbit／
ｓ−信号に対するロケーシヨンを与える。
列は１つの2048−Kbit／ｓ−信号の収容のため
設けられ得る、例えば、列20、84、152及び216、
又は列５、69、137、及び201が設けられ得る。４
つの34 368−Kbit／ｓ−信号の形成のため、各
４番目ごとの横ブロツクの列５−20、69−84、
137−152及び201−216から；また列21−36、85−
100、153−168及び217−232から；また列37−52、
101−116、169−184及び233−248から；また列53
−68、117−132、185−200及び249−264からデー
タが取出される。16の列は１つの8448−Kbit／
ｓ−信号に対するロケーシヨンを与える。
ただし、1544−Kbit／ｓ−信号を、各３つの
列で、後続のリアレンジメント（配列し直し）せ
ずに伝送することもできる。このために列５−
25、93−113、181−201；列26−46、114−134、
202−222；列47−67、135−155、223−243；列68
−88、156−176、244−264をまとめることができ
る。列１−４、89−92及び177−180は付加信号の
収容に用いられる。
列で、後続のリアレンジメント（配列し直し）せ
ずに伝送することもできる。このために列５−
25、93−113、181−201；列26−46、114−134、
202−222；列47−67、135−155、223−243；列68
−88、156−176、244−264をまとめることができ
る。列１−４、89−92及び177−180は付加信号の
収容に用いられる。
1544−Kbit／ｓ−信号から４つの34 368−
Kbit／ｓ−信号の形成のため、各５番目ごとの
横ブロツクの、列５−20、85−100、169−184か
ら；また、列21−36、101−116及び185−200か
ら；また、列37−52、117−132及び201−216か
ら；また、列53−68、137−152及び217−252か
ら；また、列69−84、153−168及び233−248から
データを夫々ずらして取出し得る。列249−264は
付加信号に対して設けられている。
Kbit／ｓ−信号の形成のため、各５番目ごとの
横ブロツクの、列５−20、85−100、169−184か
ら；また、列21−36、101−116及び185−200か
ら；また、列37−52、117−132及び201−216か
ら；また、列53−68、137−152及び217−252か
ら；また、列69−84、153−168及び233−248から
データを夫々ずらして取出し得る。列249−264は
付加信号に対して設けられている。
横ブロツクQB１ａ〜QB１６ａは夫々４つの
2048−又は５つの1544−Kbit／ｓ−信号の収容
のため設けられ得る。後者の場合に空き状態にお
かれている列は付加信号を収容し得る。
2048−又は５つの1544−Kbit／ｓ−信号の収容
のため設けられ得る。後者の場合に空き状態にお
かれている列は付加信号を収容し得る。
第３図は261の列の公知の数を有するエンベロ
ープ−構造化部SPE１ｂを示す。このSPE１ｂが
第１図の構造化部と相違する唯１つの点は第２の
付加ブロツクZB２ｂが４つの列を有するのでな
く唯１つの列のみを有し、もつて、列133〜135が
欠除している。
ープ−構造化部SPE１ｂを示す。このSPE１ｂが
第１図の構造化部と相違する唯１つの点は第２の
付加ブロツクZB２ｂが４つの列を有するのでな
く唯１つの列のみを有し、もつて、列133〜135が
欠除している。
上記のエンベロープ構造化部SPE１ｂ中ではこ
れまで述べて来た占有状態すべてが可能である
が、但し、第２の付加ブロツクZB２ａが1544−
Kbit／ｓ−信号で占有されている占有状態のと
ころでは別である。
れまで述べて来た占有状態すべてが可能である
が、但し、第２の付加ブロツクZB２ａが1544−
Kbit／ｓ−信号で占有されている占有状態のと
ころでは別である。
同じことが第４図のエンベロープ構造化部SPE
１ｃについても成立ち、このSPE１ｃが第３図の
構造化部と異なる唯１つの点は第１付加ブロツク
ZB１ｂはたんに３つの列を有することである。
これでも付加信号には十分である。主ブロツク
HB１ａ−HB１６ａの占有状態は第３図のエン
ベロープ構造化部SPE１ｂにおけると同じもので
あり得る。
１ｃについても成立ち、このSPE１ｃが第３図の
構造化部と異なる唯１つの点は第１付加ブロツク
ZB１ｂはたんに３つの列を有することである。
これでも付加信号には十分である。主ブロツク
HB１ａ−HB１６ａの占有状態は第３図のエン
ベロープ構造化部SPE１ｂにおけると同じもので
あり得る。
第５図にはエンベロープ構造化部SPE２ａにて
第１図と同数の列が異なつて配置されている。12
の主ブロツクHB１ｂ−HB１２ｂがあり、これ
ら主ブロツクは夫々21の列Spを有する。更に、
３つの付加ブロツクZB１ａ，ZB２ｃ及びZB３
ａが設けられている。
第１図と同数の列が異なつて配置されている。12
の主ブロツクHB１ｂ−HB１２ｂがあり、これ
ら主ブロツクは夫々21の列Spを有する。更に、
３つの付加ブロツクZB１ａ，ZB２ｃ及びZB３
ａが設けられている。
第５図の上方部分における３つの矩形はシンボ
リツクに44 736−Kbit／ｓ−信号を示し、これ
ら信号は７つの6312−Kbit／ｓ−信号又は28の
1544−Kbit／ｓ−信号又は2048−Kbit／ｓ−信
号を有し、１つの139 264−Kbit／ｓ−信号中に
移行変換され得る。上記のSPE２ａへの線分は次
のような横ブロツク、すなわちそれから44 736−
Kbit／ｓ−信号に対するデータが取出される横
ブロツクを示す。
リツクに44 736−Kbit／ｓ−信号を示し、これ
ら信号は７つの6312−Kbit／ｓ−信号又は28の
1544−Kbit／ｓ−信号又は2048−Kbit／ｓ−信
号を有し、１つの139 264−Kbit／ｓ−信号中に
移行変換され得る。上記のSPE２ａへの線分は次
のような横ブロツク、すなわちそれから44 736−
Kbit／ｓ−信号に対するデータが取出される横
ブロツクを示す。
1544−Kbit／ｓ−信号から３つの44 736−
Kbit／ｓ−信号の形成のため、各４つ目ごとの
横ブロツクの列５−25、93−113及び181−201か
ら；また列26−46、114−134及び202−222から；
また列47−67、135−155及び223−243から；また
列68−88、156−176及び244−264から信号を夫々
ずらして取出すことができる。
Kbit／ｓ−信号の形成のため、各４つ目ごとの
横ブロツクの列５−25、93−113及び181−201か
ら；また列26−46、114−134及び202−222から；
また列47−67、135−155及び223−243から；また
列68−88、156−176及び244−264から信号を夫々
ずらして取出すことができる。
リアレンジ（配列し直し）さるべきでない2048
−Kbit／ｓ−信号は、列５−20、69−84、137−
152、及び201−216にて；列21−36、85−100、
153−168及び217−232、列37−52、101−116、
169−180及び233−248、列53−68、117−132、
185−200及び249−264にて収容され得る。列133
−136は付加信号に対して設けられている。
−Kbit／ｓ−信号は、列５−20、69−84、137−
152、及び201−216にて；列21−36、85−100、
153−168及び217−232、列37−52、101−116、
169−180及び233−248、列53−68、117−132、
185−200及び249−264にて収容され得る。列133
−136は付加信号に対して設けられている。
2048−Kbit／ｓ−信号から３つの44 736−
Kbit／ｓ−信号の形成のため、各３つ目ごとの
横ブロツクの、列５−25、68−88、135−155及び
202−222から；また列26−46、93−113、156−
176及び223−243から；また列47−67、114−134、
181−201及び244−264からデータを夫々ずらして
取出すことができる。
Kbit／ｓ−信号の形成のため、各３つ目ごとの
横ブロツクの、列５−25、68−88、135−155及び
202−222から；また列26−46、93−113、156−
176及び223−243から；また列47−67、114−134、
181−201及び244−264からデータを夫々ずらして
取出すことができる。
横ブロツク中に３つの2048−又は４つの1544−
Kbit／ｓ−信号を伝送することができる。
Kbit／ｓ−信号を伝送することができる。
第６図のエンベロープ構造化部SPE２ｂも、第
５図のような主ブロツクHB１ｂ−HB１２ｂを
有する。但し、各３つの列を有する４つの付加ブ
ロツクZB１ｂ，ZB２ｄ，ZB３ｂ及びZB４が設
けられている。それにより、当該列には異なつた
番号付けが行なわれている。
５図のような主ブロツクHB１ｂ−HB１２ｂを
有する。但し、各３つの列を有する４つの付加ブ
ロツクZB１ｂ，ZB２ｄ，ZB３ｂ及びZB４が設
けられている。それにより、当該列には異なつた
番号付けが行なわれている。
1544−Kbit／ｓ−信号から３つの44 736−
Kbit／ｓ−信号の形成のため、各３つ目ごとの
横ブロツクの列４−24、70−90、136−156及び
202−222から；また列25−45、91−111、157−
177及び223−243から；また列46−66、112−132、
178−198及び244−264からデータを夫々ずらして
取出すことができる。
Kbit／ｓ−信号の形成のため、各３つ目ごとの
横ブロツクの列４−24、70−90、136−156及び
202−222から；また列25−45、91−111、157−
177及び223−243から；また列46−66、112−132、
178−198及び244−264からデータを夫々ずらして
取出すことができる。
2048−Kait／ｓ−信号から３つの44
736Kbit／ｓ−信号の集束化（束ね）のため、各
４つ目ごとの横ブロツクの、列４−24、91−111、
178−198；列25−45、112−132、202−222；列46
−66、136−156、223−243；列70−90、157−
177、244−264からデータを夫々ずらして取出す
ことができる。
736Kbit／ｓ−信号の集束化（束ね）のため、各
４つ目ごとの横ブロツクの、列４−24、91−111、
178−198；列25−45、112−132、202−222；列46
−66、136−156、223−243；列70−90、157−
177、244−264からデータを夫々ずらして取出す
ことができる。
上記横ブロツクはそのようなエンベロープ構造
化部SPE２ｂにて３つの2048−又は４つの1544−
Kbit／ｓ−信号で占有され得る。
化部SPE２ｂにて３つの2048−又は４つの1544−
Kbit／ｓ−信号で占有され得る。
発明の効果
本発明によれば、2048Kbit／ｓのみならず、
1544Kbit／ｓとか、またできるだけ8448Kbit／
ｓの時分割多重信号をも伝送でき、また、34368
−及び44736Kbit／ｓ−信号への統合が可能であ
る基本パルスフレーム、すなわちCEPT−のみな
らず、米国−ハイアラーキのデジタル信号にも、
できるだけ伝送容量の損失なしで同期ネツトワー
クにて使用可能な基本パルスフレームを提供でき
る効果が得られる。
1544Kbit／ｓとか、またできるだけ8448Kbit／
ｓの時分割多重信号をも伝送でき、また、34368
−及び44736Kbit／ｓ−信号への統合が可能であ
る基本パルスフレーム、すなわちCEPT−のみな
らず、米国−ハイアラーキのデジタル信号にも、
できるだけ伝送容量の損失なしで同期ネツトワー
クにて使用可能な基本パルスフレームを提供でき
る効果が得られる。
第１図は本発明の基本パルスフレームの構造を
示す説明図、第２図は有利に2048Kbit／ｓ−信
号用のエンベロープ構造化部の説明図、第３図は
上記構造化部の第２の変化形の説明図、第４図は
上記構造化部の第３の変化形の説明図、第５図は
有利に1544Kbit／ｓ−信号用の別のエンベロー
プ構造化部の説明図、第６図は上記の別の構造化
部の第２の変化形の説明図である。 Sp……列、SPE……コンベロープ構造化部、
TOH……ヘツダ。
示す説明図、第２図は有利に2048Kbit／ｓ−信
号用のエンベロープ構造化部の説明図、第３図は
上記構造化部の第２の変化形の説明図、第４図は
上記構造化部の第３の変化形の説明図、第５図は
有利に1544Kbit／ｓ−信号用の別のエンベロー
プ構造化部の説明図、第６図は上記の別の構造化
部の第２の変化形の説明図である。 Sp……列、SPE……コンベロープ構造化部、
TOH……ヘツダ。
Claims (1)
- 【特許請求の範囲】 １ 複数伝送セクシヨンからの監視信号用ヘツダ
と、バイト分割構成（オクテツト）を有する列
Spと９つの行Ｚとを有する有効−及び付加信号
用のエンベロープ構造化部分とを有する同期ネツ
トワーク向けのデジタル信号−マルチプレクスハ
イアラーキ用基本パルスフレームにおいてエンベ
ロープ−構造化部分SPE１ａ，SPE１ｂ，SPE１
ｃ，SPE２ａ，SPE２ｂ中において各16ずつの列
Spを有する16の主ブロツクHB１ａ−HB１６ａ
又は各21ずつの列Spを有する12の主ブロツクHB
１ｂ−HB１２ｂ並びに付加ブロツクZB１ａ，
ZB１ｂ，ZB２ａ，ZB２ｂ，ZB２ｃ，ZB２ｄ，
ZB３ａ，ZB３ｂ，ZB４用のさらにほかの列Sp
が設けられていることを特徴とする同期ネツトワ
ーク向けのデジタル信号−マルチプレクスハイア
ラーキ用基本パルスフレーム。 ２ 261の列Spが設けられており、更に各16の列
Spを有する16の主ブロツクHB１ａ−HB１６ａ
が設けられており、さらに、第１主ブロツクHB
１ａには付加信号での選択的占有のため４つの列
を有する第１の付加ブロツクZB１ａが前置され
ており、さらに、第8HB８ａと第９主ブロツク
HB９ａとの間に、付加−又は有効信号での選択
的占有のための１つの列を有する第２の付加ブロ
ツクZB２ａが設けられている請求項１記載の基
本パルスフレーム。 ３ 260の列Spが設けられており、各16の列Spを
有する16の主ブロツクHB１ａ〜HB１６ａが設
けられており、さらに、第１主ブロツクHB１ａ
には付加信号を選択的に入れるため３つの列を有
する第１の付加ブロツクZB１ｂが前置されてお
り、さらに、第8HB８ａと第９主ブロツクHB９
ａとの間に、付加−及び有効信号を選択的に入れ
るための１つの列を有する第２の付加ブロツク
ZB２ｂが設けられている請求項１記載の基本パ
ルスフレーム。 ４ エンベロープ構造化部SPE１ａ；SPE２ａ；
SPE２ｂ中では主ブロツクHB１ａ−HB１６
ａ；HB１ｂ−HB１２ｂ及び付加ブロツクZB１
ａ，ZB２ａ；ZB１ａ，ZB２ｃ，ZB３ａ；ZB１
ｂ，ZB２ｄ，ZB３ｂ，ZB４は合わせて264の列
Spを有する請求項１記載の基本パルスフレーム。 ５ 各16の列Spを有する16の主ブロツクHB１ａ
−HB１６ａが設けられており、さらに、第１主
ブロツクHB１ａには付加信号を選択的に入れる
ため４つの列を有する第１の付加ブロツクZB１
ａが前置されており、さらに、第8HB８ａと第
９主ブロツクHB９ａとの間に、付加−又は有効
信号を選択的に入れるための４つの列Spを有す
る第２の付加ブロツクZB２ａが設けられている
請求項４記載の基本パルスフレーム。 ６ 16の主ブロツクHB１ａ〜HB１６ａの各４
つの列Spが、2048−Kbit／ｓ−信号の収容のた
めの構造として設けられている請求項２、３又は
５記載の基本パルスフレーム。 ７ ４列の付加ブロツクZB１ａ，ZB２ａの場合
における列Spは基本フレームの始めの１から終
わりの264まで通し番号付けされており、更に、
短縮された付加ブロツクZB１ｂ，ZB２ｂの場
合、省かれる列Spの番号は除かれており、更に、
４つの34368−Kbit／ｓ−信号の形成のため、各
４番目ごとの横ブロツクの列５−20、69−84、
137−152及び201−216から；また列21−36、85−
100、153−168及び217−232から；また列37−52、
101−116、169−184及び233−248から；また列53
−68、117−132、185−200及び249−264からデー
タをずらして取出す請求項６記載の基本パルスフ
レーム。 ８ 16の主ブロツクHB１ａ〜HB１６ａ及び選
択的に第２の付加ブロツクZB２ａ，ZB２ｂの各
３つの列Spは1544−Kbit／ｓ−信号の収容のた
めの構造として設けられている請求項２、３又は
５記載の基本パルスフレーム。 ９ 列Spは基本フレームの始めの１から終わり
の264まで通し番号付けされており、さらに、列
５−25、93−113及び181−201；列26−46、114−
134及び202−222；列47−67、135−155及び223−
243；列68−88、156−176及び244−264がまとめ
られており、更に、列１−４、89−92及び177−
180は付加信号の収容に用いられる請求項５又は
８記載の基本パルスフレーム。 １０ 上記列Spは基本フレームの始めの１から
終わりの264まで通し番号付けられており、更に、
４つの34368−Kbit／ｓ−信号の形成のため、各
４番目ごとの横ブロツクの、列５−20、85−100、
169−184から；また、列21−36、101−116及び
185−200、から；また、列37−52、117−132及び
201−216、から；また、列53−68、137−152及び
217−252から；また、列69−84、153−168及び
233−248からデータが夫々ずらして取出され、更
に付加信号に対して列249−264が設けられている
請求項５又は８記載の基本パルスフレーム。 １１ すべての16の主ブロツクHB１ａ〜HB１
６ａにおいて同一の位置を占める（横ブロツク）
列は夫々４つの2048−又は３つの1544−Kbit／
ｓ−信号のため、又は8448−又は6312−Kbit／
ｓ−信号のためにも設けられており、更に、1544
−又は6312−Kbit／ｓ−信号の場合空き状態に
おかれる列は付加信号を収容し得る請求項７又は
８記載の基本パルスフレーム。 １２ 各21の列Spを有する12の主ブロツクHB１
ｂ〜HB１２ｂが設けられており、さらに、第１
主ブロツクHB１ｂには付加信号での選択的占有
のため４つの列を有する第１の付加ブロツクZB
１ａが前置されており、さらに、第４−HB４ｂ
と第５主ブロツクHB５ｂとの間に第２付加ブロ
ツクZB２ｃが、また、第8HB８ｂと第９主ブロ
ツクHB９ｂとの間に、付加−又は有効信号での
選択的占有のための夫々４つの列を有する第３の
付加ブロツクZB３ａが設けられている請求項４
記載の基本パルスフレーム。 １３ 12の主ブロツクHB１ｂ〜HB１２ｂの各
３つの列Spが、1544−Kbit／ｓ−信号の収容の
ための構造として設けられている請求項１２記載
の基本パルスフレーム。 １４ 上記列は基本フレームの始めの１から終わ
りの264まで通し番号付けされており、更に、３
つの44736−Kbit／ｓ−信号の形成のため、各４
つ目ごとの横ブロツクの列５−25、93−113及び
181−201、から；また列26−46、114−134及び
202−222、から；また列47−67、135−155及び
223−243から；また列68−88、156−176及び244
−264からデータを夫々ずらして取出す請求項１
３記載の基本パルスフレーム。 １５ 第２付加ブロツクZB２ｃ及び第３付加ブ
ロツクZB３の12の主ブロツクHB１ｂ〜HB１２
ｂの各４つの列Spが、2048−Kbit／ｓ−信号の
収容のための構造として設けられている請求項１
２記載の基本パルスフレーム。 １６ 上記列は基本フレームの始めの１から終わ
りの264まで通し番号付けされており、更に、列
５−20、69−84、137−152及び201−216；列21−
36、85−100、153−168及び217−232；列37−52、
101−116、169−184及び233−248並びに列53−
68、117−132、185−200及び249−264がまとめら
れており、更に、付加信号に対して列133−136が
設けられている請求項１５記載の基本パルスフレ
ーム。 １７ 12の主ブロツクHB１ｂ〜HB１２ｂの各
４つの列Spが、2048−Kbit／ｓ−信号の収容の
ための構造として設けられている請求項１２記載
の基本パルスフレーム。 １８ 上記列は基本パルスフレームの始め１から
終わりの264まで通し番号付けされており、更に、
３つの44736−Kbit／ｓ−信号の形成のため、各
３つ目ごとの横ブロツクの、列５−25、68−88、
135−155及び202−222から；また列26−46、93−
113、156−176及び223−243から；また列47−67、
114−134、181−201及び244−264からデータを
夫々ずらして取出す請求項１７記載の基本パルス
フレーム。 １９ 各21の列Spを有する12の主ブロツクHB１
ｂ〜HB１２ｂが設けられており、さらに、第１
主ブロツクHB１ｂには付加信号での選択的占有
のため３つの列を有する第１の付加ブロツクZB
１ｂが前置されており、さらに、第３−HB３ｂ
と第４主ブロツクHB４ｂとの間に３つの列Spを
有する第２付加ブロツクZB２ｄが、また、第
6HB６ｂと第７主ブロツクHB７ｂとの間に３つ
の列Spを有する第３の付加ブロツクZB３ｂが、
第8HB８ｂと第９主ブロツクHB９ｂとの間に、
付加−又は有効信号での夫々選択的占有のための
第４の付加ブロツクZB４が設けられている請求
項４記載の基本パルスフレーム。 ２０ 12の主ブロツクHB１ｂ〜HB１２ｂの各
３つの列Spが、1544−Kbit／ｓ−信号の収容の
ための構造として設けられている請求項１９記載
の基本パルスフレーム。 ２１ 上記列は基本フレームの始めの１から終わ
りの264まで通し番号付けされており、更に、３
つの44736−Kbit／ｓ−信号の形成のため、各３
つ目ごとの横ブロツクの列４−24、70−90、136
−156及び202−222から；また列25−45、91−
111、157−177及び223−243から；また列46−66、
112−132、178−198及び244−264からデータを
夫々ずらして取出す請求項２０記載の基本パルス
フレーム。 ２２ 12の主ブロツクHB１ｂ〜HB１２ｂの各
４つの列Spが、2048−Kbit／ｓ−信号の収容の
ための構造として設けられている請求項１９記載
の基本パルスフレーム。 ２３ 上記列は基本パルスフレームの始めの１か
ら終わりの264まで通し番号付けされており、さ
らに、３つの44736−Kbit／ｓ−信号の形成のた
め各３つ目ごとの横ブロツクの、列４−24、91−
111、178−198；また列25−45、112−132、202−
222；また列46−66、136−156、223−243；また
列70−90、157−177、244−264からデータを夫々
ずらして取出す請求項２２記載の基本パルスフレ
ーム。 ２４ すべての12の主ブロツクHB１ｂ〜HB１
２ｂにおいて同一の位置を占める（横ブロツク）
列は夫々３つの2048−又は４つの1544−Kbit／
ｓ−信号のため設けられている請求項１４、１
８、２１又は２３記載の基本パルスフレーム。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3742505 | 1987-12-15 | ||
| DE3742505.6 | 1987-12-15 | ||
| DE3801552 | 1988-01-20 | ||
| DE3801552.8 | 1988-01-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01194623A JPH01194623A (ja) | 1989-08-04 |
| JPH046141B2 true JPH046141B2 (ja) | 1992-02-04 |
Family
ID=25862813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63315224A Granted JPH01194623A (ja) | 1987-12-15 | 1988-12-15 | 同期ネツトワーク向けのデジタル信号‐マルチプレクスハイアラーキ用基本パルスフレーム |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US4975908A (ja) |
| EP (1) | EP0320856B1 (ja) |
| JP (1) | JPH01194623A (ja) |
| AR (1) | AR246144A1 (ja) |
| AU (1) | AU586588B1 (ja) |
| BR (1) | BR8806631A (ja) |
| CA (1) | CA1304842C (ja) |
| DE (1) | DE3884166D1 (ja) |
| ES (1) | ES2042702T3 (ja) |
| MX (1) | MX170305B (ja) |
| NO (1) | NO885532L (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5267239A (en) * | 1989-08-31 | 1993-11-30 | Siemens Aktiengesellschaft | Cross-connect method for STM-1 signals of the synchronous digital multiplex hierarchy |
| JPH0767101B2 (ja) * | 1989-12-12 | 1995-07-19 | ジーメンス・アクチエンゲゼルシヤフト | 同期‐デジタルマルチプレクスハイアラーキにおける２０４８―ないし８４４８―ｋｂｉｔ／ｓ―区間を介する１５４４―ないし６３１２―ｋｂｉｔ／ｓ―信号の伝送方法 |
| FR2657741B1 (fr) * | 1990-01-29 | 1992-04-03 | Cit Alcatel | Interface de restructuration de trames pour trains numeriques multiplexes par multiplexage temporel d'affluents numeriques a differents debits. |
| US5420195A (en) | 1992-01-10 | 1995-05-30 | Avery Dennison Corporation | Water resistant, removable acrylic emulsion pressure sensitive adhesive |
| DE4223477C2 (de) * | 1992-07-16 | 2000-03-02 | Siemens Ag | Verfahren und Anordnung zum Durchschalten von Datensignalen unterschiedlicher Datenrate über ein Zeitkoppelfeld |
| JP3549003B2 (ja) * | 1993-08-31 | 2004-08-04 | 株式会社日立製作所 | 情報送出装置および情報送出／受信システム |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1017591A (en) * | 1961-07-07 | 1966-01-19 | Ass Elect Ind | Improvements relating to multiplex transmission systems |
| NL8203110A (nl) * | 1982-08-05 | 1984-03-01 | Philips Nv | Vierde-orde digitaal multiplex systeem voor transmissie van een aantal digitale signalen met een nominale bitsnelheid van 44 736 kbit/s. |
| US4646290A (en) * | 1984-08-03 | 1987-02-24 | National Information Utilities Corp. | Data transmission method and apparatus |
| EP0214352B1 (en) * | 1985-08-13 | 1990-10-24 | International Business Machines Corporation | Adaptive packet/circuit switched transportation method and system |
| US4719624A (en) * | 1986-05-16 | 1988-01-12 | Bell Communications Research, Inc. | Multilevel multiplexing |
| US4752923A (en) * | 1986-12-24 | 1988-06-21 | Bell Communications Research, Inc. | Optimal frame arrangement for multiplexing a plurality of subchannels onto a fixed rate channel |
-
1988
- 1988-12-08 US US07/281,287 patent/US4975908A/en not_active Expired - Fee Related
- 1988-12-09 AR AR88312671A patent/AR246144A1/es active
- 1988-12-12 EP EP88120750A patent/EP0320856B1/de not_active Expired - Lifetime
- 1988-12-12 DE DE88120750T patent/DE3884166D1/de not_active Expired - Fee Related
- 1988-12-12 ES ES88120750T patent/ES2042702T3/es not_active Expired - Lifetime
- 1988-12-13 NO NO88885532A patent/NO885532L/no unknown
- 1988-12-14 AU AU26882/88A patent/AU586588B1/en not_active Ceased
- 1988-12-14 CA CA000585843A patent/CA1304842C/en not_active Expired - Lifetime
- 1988-12-15 MX MX014181A patent/MX170305B/es unknown
- 1988-12-15 BR BR888806631A patent/BR8806631A/pt not_active IP Right Cessation
- 1988-12-15 JP JP63315224A patent/JPH01194623A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| CA1304842C (en) | 1992-07-07 |
| JPH01194623A (ja) | 1989-08-04 |
| NO885532D0 (no) | 1988-12-13 |
| AR246144A1 (es) | 1994-03-30 |
| DE3884166D1 (de) | 1993-10-21 |
| AU586588B1 (en) | 1989-07-13 |
| MX170305B (es) | 1993-08-16 |
| EP0320856A1 (de) | 1989-06-21 |
| EP0320856B1 (de) | 1993-09-15 |
| NO885532L (no) | 1989-06-16 |
| US4975908A (en) | 1990-12-04 |
| BR8806631A (pt) | 1989-08-22 |
| ES2042702T3 (es) | 1993-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5267239A (en) | Cross-connect method for STM-1 signals of the synchronous digital multiplex hierarchy | |
| AU656794B2 (en) | Virtual tributary path idle insertion using timeslot interchange | |
| US6765933B1 (en) | Inter-chip port and method for supporting high rate data streams in SDH and SONET transport networks | |
| AU671842B2 (en) | Method for implementing switching in time or space domain | |
| US7177328B2 (en) | Cross-connect switch for synchronous network | |
| FI90486C (fi) | Menetelmä ja laite synkronisessa digitaalisessa tietoliikennejärjestelmässä suoritettavan elastisen puskuroinnin toteuttamiseksi | |
| JPH046141B2 (ja) | ||
| CA2024215C (en) | Cross-connect method for stm-1 signals of the synchronous digital multiplex hierarchy | |
| US5265095A (en) | Method for inputting signals into and outputting signals out from subareas of the auxiliary signals of transport modules of a synchronous digital signal hierarchy | |
| JP3974855B2 (ja) | データ伝送装置 | |
| FI90484C (fi) | Menetelmä ja laite synkronisessa digitaalisessa tietoliikennejärjestelmässä käytettävän elastisen puskurimuistin täyttöasteen valvomiseksi | |
| US6717953B1 (en) | Method of and facility for converting a SONET signal to an SDH signal | |
| US7688833B2 (en) | Synchronous transmission network node | |
| EP0862822B1 (en) | A data transmission system for the transmission of a large number of telephone channels and a method in connection therewith | |
| CA2347555A1 (en) | Hyper-concatenation across independent pointer processors | |
| WO2000007313A9 (en) | Method and system for improved sonet data communications channel | |
| JP5145697B2 (ja) | トランスペアレント伝送装置 | |
| NZ253721A (en) | Time switching for hierarchical signals | |
| JPH0767101B2 (ja) | 同期‐デジタルマルチプレクスハイアラーキにおける２０４８―ないし８４４８―ｋｂｉｔ／ｓ―区間を介する１５４４―ないし６３１２―ｋｂｉｔ／ｓ―信号の伝送方法 | |
| EP1040708B1 (en) | Inserting a plurality of higher order virtual containers into a higher order stmframe in an sdh system | |
| AU2893100A (en) | Communications system | |
| JP2575348B2 (ja) | ビツト圧縮多重化システム | |
| JP2003008530A (ja) | 多重変換装置および多重変換方式 |