JPH0461562A - 水平出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ＣＲＴを用いた表示装置に使用される水平出
力回路に関する。そして、この発明は、特に、異常発生
時にＣＲＴ、水平出力トランジスタ等を保護できると共
に、修理の容易な水平出力回路を提供することを目的と
している。

（従来の技術） 水平同期信号の周波数（水平走査周波数）の異なるさま
ざまな映像信号を、１台で再生できるバリアプルスキャ
ン方式の表示装置が、近年種々開発されている。

第４図に、その表示装置に用いられている水平出力回路
の一例を示す。この水平出力回路は、水平高圧出力回路
であり、また、並列共振回路を水平偏向回路８と共用す
るものではなく、専用の並列共振回路を有するものであ
る。

スイッチング電源回路６ａには、主電源回路７から第１
の直流電圧ＨＢＩ　　（定電源電圧）が供給されている
。スイッチング電源回路６ａは、供給される水平同期信
号の周波数（水平走査周波数）に応じて、第１の直流電
圧ｆｌＢＩを第２の直流電圧［＋２に変換する。

スイッチング電源回路６ａは、入来するさまざまな周波
数の水平同期信号に対しても、安定した高電圧ＨＶを得
るために、水平出力パルスＶｃｐ　　（水平出力トラン
ジスタＱ１のコレクタパルス）を−電化する働きをして
いる。

主電源回路７は、水平偏向回路８及び垂直偏向回路９に
も電源電圧を供給している。

水平出力トランジスタＱ１は、半導体スイッチである。

この水平出力トランジスタＱ１に並列に接続されたダン
パーダイオードＤＩ及び共振容量ＣＲと、水平出力トラ
ンジスタＱ１に並列に接続された、ダミー偏向ヨークＬ
３と静電容量Ｃｓとの直列回路とが、並列共振回路を構
成している。

水平発振回路２は、入来する水平同期信号によりトリガ
されてパルスを生成する。そのパルスは、水平駆動回路
４を介して水平出力トランジスタＱ１に供給され、水平
出力トランジスタＱ１をドライブしている。

Ｔ１はフライバックトランスであり、Ｌｌは１次巻線、
Ｌ２は２次巻線である。第２の直流電圧１（１１２は、
１次巻線Ｌ１を介して水平出力トランジスタＱｌに供給
される。

Ｄ２は、フライバックトランスＴ１の２次巻線Ｌ２に発
生する出力パルスを整流平滑して高電圧Ｈｖを得るため
のダイオードである。

図示した水平高圧出力回路は、並列共振により得られた
水平出力パルスＶｃｐを、フライバックトランスＴＩに
供給して高電圧［を出力するものである。

高電圧ＨＶや水平出力パルスＶｃｐの過度の上昇による
、ＣＲＴ、水平出力トランジスタＱ１等の破壊や、Ｘ線
の発生を防止する従来の一般的方法には２つある。

第１の方法は、水平出力トランジスタＱｌのドライブ側
（ベース側）の水平発振回路２を負帰還制御し、水平発
振回路２の発振を停止させて、高電圧１１Ｖの発生を停
止させる方法である。水平発振回路２の負帰還制御は、
高電圧ＨＶや水平出力パルスＶｃｐの電圧値を検出して
制御する。あるいは、ＣＲＴ焼は防止のための水平・垂
直１本線防止回路（図示せず）を用いて負帰還制御する
。

水平・垂直１本線防止回路は、水平偏向回路８または垂
直偏向回路９が故障した場合、ビームが偏向されなくな
り、再生画面が水平または垂直１本線（この１本線は、
所定の幅を有した帯状の線も含む）となってしまい、Ｃ
ＲＴ上のその１本線部分の蛍光体が破損すること（ＣＲ
Ｔ焼け）を防止する回路である。

水平・垂直１本線防止回路は、画面サイズを検出して水
平または垂直１本線となったことを判断し、高電圧ＨＶ
の発生を停止させる。

第２の方法は、主電源回路７に第１の方法と同様な負帰
還制御をかけ、主電源回路７を停止させ、高電圧）ＩＶ
の発生を停止させる方法である。

第１の方法では、水平出力トランジスタＱ１のコレクタ
側に、直流電圧！ｉ８２が供給された状態でベース側の
駆動パルスが停止するので、駆動不足により一瞬にして
トランジスタＱ１が破壊してしまう危険がある。この危
険を回避するためには、トランジスタＱ１のオン／オフ
スイッチング動作をオン状態で固定したうえで、水平出
力パルスＶｃｐを停止させる必要がある。

しかし、オン状態固定の形を作るためには、水平発振回
路２、水平駆動回路４にそれぞれ電源電圧Ｙｃｃｌ、　
Ｖｃｃ２を常に供給しなければならない。従って、逆に
、電源電圧Ｖｃｃｌ、　ＶＣＣ２のいづれか一方でもア
ースに短絡した場合には、トランジスタＱｌはオフ状態
となり、駆動不足により一瞬にしてトランジスタＱｌが
破壊してしまう欠点がある。

前記第２の方法では、主電源回路７を停止させるので、
水平出力トランジスタＱｌのコレクタ側に直流電圧ＨＢ
２は供給されず、トランジスタＱｌが駆動不足により破
壊されることはない。しかし、主電源回路７を停止させ
ると、水平高圧出力回路ばかりでなく、水平偏向回路８
及び垂直偏向回路９にも電源電圧が供給されなくなり、
水平偏向回路８及び垂直偏向回路９も動作停止状態とな
る。

従って、水平高圧出力回路、水平偏向回路８及び垂直偏
向回路９の全てに電源電圧が供給されないので、修理時
に、どの回路の波形も確認できず、どの回路に異常が発
生したのかが判断できなかった。即ち、水平高圧出力回
路が、高電圧Ｈｖが過大となったことが原因で停止した
のか、水平または垂直１本線が原因で停止したのかが容
易に判断できず、修理時に大変不便であった。

（発明が解決しようとする課題） この発明が解決しようとする課題は、高電圧ＨＶや水平
出力パルスＶｃｐが過大となったときに、水平出力トラ
ンジスタＱ１を破損させることなく、高電圧Ｈｖの発生
を停止でき、ＣＲＴ等を確実に保護できる水平出力回路
とするためには、どのような手段を講じればよいかとい
う点である。

さらに、この発明が解決しようとする課題は、高電圧［
や水平出力パルスＶｃｐが過大となったことが原因で動
作が停止したのか、水平または垂直１本線が原因で動作
が停止したのかが容易に判断でき、修理が容易な水平出
力回路とするためには、どのような手段を講じればよい
かという点である。

（課題を解決するための手段） そこで、上記課題を解決するために本発明は、水平同期
信号によりトリガされる水平発振回路の出力パルスが駆
動パルスとして供給される半導体スイッチと、 インダクタンスと共振容量とを有し、前記半導体スイッ
チに接続された並列共振回路と、入来する前記水平同期
信号の周波数に応して、主電源回路から供給される第１
の直流電圧を第２の直流電圧に変換し、この第２の直流
電圧を前記半導体スイッチに供給するスイッチング電源
回路とを備えた水平出力回路において、 前記スイッチング電源回路の動作を停止させて開放状態
とする制御回路を設けたことを特徴とする水平出力回路
を提供するものである。

（実　施　例） 第１図は、本発明の水平出力回路の一実施例のブロック
図、第２図は、その実施例を簡略化した図である。従来
例と同一の部分には同一の符号を付す。この水平出力回
路は、水平高圧出力回路であり、並列共振回路を水平偏
向回路８と共用するものではなく、専用の並列共振回路
を有するものである。

本実施例は、高電圧Ｈ１’が過大となった場合、高圧停
止制御回路５により降圧型スイッチングレギュレータ６
の動作を停止させて、降圧型スイッチングレギュレータ
６を開放状態とし、上記課題を解決するものである。

供給される水平同期信号の周波数（水平走査周波数）に
応じて、第１の直流電圧ＨＢＩを第２の直流電圧ＨＢ２
に変換するスイッチング電源回路は、パルス発生器１、
パルス駆動回路３、降圧型スイッチングレギュレータ６
で構成されている。

降圧型スイッチングレギュレータ６には、主電源回路７
から第１の直流電圧ＨＢＩ　　（定電源電圧）が供給さ
れている。このレギュレータ６は、パルス発生器１、パ
ルス駆動回路３により制御されて、供給される水平同期
信号の周波数（水平走査周波数）に応じて、第１の直流
電圧ＨＢＩを第２の直流電圧ＨＢ２に変換する。

一般に、水平同期信号の周波数が高くなると、水平出力
パルスＶｃｐ　　（水平出力トランジスタＱ１のコレク
タパルス）は低下してしまい、高電圧ｉ（Ｖも低下する
。

そこで、入来するさまざまな周波数の水平同期信号に対
しても、安定した高電圧）ＩＶを得るために、パルス発
生器１、パルス駆動回路３、降圧型スイッチングレギュ
レータ６は、水平出力パルスＶｃｐを一定化する働きを
している。

パルス発生器１は、入来する水平同期信号の周波数が高
くなるほど、デユーティ−比の大きなパルスを出力する
。降圧型スイッチングレギュレータ６は、パルス発生器
１から供給される出力パルスのデユーティ−比が大きく
なるほど、大きな電圧ＨＢ２を出力する。

これによって、水平同期信号の周波数が高くなることに
よる水平出力パルスＶｃｐの低下は補正され、水平出力
パルスＶｃｐは常に一定となる。

ここで、降圧型スイッチングレギュレータ６の動作につ
いて説明する。

パルス発生器１は、水平同期信号によってトリガされて
パルスを出力する。そのパルスは、パルス駆動回路３で
増幅され、デカップリングコンデンサＣ１を介してＦＥ
ＴＱ２に供給され、ＦＥＴＱ２をドライブする。

ＦＥＴＱ２のケート電圧がローとなり、ソース電圧より
もツェナーダイオードＤ３とダイオードＤ４との和の電
圧分だけゲート電圧が下がったとき、ＦＥＴＱ２がオン
状態となる。逆に、ゲート電圧がソース電圧以上になっ
たときはオフ状態となる。

ＦＥＴＱ２のオン期間は、チョークコイルＬ４を介して
コンデンサＣ２及び電圧ＨＢ２の印加される負荷側へ電
流か供給される。ＦＥＴＱ２のオフ期間には、チョーク
コイルＬ４に蓄えられたエネルギーが、フライホイール
ダイオードＤ５を通ったループにて、コンデンサｃ２及
び電圧＋（Ｂ２の印加される負荷側へ電流として供給さ
れる。

次に、主電源回路７は、水平偏向回路８及び垂直偏向回
路９にも電源電圧を供給している。

水平出力トランジスタＱ１は、半導体スイッチである。

この水平出力トランジスタＱ１に並列に接続されたダン
パーダイオードＤ１及び共振容量ＣＲと、水平出力トラ
ンジスタＱ１に並列に接続された、ダミー偏向ヨークＬ
３と静電容量Ｃｓとの直列回路とが、並列共振回路を構
成している。

水平発振回路２は、入来する水平同期信号によりトリガ
されてパルスを生成する。そのパルスは、水平駆動回路
４を介して水平出力トランジスタＱ１に供給され、水平
出力トランジスタＱｌをドライブしている。

ＴＩはフライバックトランスであり、Ｌｌは１次巻線、
Ｌ２は２次巻線である。第２の直流電圧）１ｉ１２は、
１次巻線Ｌ１を介して水平出力トランジスタＱ１に供給
される。

Ｄ２は、フライバックトランス丁１の２次巻線Ｌ２に発
生する出力パルスを整流平滑して高電圧ＨＶを得るため
のダイオードである。

高圧停止制御回路５は、ダイオードＤ６及び、ＰＮＰ　
　トランジスタＱ３を介して降圧型スイッチングレギュ
レータ６に接続されている。高圧停止制御回路５には、
高電圧＋ＩＶをＲ３，Ｒ４で分割して得た電圧検出値が
供給される。

トランジスタＱ３のエミッタ、コレクタは、降圧型スイ
ッチングレギュレータ６内のＦＥＴＱ２のソース、ゲー
ト間に接続されている。トランジスタＱ３のヘースは、
高圧停止制御回路５に接続されている。

高圧停止制御回路５は、供給される高電圧ＨＶの電圧検
出値から、高電圧ＨＶが過大となったことを検出すると
、トランジスタＱ３のベース電圧ヲローレベルとし、ト
ランジスタＱ３をオンさせる。これにより、ＦＥＴＱ２
のソース、ゲート間を短絡させ、ＦＥＴＱ２を開放させ
る。よって、降圧型スイッチングレギュレータ６は、動
作が停止して開放状態となり、水平出力トランジスタＱ
１のコレクタ側ニは第２の直流電圧ＨＢ２が供給されな
くなり、高電圧Ｈ■の発生が停止する。

また、水平または垂直１本線となった場合は、水平・垂
直１本線防止回路（図示せず）により、降圧型スイッチ
ングレギュレータ６の動作を停止させて開放状態とし、
高電圧Ｈの発生を停止させる。

降圧型スイッチングレギュレータ６の動作を停止させも
、水平出力トランジスタＱ１のヘース側はドライブされ
ているので、駆動不足により水平出力トランジスタＱ１
が破壊されることはない。

従って、この水平高圧出力回路は、高電圧ＨＶが過大と
なったときに、水平出力トランジスタＱｌを破損させる
ことなく、高電圧）ＩＶの発生を停止でき、ＣＲＴ等を
確実に保護できる。

さらに、このとき、主電源回路７は動作しているので、
水平偏向回路８及び垂直偏向回路９には電源電圧が供給
されている。

よって、修理時に、水平偏向回路８及び垂直偏向回路９
の動作波形を確認でき、その波形が正常であれば、水平
高圧出力回路に故障が発生したことが容易にわかる。逆
に、その波形が異常であれば、水平偏向回路８及び垂直
偏向回路９側に故障が発生したことが容易にわかる。

従って、水平高圧出力回路の動作停止が、水平または垂
直１本線によるものであるか、高電圧Ｉ４ｖが過大とな
った二吉によるものであるかを容易に判断できる。

次に、主電源回路７に接続されている電源プラグ（図示
せず）を、使用者が素早くコンセントから抜き差しする
ような状態、あるいは、断続的に停電するような状態で
ある、主電源回路７のチャタリング状態について説明す
る。

このチャタリング時、主電源回路７はオン−オフ−オン
を素早く繰返すものとし、この水平高圧出力回路は、１
５．　？３ｋｆｌｘ〜３５ｋ）ｔｘの水平走査周波数に
追従できるバリアプルスキャン方式きする。

降圧型スイッチングレギュレータ６における、水平走査
周波数の最低値１５．７３ｋＨｒと最高値３５ｋＨｘと
での水平出力パルスＶｃｐの補正精度を良くするために
、一般的に中間の２４ｋＨｚ付近を無信号時のフリーラ
ン周波数としている。即ち、主電源回路７がオフとなり
水平同期信号が供給されない場合、パルス発生器１は、
２４ｋＨ＋で発振する。

ここで、水平高圧出力回路を水平走査周波数の最高値３
５ｋＨｘで動作させ、主電源回路７のオン−オフ−オン
のチャタリング状態を実行する。すると、水平高圧出力
回路は、３５ｋＨｘからフリーラン周波数の２４ＨＩ＋
になって、再び、３５ｋＨ＋で動作する。

このとき、水平出力パルスＶｃｐ　　（水平出力トラン
ジスタＱｌのコレクタパルス）を−電化する回路である
、パルス発生器１１パルス駆動回路３、降圧型スイッチ
ングレギュレータ６から成る回路の時定数によるタイム
ラグがあるため、３５ｋｔｌ＋時の電圧）ＩＢ２が、２
４ｋＨｘ時の電圧ＨＢ２に下がる間もなく、再び、３５
ｋＨｘ時の電圧ＨＢ２　となってしまう。

従って、第３図に示すように、水平出力パルスＶＣｐの
波高値が過渡的に大きくなり、水平出力トランジスタＱ
１の許容安全動作領域を超えることがあり、水平出力ト
ランジスタＱ１が破壊される危険がある。

これを防止するためには、主電源回路７のオフ時に、降
圧型スイッチングレギュレータ６の動作を停止させて開
放状態とすればよい。よって、主電源回路７のオフ状態
を検出し、降圧型スイッチングレギュレータ６の動作を
停止させる制御回路を設ければよい。

なお、上述した実施例の水平出力回路は、並列共振回路
を水平偏向回路と共用するものではなく、専用の並列共
振回路を有するものであったが、ダミー偏向ヨークＬ３
を偏向ヨークとし、並列共振回路を共用するものとして
もよい。

並列共振回路を共用した実施例は、上述の実施例と同様
に、異常発生時に高電圧ＨＶの発生を停止でき、ＣＲＴ
等を保護できる。また、水平出力回路が停止しても、垂
直偏向回路９には電源電圧が供給されているので、垂直
偏向回路９の波形を確認でき、垂直偏向回路９に故障が
発生したかどうかが容易に確認できる。

しかし、停止する水平出力回路が、水平偏向回路と水平
高圧出力回路とを兼ねているので、水平偏向系で故障が
発生したのか、高圧出力系で故障が発生したのかは、容
易には判断できない。

高圧停止制御回路５に供給される情報は、高電圧１（Ｖ
の電圧検出値ばかりでなく、水平出力パルスＶｃｐの電
圧検出値、画面サイズ検出信号等でもよい。

なお、水平出力回路を水平高圧出力回路専用とする場合
には、ダミー偏向ヨークＬ３と静電容量Ｃ＋との直列回
路を用いず、フライバックトランスＴ１の一次巻線Ｌ１
でこの直列回路を代用してもよい。

（発明の効果） 以上の通り、この発明の水平出力回路は、高電圧ＨＶや
水平出力パルスＶｃｐが過大となったときに、半導体ス
イッチである水平出力トランジスタを破損させることな
く高電圧１ｉＶの発生を停止させることかでき、ＣＲＴ
等を確実に保護できる。

さらに、水平偏向回路と並列共振回路を共用するもので
はなく、専用の並列共振回路を有する水平出力回路であ
れば、水平出力回路が、高電圧ＨＶや水平出力パルスＶ
ｃｐが過大となったことが原因で動作停止したのか、水
平または垂直１本線が原因で動作停止したのかが容易に
判断でき、修理時に異常発生箇所を簡単に発見できる。

【図面の簡単な説明】

第１図は本発明の水平出力回路の一実施例のブロック図
、第２図はその実施例を簡略化した図、第３図はチャタ
リングによる水平出力パルスの過渡時の電圧波形図、第
４図は従来例を示すブロック図である。 １・・・パルス発生器、２・・・水平発振回路、３・・
パルス駆動回路、４・・・水平駆動回路、５・・・高圧
停止制御回路、 ６・・・降圧型スイッチングレギュレータ（スイッチン
グ電源回路）、 ７・・・主電源回路、８・・・水平偏向回路、９・・・
垂直偏向回路、 ＣＩ！・・・共振容量、Ｃｓ・・・静電容量、ＤＩ・・
・ダンパーダイオード、Ｌ３・・・ダミー偏向ヨーク、
Ｑｌ・・・水平出力トランジスタ（半導体スイッチ）、
Ｔ１・・・フライバックトランス。 特　許　出願人　日本ビクター株式会社代表者　切上　
卓部

Claims (1)

1. 【特許請求の範囲】 水平同期信号によりトリガされる水平発振回路の出力パ
   ルスが駆動パルスとして供給される半導体スイッチと、 インダクタンスと共振容量とを有し、前記半導体スイッ
   チに接続された並列共振回路と、 入来する前記水平同期信号の周波数に応じて、主電源回
   路から供給される第１の直流電圧を第２の直流電圧に変
   換し、この第２の直流電圧を前記半導体スイッチに供給
   するスイッチング電源回路とを備えた水平出力回路にお
   いて、 前記スイッチング電源回路の動作を停止させて開放状態
   とする制御回路を設けたことを特徴とする水平出力回路
   。