JPH0461586A

JPH0461586A - ディスパーサル除去装置

Info

Publication number: JPH0461586A
Application number: JP2171704A
Authority: JP
Inventors: Ikuo Someya; 郁男染谷
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1990-06-29
Filing date: 1990-06-29
Publication date: 1992-02-27
Anticipated expiration: 2014-03-10
Also published as: JP2870135B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はディスパーサル除去装置に関する。

〔発明の概要〕

本発明は、所定周期のディスパーサル信号が重畳された
受信信号が供給される合成回路と、その合成回路の出力
が供給されるクランプ回路と、そのクランプ回路の出力
が供給される残留ディスパーサル量検出回路と、その残
留ディスパーサル量検出回路の検出出力に応じたレベル
のキャンセル信号を発生するキャンセル信号発生回路と
を有し、そのキャンセル信号発生回路からのキャンセル
信号を合成回路に供給して、ディスパーサル信号をキャ
ンセルするようにしたことにより、受信信号に重畳され
ているディスパーサル信号のレベルの如何に拘わらず、
そのディスパーサル信号を確実に除去できるようにした
ものである。

〔従来の技術〕

以下に、図面を参照して、従来のディスパーサル除去装
置について説明する。ＭＵＳＥ信号を放送衛星を使って
放送する場合、エネルギー拡散のために、ディスパーサ
ル信号を重畳した後、これを周波数変調するようにして
いた。第７図Ｂにこのディスパーサル信号を示すが、こ
れはＭ［ＩＳＥ信号（第７図Ａ）に同期し、即ち、ＭＵ
ＳＥ信号の第１フレームの始端で最小と成り、第２フレ
ームの始端で最大と成る１５Ｈｚの三角波信号である。

ＭＵＳＥ信号をＦＭ変調する場合、黒及び白レベル間の
周波数差は１０．２ＭＨｚであるのに対し、ディスパー
サル信号のピーク・ツー・ピーク間の周波数差は６００
ｋＨｚと成っている。

又、ＭＵＳＥ信号を通信衛星を使って送信する場合のデ
ィスパーサル信号を、第７図りに示すが、？ＩＵＳＥ信
号をＦＭ変調する場合、その黒及び白レベル間の周波数
差は８．５ＭＨｚであるの対し、ディスパーサル信号の
ピーク・ツー・ピーク間の周波数差は２．２ＭＨｚと成
っている。

第７図Ｂに示したような振幅の小さいディスパーサル信
号がＭＵＳＥ信号に重畳されている場合は、通常、第８
図に示す如きクランプ回路によって除去するのを普通と
していた。即ち、ディスパーサル信号の重畳されたＭＩ
ＪＳＥ信号の被ＦＭ変調信号は、図示を省略したＦＭ復
調器によって復調された後、入力端子（１）からバッフ
ァ増幅器（２）を通じて、クランプ回路（６）に供給さ
れる。クランプ回路（６）の出力は、バッファ増幅器（
５）を通じて、Ａ／Ｄ変換器（１２）に供給され、その
出力が出力端子＜１３）から図示を省略したデコーダに
供給される。

クランプ回路（６）は、バッファ増幅器（２）　、（５
）間に直列に挿入されたコンデンサ（７）と、コンデン
サ（７）及びバッファ増幅器（５）との接続中点並びに
クランプレベル（映像信号の最大レベルの１／２のレベ
ル）クランプ電圧）の供給される入力端子（１０）間に
接続された抵抗器（８）及びオンオフスイッチ（９）の
直列回路から構成される。このオンオフスイッチ（９）
は、第９図に示すＭＬＩＳＥ信号の水平同期信号期間（
ＨＤ期間）中で、サンプル番号３から９の間にオンと成
り、それ以外の期間ではオフと成るように制御される。

ＭＵＳＥ信号に重畳されているディスパーサル信号が、
第７図Ｂに示す如く、その振幅がＦＭ変調時の周波数差
で、６００ｋＨｚの場合のクランプ回路（６）の出力で
ある残留信号を第７図Ｃに示すが、黒レベルから白レベ
ルまでの振幅をＯｄＢとじたとき、残留信号の振幅は一
５２ｄＢ程度で、再生画像に対して目に見えるようなノ
イズとはならない。

ところで、ディスパーサル信号Ｘ（第１０図Ａ）の傾斜
をＫ、クランプ回路（６）のコンデンサ（７）の容量を
Ｃ２抵抗器（８）抵抗値をＲと夫々するとき、残留信号
ｙ（第１Ｏ図Ｂ）は、次式のように表される。

ｙ＝ＣＲＫ　（１−ｅｘｐ（−ｔ／ＣＲ））しかし、Ｍ
ＵＳＥ信号に重畳されているディスパーサル信号が、第
７図りに示す如く、その振幅がＦＭ変調時の周波数差で
、２．２ＭＨｚの場合のクランプ回路（６）の出力であ
る残留信号を第７図Ｃに示すが、黒レベルから白レベル
までの振幅をＯｄＢとしたとき、残留信号の振幅は一３
８ｄＢ程度と成り、これはフリッカ妨害と成って、再生
画像にはっきり表れる。

このように、ＭＵＳＥ信号に重畳されているディスパー
サル信号のレベルがある程度大きいときでも、それを確
実に除去できるようにした従来のディスパーサル除去装
置を第１１図を参照して説明する。

ディスパーサル信号が重畳されたＭＵＳＥ信号の被ＦＭ
変調信号が、図示を省略したＦＭ復調器で後間され、得
られたディスパーサル信号が重畳されたＭＵＳＥ信号が
、入力端子（１）からへソファ増＠器（２）を通じ、更
に、合成回路（３）を構成する抵抗器（３Ａ）を通じて
、バッファ増幅器（５）に供給される。そのバッファ増
幅器（５）の出力は、第８図と同じ構成のクランプ回路
（６）を通じて、バッファ増幅器（ＩＩ）に供給され、
その出力がＡ／Ｄ変換器（１２）に供給され、そのデジ
タル出力が出力端子（１３）から、図示を省略したデコ
ーダに供給される。

（２４）はキャンセル信号発生回路で、これはタイミン
グ信号発生器（３４）及びこれよりのタイミング信号の
供給される積分回路（２７）から構成されている。タイ
ミング信号発生器（３４）は、フレーム毎に位相が反転
する矩形波状のタイミング信号を発生し、これが積分回
路（２７）に供給されて積分されることにより、上述の
三角波形状のディスパーサルと位相が逆のキャンセル信
号が発生し、これが合成層（３）の抵抗器（３Ｂ）の一
端に供給される。これにより、ディスパーサル信号は完
全に除去されるか若しくは減衰せしめられる。積分回路
（２７）は、非反転入力端子が接地された演算増幅器（
２８）、演算増幅器（２８）の反転入力端子に接続され
る入力側抵抗器（２９）及び演算増幅器（２８）の出力
端子及び反転入力端子間に接続されたコンデンサ（３０
）から構成される。

〔発明が解決しようとする課題〕

第１１図の従来のディスパーサル除去回路は、第８図の
ディスパーサル除去回路に比し、ディスパーサル除去効
果は大きいが、キャンセル信号の振幅が一定であるので
、放送衛星、通信衛星等の如（、ＭＩＩＳＥ信号に重畳
されているディスパーサルのレベルが異なる場合には、
ディスパーサル信号を確実に除去することはできないば
かりでなく、受信信号にディスパーサル信号が重畳され
ていない場合は、却ってその受信信号にノイズを与える
ことに成る。

かかる点に鑑み、本発明は、受信信号に重畳されたいる
ディスパーサル信号のレベルの如何に拘わらず、そのデ
ィスパーサル信号を確実に除去することのできるディス
パーサル除去装置を提案しようとするものである。

〔課題を解決するための手段〕

本発明は、所定周期のディスパーサル信号が重畳された
受信信号が供給される合成回路（３）と、合成回路（３
）の出力が供給されるクランプ回路（６）と、そのクラ
ンプ回路（６）の出力が供給される残留ディスパーサル
量検出回路（１６）と、その残留ディスパーサル量検出
回路（１６）の検出出力に応じたレベルのキャンセル信
号を発生するキャンセル信号発生回路（２４）とを有し
、そのキャンセル信号発生回路（２４）からのキャンセ
ル信号を合成回路（３）に供給して、ディスパーサル信
号をキャンセルするようにしたものである。

〔作用〕

かかる本発明によれば、そのキャンセル信号発生回路（
２４）からのキャンセル信号を合成回路（３）に供給し
て、ディスパーサル信号をキャンセルするようにする。

〔実施例〕

以下に、第１図を参照して、本発明の実施例（１）を説
明するも、第８図及び第１１図と対応する部分には同一
符号を付して、重複説明を省略する。

Ａ／Ｄ変換器（１２）からのデジタルＭＵＳＥ信号は、
同期分離・タイミング信号発生回路（１４）に供給され
ると共に、残留ディスパーサル量検出回路（１６）に供
給される。尚、（１５）は同期分離・タイミング信号発
生回路　（１４）からの水平同期信号、フレームパルス
、各種のタイミング信号等の出力端子である。

残留ディスパーサル量検出回路（１６）において、Ａ／
Ｄ変換器（工２）からの、重畳されたディスパーサル信
号が残留しているデジタルＭＵＳＥ信号が、夫々ノイズ
除去回路としての平均化回路（１７）、（１８）を夫々
通じて、正側及び負側ホールド回路（１９）、（２０）
に供給される。正側及び負側ホールド回路（１９）、（
２０）の各出力は、合成器（２１）に供給されて、正側
ホールド回路（１９）のホールド出力から、負側ホール
ド回路（２０）の出力が減算される。

そして、この残留ディスパーサル量検出回路（１６）の
合成器（２１）の出力が、アンプダウンカウンタ（２２
）のアップダウン制御端子に供給されて、そのアップダ
ウンが制御される。このカウンタ（２２）は、入力端子
（２２ａ）からのフレームパルスＦＰを計数する。

カウンタ（２２）の計数出力は、Ｄ／Ａ変換器（２３）
に供給されて、アナログ信号に変換された後、キャンセ
ル信号発生回路（２４）に供給される。

キャンセル信号発生回路（２４）においては、Ｄ／Ａ変
換器（２３）の出力及びこれが反転増幅器（２６）によ
って位相反転せしめられた反転出力が、切換えスイッチ
（２５）によって、入力端子（２５ａ）からのフレーム
パルスＦＰによってフレーム毎に切換えられた後、積分
回路　（２７）に供給されて積分され、その積分出力、
即ち、キャンセル信号が合成回路（３）に供給される。

次に、残留ディスパーサル量検出回路（１６）の−部、
即ち、平均化回路（１７）及び正側ホールド回路（１９
）の具体的構成例を、第２図を参照して説明する。

Ａ／Ｄ変換器（１２）からのディスパーサル信号が残留
しているデジタルＭＵＳＥ信号が、入力端子（３５）か
ら、１６．２ＭＨ２のサンプリングクロック信号のクロ
ック周期の４倍の遅延量を有する遅延線（３６）を通じ
て、加算器（３７）に供給されると共に、直接に、加算
器（３７）に供給されて、両者が加算され、その加算出
力が係数乗算器（３８）に供給されて、１／２の係数が
乗算される。

ｎライン及びｎ＋１ラインの水平同期信号ＨＤのクロッ
ク周期毎のサンプリング信号を、第３図Ａ、Ｂに示して
いるが、ａ、ｂ及びｃ、ｄは、各水平同期信号ＨＤの４
クロック周期離れたサンプリング信号を示す。かくする
と、水平同期信号部分での係数乗算器（３８）の出力ｅ
は、ｅ＝（ａ＋ｂ）／２又はｅ＝　（ｃ＋ｄ）／２と成る。一般的に、この係数乗算器（３８）の出力ｅは
、遅延線（３６）、加算器（３７）及び係数乗算器（３
８）から成る水平フィルタにによって、残留信号が水平
方向に平均化処理されたものに成る。

係数乗算器（３８）の出力は、１水平周期の遅延量を有
する遅延線（３９）を通じて加算器（４０）に供給され
ると共に、直接に、加算器（４０）に供給されて、両者
が加算され、その加算出力が係数乗算器（４１）に供給
されて、１／２の係数が乗算される。かくすると、水平
同期信号部での係数乗算器（４１）の出力ｆは、ｆ＝　（ａ＋ｂ十ｃ＋ｄ）／４と成る。一般的に、この係数乗算器（４１）の出力ｆは
、遅延線（３９）、加算器（４０）及び係数乗算器（４
１）から成る垂直フィルタによって、係数乗算器（３８
）の出力が平均化処理されたものに成る。

係数乗算器（４１）の出力ｆは、係数乗算器（４２）に
供給されて１／１６の係数が乗算され、その乗算出力が
加算器（４３）に供給される。加算器（４３）の加算出
力が、遅延量が１フレ一ム期間の遅延線（４５）及び係
数が１５／ｌ　６の係数乗算器（４４）を通じて、加算
器（４３）に供給されて加算される。一般的に、加算器
（４３）の出力ｇは、係数乗算器（４２）、加算器（４
３）、遅延線（４５）及び係数乗算器（４４）から成る
フレーム・リカーシブ・フィルタによって、係数乗算器
（４１）の出力ｆが、時間方向に平均化される。

そして、加算器（４３）の出力ｇがランチ（Ｄ型フリフ
プフロップ回路）　（１９）に供給されて、入力端子（
４７）からの、奇数フレームの１０７５ラインのタイミ
ング信号によって、ディスパーサル信号の残留信号の正
のピークの５０ライン前の残留信号のレベルがラッチさ
れる。

尚、残留信号の正のピークのレベルそのものをラッチす
ることも考えられるが、正のピークの後はレベルが急激
に低下するので、誤検出の虞がある。残留ディスパーサ
ル量を、ＭＵＳＥ信号の水平同期信号部分で検出されば
、映像信号の内容に無関係に検出することができる。

又、平均化回路（１８）及び負側ホールド回路（２０）
の構成は、平均化回路（１７）及び正側ホールド回路（
１９）と同様の構成なので、その説明は省略するが、負
側ホールド回路（２０）は、平均化回路（１８）の負の
ピークの５０ランチ前の１０７５ラインのところでラッ
チする。

実施例（１）のディスパーサル除去装置によれば、残留
ディスパーサル量検出回路（１６）によって、デジタル
ＭＵＳＥ信号に残像しているディスパーサル信号、即ち
、残留信号のレベルが検出され、これに応して、キャン
セル信号発止回Ｆ！Ｉｒ（２４）からのキャンセル信号
のレベルが制御され、そのキャンセル信号が合成回路（
３）に供給されることによって、ＭＵＳＥ信号に重畳さ
れているディスパーサル信号がキャンセルされる。

次に、第４図を参照して、実施例（２）を説明する。こ
の実施例（２）は、？１ＵＳＥ信号の２フレ一ム期間に
等しい周期を有するが、ＭＵＳＥ信号の第１フレーム及
び第２フレームの各浸炭に対し、位相差がある場合の、
ディスパーサル信号と、Ｍ［ＩＳＥ信号との間に位相差
がある場合のディスパーサル除去装置の場合である。尚
、第４図の実施例において、第８図、第１１図及び第１
図と対応する部分には、同一符号を付して、重複説明を
一部省略する。第１図のＡ／Ｄ変換器（工２）からのデ
ィスパーサル信号の残存したＭＵＳＥ信号のデジタル信
号が入力端子（１６ａ）から、第１図と同様のノイズ除
去回路としての平均化回路（１７）、（１８）に夫々供
給されて平均値化された後、夫々最大値検出回路（５５
）及び最小値検出回路（５８）に供給される。そして、
減算器（２１）において、最大値検出回路（３５）の出
力から最小値検出回路（３８）の出力が減算され、その
減算出力がカウンタ（２２）に、アップダウン制御信号
として供給される。

次に、最大値検出回路（５５）の構成を説明する。

平均化回路（Ｉ７）の出力が最大値検出回路（５６）の
−方に供給される。そして、最大値検出回路（５６）の
出力が、入力端子（５７ａ　）からのフレームパルスＦ
Ｐによってクリアされると共に、入力端子（５７ｂ）か
らのサンプリングクロック信号がクロックパルスとして
供給されるランチ（Ｄ型フリップフロップ回路）　（５
７）によって、１クロック周期分遅延せしめられた後、
最大値検出回路（５６）の他方の入力端子に供給される
。最大値検出回路（５６）は、２つの入力端子に供給さ
れ信号のレベルを比較し、そのうちレベルの大きい方の
信号が出力され、それがラッチ（５７）によってラッチ
された後、加算器（２１）に供給される。ＭＵＳＥ信号
に重畳されているディスパーサル信号が第５図Ａの■の
如くだとすると、入力端子（１，６ａ）には、第５図Ｂ
に示す如き、ディスパーサル信号の残留信号■が供給さ
れる。

そして、最大値検出回路（５６）には、第５図Ｂの残留
信号■の最大値が出力され、それがラッチ（５７）にラ
ンチされて、加算器（２１）に供給される。

尚、最小値検出回路（５８）は、最大値検出回路（５６
）と同様な構成なので、その具体構成の説明を省略する
が、最小値検出回路及びランチから構成される。

次に、キャンセル信号発生回路（２４）の切換えスイッ
チ（２５）を切換え制御するスイッチ信号発生回路（６
５）について説明する。入力端子（５９）からのライン
番号信号がラッチ（６０）のＤ入力端子に供給されると
共に、−数構出回路（６２）の一方の入力端子に供給さ
れる。そして、最大値検出回路（５６）への入力残留信
号が、その残留信号の１クロック周期遅延せしめられた
残留信号よりレベルが高い時、即ち、第５図Ｂの残留信
号のレベルが時間の経過と共に高く成っているときのみ
、最大値検出回路（５６）から得れる例えばサンプリン
グクロック信号がラッチ（６０）に供給されて、ライン
番号信号がラッチされ、遂に、残留信号のレベルが最大
のときのライン番号信号がランチされる。ラッチ（６ｏ
）の出力はランチ（６１）に供給されて、その入力端子
（６１ａ）に供給されるフレームパルスＦＰによって残
留信号のレベルが最大のときのラッチ番号信号がラッチ
され、そのランチされた、残留信号が最大のときのライ
ン番号信号が一致検出回路（６２）に供給されて、入力
端子（５９）からのライン番号信号と比較され、入力端
子（５９）からのライン番号信号が残留信号のレベルが
最大のときのライン信号と一致したとき、その−数構出
回路（６２）から−数構出信号■（第５図Ｃ参照）が出
力される。

この−数構出回路（６２）からの一致信号■は、５２５
．５ラインカウンタ（６３）のクリア端子に供給される
。このカウンタ（６３）は、入力端子（６３ａ）がらの
サンプリングクロック信号を５６２．５Ｘ４８０個（コ
コテ、４８０はＭｔＩＳＥ方式における１ラインのサン
プル値の数である）を計数する毎にキャリー信号■（第
５図Ｄ）を出力する。このキャリー信号■の発生タイミ
ングは、第５図Ｂの残留信号■のレベルの最小値のとこ
ろである。

そして、ラッチ（６４）のクリア端子に一致検出回路（
６２）からの−数構出信号■が供給されると共に、その
クロック入力端子にカウンタ（６３）がらのキャリー信
号■が供給されるので、そのラッチ（６４）からは、フ
レーム周期毎に反転する矩形波信号が得られ、これがキ
ャンセル信号発生回路（２４）の切換えスイッチ（２５
）の入力端子（２５ａ）に供給される。

かかる実施例（２）によれば、ディスパーサル信号のＭ
ｔｌＳＥ信号に対する位相の如何に拘わらず、デイスバ
ーサル信号の確実な除去を行うことができる。

尚、実施例（２）において、残留信号の最大値より少し
下がったところのライン番号を、残留信号が最大値のと
ころのライン番号と見なして検出するようにしても良く
、そのようにする場合には、検出ライン番号の精度が向
上する。

尚、第４図の実施例（２）における、残留信号の最大値
及び最小値の差によるディスパーサル信号の残留信号レ
ベルの検出、キャンセル信号発生回路（２４）の切換え
スイッチ（２５）に供給するスイッチング信号の形成を
、第６図に示す如く、ＣＰＵ（７０）及びＲＡ　Ｍ　（
７ｉ）を用いて、コンピュータ処理で行うようにしても
良い。

〔発明の効果〕

上述せる本発明によれば、所定周期のディスパーサル信
号が重畳された受信信号が供給される合成回路と、合成
回路の出力が供給されるクランプ回路と、そのクランプ
回路の出力が供給される残留ディスパーサル量検出回路
と、その残留ディスパーサル量検出回路の検出出力に応
じたレベルのキャンセル信号を発生するキャンセル信号
発生回路とを存し、そのキャンセル信号発生回路からの
キャンセル信号を合成回路に供給して、ディスパーサル
信号をキャンセルするようにしたので、受信信号に重畳
されているディスパーサル信号のレベルの如何に拘わら
ず、そのディスパーサル信号を確実に除去できる。

【図面の簡単な説明】

第１図は本発明の実施例（１）を示すブロック線図、第
２図はその残留ディスパーサル量検出回路の一部を示す
ブロック線図、第３図はその説明に供する水平同期信号
を示す図、第４図は本発明の実施例（２）を示すブロッ
ク線図、第５図はその説明に供する波形図、第６図は本
発明の実施例（３）を示すブロック線図、第７図はディ
スパーサル信号及びその残留信号を示す波形図、第８図
は従来例（１）を示すブロック線図、第９図はその説明
に供するＭＵＳＥ信号の水平同期信号区間を示す図、第
１Ｏ図はディスパーサル信号及び残留信号の一部を示す
図、第１１図は従来例（２）を示すブロック線図である
。（３）は合成回路、（６）はクランプ回路、（７）はコ
ンデンサ、（８）は抵抗器、（９）はオンオフスイッチ
、（１０）はクランプレベル入力端子、（１２）はＡ／
Ｄ変換器、（１６）は残留デイスパー号ル量検出回路、
（１７）、（１８）は夫々平均化回路、（１９）、（２
０）は夫々正、負側ホールド回路、（２１）は加算器、
（２２）はアップダウンカウンタ、（２３）はＤ／Ａ変
換器、（２４）はキャンセル信号発生回路、（２７）は
積分回路（２５）は切換えスイッチである。

Claims

【特許請求の範囲】　所定周期のディスパーサル信号が重畳された受信信号
が供給される合成回路と、該合成回路の出力が供給されるクランプ回路と、該クラ
ンプ回路の出力が供給される残留ディスパーサル量検出
回路と、該残留ディスパーサル量検出回路の検出出力に応じたレ
ベルのキャンセル信号を発生するキャンセル信号発生回
路とを有し、該キャンセル信号発生回路からのキャンセ
ル信号を上記合成回路に供給して、上記ディスパーサル
信号をキャンセルすることを特徴とするディスパーサル
除去装置。