JPH0461672B2 - - Google Patents

Info

Publication number
JPH0461672B2
JPH0461672B2 JP60071389A JP7138985A JPH0461672B2 JP H0461672 B2 JPH0461672 B2 JP H0461672B2 JP 60071389 A JP60071389 A JP 60071389A JP 7138985 A JP7138985 A JP 7138985A JP H0461672 B2 JPH0461672 B2 JP H0461672B2
Authority
JP
Japan
Prior art keywords
circuit
securing
rights
flip
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60071389A
Other languages
Japanese (ja)
Other versions
JPS61228887A (en
Inventor
Kenkichi Nakajima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Heiwa Corp
Original Assignee
Heiwa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Heiwa Corp filed Critical Heiwa Corp
Priority to JP60071389A priority Critical patent/JPS61228887A/en
Publication of JPS61228887A publication Critical patent/JPS61228887A/en
Publication of JPH0461672B2 publication Critical patent/JPH0461672B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Pinball Game Machines (AREA)
  • Display Devices Of Pinball Game Machines (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は複数の識別情報を切換表示し、特定の
識別情報が表示されている最中に権利確保用入賞
口にパチンコ球を入れると入賞確率を増大させる
ことができる権利が確保され、権利確保用入賞口
とは異なる権利行使用入賞口にパチンコ球を入れ
ることによつて、その権利を行使するようにした
パチンコ機に関するものである。
[Detailed Description of the Invention] (Industrial Application Field) The present invention switches and displays a plurality of pieces of identification information, and when a pachinko ball is put into the winning slot for securing rights while specific identification information is being displayed, a prize is won. This relates to a pachinko machine in which a right that can increase the probability is secured, and the right is exercised by putting a pachinko ball into a winning hole for use of rights, which is different from a winning hole for securing the right.

(従来の技術) 従来、権利確保用入賞口にパチンコ球を入れる
と入賞確率を増大させることができる権利が確保
され、権利確保用入賞口とは異なる権利行使用入
賞口にパチンコ球を入れることによつて、その権
利を行使するようにしたパチンコ機がある。
(Prior art) Conventionally, when a pachinko ball is put into a winning slot for securing rights, a right is secured that can increase the winning probability, and the pachinko balls are placed in a winning slot for rights that is different from the winning slot for securing rights. There are pachinko machines that allow you to exercise this right.

この種パチンコ機によれば、遊技者の技量によ
つて遊技中の入賞条件の変わり、遊技者の遊技意
欲を増大させることができるものである。
According to this type of pachinko machine, the winning conditions during the game can be changed depending on the player's skill, and the player's desire to play can be increased.

(発明が解決しようとする問題点) しかしながら、この従来のものにおいて、上記
入賞確率を増大させることができる権利を安易に
与えたのでは賭博性に通じることもあるため、権
利確保用入賞口へのパチンコ球の飛入を制限する
ようにしているが、この権利確保用入賞口にパチ
ンコ球が入らないということになれば、それだ
け、この種パチンコ機の遊技性を満喫できないこ
ととなり、遊技意欲を減退させる可能性がある。
(Problem to be solved by the invention) However, in this conventional system, if the right that can increase the winning probability is easily given, it may lead to gambling, so the winning slot for securing the right is However, if a pachinko ball cannot enter the winning hole for securing the right, it will be impossible to fully enjoy the gameplay of this type of pachinko machine, which will reduce the desire to play. may decrease.

本発明は、この点に鑑みてなされたもので、そ
の目的とするところは、遊技意欲を減退させるこ
とのないパチンコ機を提供することになる。
The present invention has been made in view of this point, and its purpose is to provide a pachinko machine that does not reduce the desire to play.

(問題点を解決するための手段) そのため、本発明のパチンコ機は、 複数の識別情報を切換表示する識別情報表示手
段と、 権利確保用入賞口パチンコ球が入つたことを検
出する権利確保球検出スイツチを備え、その検出
時の前記識別情報が特定のものである場合にオン
され、入賞確率を増大させる入賞機構を駆動準備
状態にセツトして、入賞確率を増大させることが
できる権利を確保する権利確保回路と、 該権利確保回路のオン状態を表示する権利確保
表示手段と、 権利行使用入賞口に入つたパチンコ球を検出す
る権利行使球検出スイツチを備え、その検出時に
前記権利確保回路がオン状態である場合にオンさ
れ、前記入賞機構を所定時間駆動して前記権利を
行使する権利行使回路と、 を有する構成をその要旨としている。
(Means for Solving the Problems) Therefore, the pachinko machine of the present invention includes an identification information display means that switches and displays a plurality of pieces of identification information, and a rights securing ball that detects when a pachinko ball enters a winning opening for securing rights. A detection switch is provided, which is turned on when the identification information at the time of detection is specific, and sets a winning mechanism that increases the winning probability to a drive ready state to secure the right to increase the winning probability. a rights securing circuit that displays the on state of the rights securing circuit; a rights securing display means that displays an on state of the rights securing circuit; and a rights exercise ball detection switch that detects a pachinko ball that has entered a pachinko ball that has entered the winning hole for use in the right row, and upon detection, the rights securing circuit The gist of the present invention is to include a right exercise circuit that is turned on when the award winning mechanism is in an on state, and drives the award entry mechanism for a predetermined period of time to exercise the right.

(発明の作用) 本発明によるときは、複数の識別情報を切換表
示し、特定の識別情報が表示されている最中に権
利確保入賞口にパチンコ球を入れると入賞確率を
増大させることができる権利が確保されることと
なる。
(Operation of the Invention) According to the present invention, if a plurality of pieces of identification information are switched and displayed, and a pachinko ball is inserted into the right winning opening while a specific piece of identification information is being displayed, the winning probability can be increased. Rights will be secured.

(実施例) 以下に、本発明の一実施例を図面を参照しつつ
説明する。
(Example) An example of the present invention will be described below with reference to the drawings.

第1図において、1は本発明に係るパチンコ機
の遊技盤であり、この遊技盤1上には役物ユニツ
ト2と権利確保用入賞口3と権利行使用入賞口
4,4とが配設されている。
In FIG. 1, 1 is a game board of a pachinko machine according to the present invention, and on this game board 1, an accessory unit 2, a winning hole 3 for securing rights, and a winning hole 4 for rights row use are arranged. has been done.

役物ユニツト2の本体板5は遊技盤1上に固着
されており、この本体板5の表面側には、天入賞
口6と、左右肩入賞口7,8と、中央入賞口9
と、パチンコ球を拾う方向に開かれて中央入賞口
9へパチンコ球を案内する案内羽根10,10
と、発光ダイオードよりなる7セグメント構造で
0〜9の数字を表示できる10カウント表示器11
と、権利確保表示ランプ12,12とが配設され
ている。本体板5の裏面側には、案内羽根10,
10を開閉するためのソレノイド13,13と中
央入賞口9に入つたパチンコ球が通過する入賞通
路14と、この入賞球通路14を通過するパチン
コ球を検出する10カウントスイツチ15とが配設
されている。
The main body plate 5 of the accessory unit 2 is fixed on the game board 1, and on the front side of this main body plate 5, there are a top prize opening 6, left and right shoulder prize openings 7, 8, and a center prize opening 9.
and guide blades 10, 10 that are opened in the direction to pick up the pachinko balls and guide the pachinko balls to the central prize opening 9.
and a 10-count display 11 that can display numbers 0 to 9 with a 7-segment structure made of light-emitting diodes.
and rights securing display lamps 12, 12 are provided. On the back side of the main body plate 5, there are guide blades 10,
Solenoids 13, 13 for opening and closing 10, a winning passage 14 through which pachinko balls that have entered the central prize opening 9 pass, and a 10 count switch 15 that detects pachinko balls passing through this winning ball passage 14 are provided. ing.

案内羽根10,10とソレノイド13,13と
は第3図に示すように運動方向転換機構16を介
して連結されているもので、この運動方向転換機
構16は連結レバー17,17とクランク18,
18とフランク軸19,19とから構成されてい
る。連結レバー17はソレノイド13のプランジ
ヤ20に一端が取り付けられ、他端はクランク1
8の一端に軸着されているものである。フランク
軸19は本体板5を回動自在に貫通されていて、
一端がクランク18の他端に固着され、他端が案
内羽根10の中間部に固着されている。これによ
つて、プランジヤ20,20が上下動すると、ク
ランク18,18を介してクランク軸19,19
が回動し、案内羽根が開閉される。
The guide vanes 10, 10 and the solenoids 13, 13 are connected via a movement direction changing mechanism 16, as shown in FIG.
18 and flank shafts 19, 19. One end of the connecting lever 17 is attached to the plunger 20 of the solenoid 13, and the other end is attached to the plunger 20 of the solenoid 13.
It is pivoted to one end of 8. The flank shaft 19 is rotatably passed through the main body plate 5,
One end is fixed to the other end of the crank 18, and the other end is fixed to the intermediate portion of the guide vane 10. As a result, when the plungers 20, 20 move up and down, the crankshafts 19, 19
rotates to open and close the guide vanes.

第1図に戻つて、権利確保用入賞口3には、識
別情報表示手段の一部を構成し7セグメント構造
で識別情報となる0〜9の数字を表示できる識別
情報表示器21と、権利確保用入賞口3にパチン
コ球が入つたことを検出する権利確保球検出スイ
ツチ22とが設けられている。
Returning to FIG. 1, the winning hole 3 for securing rights includes an identification information display device 21 that constitutes a part of the identification information display means and can display numbers 0 to 9 as identification information in a 7-segment structure; A rights securing ball detection switch 22 is provided to detect that a pachinko ball has entered the securing winning opening 3.

識別情報表示器21は権利確保用入賞口3の前
面に設けられ、7セグメント構造を発光ダイオー
ドより構成しているもので、0〜9の数字を順次
的あるいはランダムに表示可能とされている。
The identification information display 21 is provided on the front side of the rights securing prize opening 3, has a 7-segment structure made of light emitting diodes, and is capable of displaying numbers 0 to 9 sequentially or randomly.

権利確保球検出スイツチ22は近傍スイツチよ
りなるもので、その検出部が権利確保用入賞口3
の入口部分を通過するパチンコ球を検知するよう
にされているものである。
The right securing ball detection switch 22 is composed of a nearby switch, and its detection part is connected to the right securing prize opening 3.
The device is designed to detect pachinko balls passing through the entrance.

権利行使用入賞口4,4には、この権利行使入
賞口に飛入したパチンコ球を検出する権利行使球
検出スイツチ23が夫々設けられており、この権
利行使球検出スイツチ23は権利確保球検出スイ
ツチ22と同じように近傍スイツチよりなりその
検出部が権利行使用入賞口4の入口部分を通過す
るパチンコ球を検出するようにされているもので
ある。
The right exercise winning holes 4, 4 are each provided with a right exercise ball detection switch 23 that detects a pachinko ball that has entered the right exercise winning hole, and this right exercise ball detection switch 23 detects a right securing ball. Like the switch 22, it is composed of a nearby switch, and its detection section is designed to detect a pachinko ball passing through the entrance part of the winning opening 4 for use in the right row.

第4図は本実施例のパチンコ機が使用する回路
を示すものである。この図において、24はクロ
ツク回路であり、このクロツク回路24は第5図
に示すようなクロツク信号Aを出力するものであ
る。25,26は4ビツトバイナリカウンタ回路
で、クロツク回路24のクロツク信号Aは、これ
らのバイナリカウンタ回路25,26にカウント
クロツクとして入力されているものである。
FIG. 4 shows a circuit used in the pachinko machine of this embodiment. In this figure, 24 is a clock circuit, and this clock circuit 24 outputs a clock signal A as shown in FIG. 25 and 26 are 4-bit binary counter circuits, and the clock signal A of the clock circuit 24 is inputted to these binary counter circuits 25 and 26 as a count clock.

これらのバイナリカウンタ回路25,26は、
その出力端子Q1,Q2,Q3,Q4から第6図に示す
ような出力信号を発生するものである。すなわ
ち、同図において、クロツク信号Aの2倍周期の
クロツク信号が出力端子Q1から出力され、以下
同じく、4倍周期のクロツク信号が出力端子Q2
から出力され、8倍周期のクロツク信号が出力端
子Q3から出力され、16倍周期のクロツク信号が
出力端子Q4から出力されるものである。
These binary counter circuits 25 and 26 are
Output signals as shown in FIG. 6 are generated from the output terminals Q 1 , Q 2 , Q 3 , and Q 4 . That is, in the figure, a clock signal with twice the period of clock signal A is output from output terminal Q1 , and similarly, a clock signal with four times the period is output from output terminal Q2.
A clock signal with an 8 times period is output from the output terminal Q3 , and a clock signal with a 16 times period is output from the output terminal Q4 .

第4図に戻つて、27はアンド回路、28は
LEDドライブ回路、29は電流増幅回路であり、
識別情報表示器21とバイナリカウンタ回路25
とアンド回路27とLEDドライブ回路28と電
流増幅回路29とは、複数の識別情報を切換表示
する識別情報表示手段を構成している。
Returning to FIG. 4, 27 is an AND circuit, and 28 is an AND circuit.
The LED drive circuit, 29 is a current amplification circuit,
Identification information display 21 and binary counter circuit 25
The AND circuit 27, the LED drive circuit 28, and the current amplification circuit 29 constitute identification information display means that switches and displays a plurality of identification information.

すなわち、まずアンド回路27にはバイナリカ
ウンタ回路25の出力端子Q2,Q4からの出力信
号が入力されており、アンド回路27はバイナリ
カウンタ回路25のカウント内容が「10」になる
とHを出力するものである。このアンド回路27
の出力信号はバイナリカウンタ回路25のリセツ
ト連子に入力されるもので、バイナリカウンタ回
路25は1〜10までのカウントを繰り返すように
されている。LEDドライブ回路28にはバイナ
リカウンタ回路25の出力端子Q1〜Q4からの出
力信号が入力されるようになつており、この
LEDドライブ回路28はバイナリカウンタ回路
25のカウント内容に相当する数字を表わすため
に識別情報表示器21の各セグメントのうち点灯
させるべきものに対して電流を供給する信号を電
流増幅回路29に出力するものである。電流増幅
回路29はLEDドライブ回路28より供給され
た電流を発光ダイオードを点灯させることができ
る程度まで増幅し、その増幅電流を識別情報表示
器21に出力するもので、これによつて、この識
別情報表示器21により0〜9までの数字が、こ
こでは順次的に繰り返し切換表示されるようにな
つている。
That is, first, the output signals from the output terminals Q 2 and Q 4 of the binary counter circuit 25 are input to the AND circuit 27, and the AND circuit 27 outputs H when the count content of the binary counter circuit 25 reaches "10". It is something to do. This AND circuit 27
The output signal is input to the reset link of the binary counter circuit 25, and the binary counter circuit 25 is configured to repeat counting from 1 to 10. The output signals from the output terminals Q 1 to Q 4 of the binary counter circuit 25 are input to the LED drive circuit 28 .
The LED drive circuit 28 outputs a signal to the current amplifier circuit 29 to supply a current to each segment of the identification information display 21 that should be lit in order to display a number corresponding to the count contents of the binary counter circuit 25. It is something. The current amplification circuit 29 amplifies the current supplied from the LED drive circuit 28 to the extent that it can light up the light emitting diode, and outputs the amplified current to the identification information display 21. Here, the information display 21 repeatedly switches and displays the numbers 0 to 9 in sequence.

30は4ビツトバイナリカウンタ回路で、この
バイナリカウンタ回路30にはバイナリカウンタ
回路26の出力端子Q4からの出力信号がカウン
トクロツクとして入力されるようになつていて、
その出力端子Q′1,Q′2,Q′4から第7図に示すよ
うな出力信号が発生されるようになつている。す
なわち、出力端子Q4からの出力信号Q4の2倍周
期のクロツク信号が出力端子Q′1から出力され、
以下同じく、4倍周期のクロツク信号が出力端子
Q′2から出力され、16倍周期のクロツク信号が出
力端子Q′4から出力されるようになつている。
30 is a 4-bit binary counter circuit, and the output signal from the output terminal Q4 of the binary counter circuit 26 is inputted to this binary counter circuit 30 as a count clock.
Output signals as shown in FIG. 7 are generated from the output terminals Q' 1 , Q' 2 , and Q' 4 . That is, a clock signal with twice the period of the output signal Q 4 from the output terminal Q 4 is output from the output terminal Q' 1 ,
Similarly, the clock signal with four times the period is output to the output terminal.
A clock signal of 16 times the period is output from output terminal Q' 4 .

31はシユミツト波形整形回路、32,33は
アンド回路、34はTフリツプフロツプ回路であ
り、権利確保球検出スイツチ22はシユミツト波
形整形回路31に接続されていて、権利確保球検
出スイツチ22の出力信号によりシユミツト波形
整形回路31からHが出力されるようになつてい
る。アンド回路32にはバイナリカウンタ回路2
5の出力端子Q1〜Q3からの出力信号が入力され
ており、このアンド回路32はバイナリカウンタ
回路25のカウント内容が7であるときにHを出
力するものとなつている。アンド回路33には、
このアンド回路33からの出力信号とシユミツト
波形整形回路31からの出力信号とが入力される
もので、このアンド回路33はTフリツプフロツ
プ回路34をオン・オフする、即ち状態を反転す
るためのものとされており、このTフリツプフロ
ツプ回路34はバイナリカウンタ回路25のカウ
ント内容が7である最中、即ち識別情報表示器2
1が「7」を表示している最中に権利確保球検出
スイツチ22から検出信号が出力されると、オ
ン・オフされるようになつている。Tフリツプフ
ロツプ回路34はハイ状態であるときにHを出力
するもので、後で詳細に述べるがこのTフリツプ
フロツプ回路34がハイ状態とされているときが
ソレノイド13,13の駆動準備状態であつて、
権利確保球検出スイツチ22とアンド回路32,
33とTフリツプフロツプ回路34とは権利確保
回路を構成するものとされている。
31 is a Schmitt waveform shaping circuit, 32 and 33 are AND circuits, and 34 is a T flip-flop circuit. The right-holding ball detection switch 22 is connected to the Schmitt waveform shaping circuit 31. The Schmitt waveform shaping circuit 31 outputs an H signal. The AND circuit 32 has a binary counter circuit 2
The AND circuit 32 is configured to output an H signal when the count content of the binary counter circuit 25 is 7. The AND circuit 33 has
The output signal from this AND circuit 33 and the output signal from the Schmitt waveform shaping circuit 31 are input, and this AND circuit 33 is used to turn on and off the T flip-flop circuit 34, that is, to invert the state. This T flip-flop circuit 34 is activated when the count content of the binary counter circuit 25 is 7, that is, when the identification information display 2
If a detection signal is output from the right secured ball detection switch 22 while 1 is displaying "7", it is turned on and off. The T flip-flop circuit 34 outputs H when in the high state, and as will be described in detail later, when the T flip-flop circuit 34 is in the high state, the solenoids 13, 13 are ready to be driven.
Rights securing ball detection switch 22 and AND circuit 32,
33 and the T flip-flop circuit 34 constitute a rights securing circuit.

35はシユミツト波形整形回路、36はアンド
回路、37はオア回路、38はフリツプフロツプ
回路であつて、権利行使球検出スイツチ23,2
3はシユミツト波形整形回路35に接続されてい
るもので、権利行使球検出スイツチ23,23の
検出信号によつてシユミツト波形整形回路35か
らHが出力される。アンド回路36にはTフリツ
プフロツプ回路34からの出力信号とシユミツト
波形整形回路35からの出力信号号とが入力さ
れ、このアンド回路36はオア回路37を通して
フリツプフロツプ回路38をセツトするためのも
のとされていて、フリツプ回路38は権利行使球
検出スイツチ23の検出時にTフリツプフロツプ
34がハイ状態とされている場合にセツトされる
ものとなつている。このフリツプフロツプ回路3
8はセツトされているときにHを出力するもので
ある。
35 is a Schmitt waveform shaping circuit, 36 is an AND circuit, 37 is an OR circuit, 38 is a flip-flop circuit, and the right ball detection switch 23, 2
Reference numeral 3 is connected to the Schmitt waveform shaping circuit 35, and an H signal is output from the Schmitt waveform shaping circuit 35 in response to the detection signals of the right ball detection switches 23, 23. The output signal from the T flip-flop circuit 34 and the output signal from the Schmitt waveform shaping circuit 35 are input to the AND circuit 36, and this AND circuit 36 is designed to set the flip-flop circuit 38 through the OR circuit 37. Therefore, the flip circuit 38 is set when the T flip-flop 34 is in the high state when the right ball detection switch 23 detects the ball. This flip-flop circuit 3
8 outputs H when it is set.

39は微分回路、40はノツト回路であり、フ
リツプフロツプ回路38の出力信号は、これら微
分回路39およびノツト回路40に入力されるよ
うになつている。微分回路39はフリツプフロツ
プ38がセツトされると、その出力信号の立ち上
り時に1クロツクを出力するもので、バイナリカ
ウンタ回路26は、この1クロツクパルスにより
セツトされるようになつている。ノツト回路40
はバイナリカウンタ回路30のリセツトをコント
ロールするもので、バイナリカウンタ回路30は
フリツプフロツプ38がリセツトされているとき
にはリセツトがかけられ、同じくセツトされてい
るときにはリセツトが解除されるようになつてい
る。
39 is a differentiating circuit, 40 is a not circuit, and the output signal of the flip-flop circuit 38 is input to these differentiating circuit 39 and the not circuit 40. When the flip-flop 38 is set, the differentiating circuit 39 outputs one clock at the rising edge of its output signal, and the binary counter circuit 26 is set by this one clock pulse. knot circuit 40
controls the reset of the binary counter circuit 30, and the binary counter circuit 30 is reset when the flip-flop 38 is reset, and is reset when the flip-flop 38 is also set.

41はフリツプフロツプ回路、42はソレノイ
ドドライブ回路で、フリツプフロツプ回路41は
バイナリカウンタ回路30の出力端子Q′4からの
出力信号がHになるとセツトされソレノイドドラ
イブ回路42にHを出力するものである。ソレノ
イド13,13はフリツプフロツプ回路41がセ
ツトされているとき駆動される。
41 is a flip-flop circuit, and 42 is a solenoid drive circuit. The flip-flop circuit 41 is set when the output signal from the output terminal Q'4 of the binary counter circuit 30 becomes H, and outputs H to the solenoid drive circuit 42. Solenoids 13, 13 are activated when flip-flop circuit 41 is set.

43は4ビツトバイナリカウンタ回路、44は
ナンド回路であつて、これらの回路43,44は
権利行使回数を制限するためのものである。バイ
ナリカウンタ回路43はTフリツプフロツプ回路
34がハイ状態のときにリセツトされてナンド回
路44にLを出力する。
43 is a 4-bit binary counter circuit, and 44 is a NAND circuit. These circuits 43 and 44 are for limiting the number of times the right can be exercised. The binary counter circuit 43 is reset and outputs L to the NAND circuit 44 when the T flip-flop circuit 34 is in the high state.

45は装飾用ランプ、46はアンド回路、4
7,48はパイロツトランプドライブ回路であ
る。パイロツトランプドライブ回路47にはバイ
ナリカウンタ回路26の出力端子Q3からの出力
信号が入力されるようになつており、このパイロ
ツトランプドライブ回路47は、この出力端子
Q3からの出力信号を電源として装飾用ランプ4
5を駆動するもので、この駆動により装飾用ラン
プ45は点滅されることとなる。アンド回路46
にはTフリツプフロツプ回路34の出力信号とナ
ンド回路44の出力信号とバイナリカウンタ回路
26の出力端子Q3からの出力信号とが入力され
るようになつており、このアンド回路46はTフ
リツプフロツプ回路34の出力信号とナンド回路
44の出力信号とがHのときにゲートを開いて出
力端子Q3の出力信号をパイロツトランプドライ
ブ回路48に入力する。これによつて、権利確保
表示ランプ12,12は点滅駆動されるようにな
つている。
45 is a decorative lamp, 46 is an AND circuit, 4
7 and 48 are pilot lamp drive circuits. The output signal from the output terminal Q3 of the binary counter circuit 26 is input to the pilot lamp drive circuit 47.
Decorative lamp 4 using output signal from Q 3 as power source
This drive causes the decorative lamp 45 to blink. AND circuit 46
The output signal of the T flip-flop circuit 34, the output signal of the NAND circuit 44, and the output signal from the output terminal Q3 of the binary counter circuit 26 are input to the AND circuit 46. When the output signal of Q3 and the output signal of the NAND circuit 44 are H, the gate is opened and the output signal of the output terminal Q3 is inputted to the pilot lamp drive circuit 48. As a result, the rights securing display lamps 12, 12 are driven to blink.

49はアンド回路、50はバイナリカウンタ回
路、51は抵抗ダラー波形合成回路、52は電圧
可変発振回路、53は音声増幅回路、54はスピ
ーカである。アンド回路49にはバイナリカウン
タ回路26の出力端子Q1,Q2からの出力信号が
入力されるようになつており、その出力信号はバ
イナリカウンタ回路50にカウントクロツクとし
て入力されるものである。このバイナリカウンタ
回路50はフリツプフロツプ38がHを出力して
いるときにセツトされるものであり、アンド回路
49から入力されたクロツク信号を抵抗ダラー波
形合成回路51に出力する。抵抗ダラー波形合成
回路51から出力された合成波形信号は、電圧可
変発信回路52に入力され、音声増幅回路53に
入力されてスピーカ54から音に変換されるよう
になつている。
49 is an AND circuit, 50 is a binary counter circuit, 51 is a resistance dollar waveform synthesis circuit, 52 is a voltage variable oscillation circuit, 53 is an audio amplifier circuit, and 54 is a speaker. The output signals from the output terminals Q 1 and Q 2 of the binary counter circuit 26 are input to the AND circuit 49, and the output signals are input to the binary counter circuit 50 as a count clock. . This binary counter circuit 50 is set when the flip-flop 38 is outputting H, and outputs the clock signal input from the AND circuit 49 to the resistance dollar waveform synthesis circuit 51. The synthesized waveform signal output from the resistance dollar waveform synthesis circuit 51 is input to a voltage variable oscillation circuit 52, and then input to an audio amplification circuit 53, where it is converted into sound from a speaker 54.

55はパワーリセツト回路、56,57はオア
回路、58はノツト回路、59はアンド回路であ
る。パワーリセツト回路55は電源をオンすると
同時にHをオア回路56,57に出力するもので
ある。オア回路56はパワーリセツト回路55か
らのリセツト信号とナンド回路44からノツト回
路58を介して入力されたリセツト信号とをTフ
リツプフロツプ回路34に出力するようにされて
おり、Tフリツプフロツプ回路34はパワーリセ
ツト回路55とナンド回路44とのうち少なくと
も一方がHのときリセツトされる。アンド回路5
9はバイナリカウンタ30の出力端子Q′1,Q′2
Q′4の出力信号が全てHのとき第8図に示すリセ
ツト信号Bをオア回路57に向つて出力し、この
リセツト信号Bはフリツプフロツプ回路41,4
4に入力されている。
55 is a power reset circuit, 56 and 57 are OR circuits, 58 is a NOT circuit, and 59 is an AND circuit. The power reset circuit 55 outputs H to the OR circuits 56 and 57 at the same time as the power is turned on. The OR circuit 56 is configured to output the reset signal from the power reset circuit 55 and the reset signal input from the NAND circuit 44 via the NOT circuit 58 to the T flip-flop circuit 34, and the T flip-flop circuit 34 outputs the reset signal input from the power reset circuit 55 to the T flip-flop circuit 34. It is reset when at least one of the circuit 55 and the NAND circuit 44 is at H level. AND circuit 5
9 are output terminals Q' 1 , Q' 2 ,
When all the output signals of Q'4 are H, a reset signal B shown in FIG.
4 is entered.

60はシユミツト波形整形回路、61は4ビツ
トバイナリカウンタ回路、62はアンド回路であ
り、10カウントスイツチ15はシユミツト波形整
形回路60に接続されていて、10カウントスイツ
チ15の検出信号によりシユミツト波形整形回路
60からHが出力される。この出力信号はバイナ
リカウンタ回路61にカウントクロツクとして入
力され、そのカウント内容が「10」になるとアン
ド回路62からHが出力される。この出力信号は
オア回路57を通してフリツプフロツプ回路41
にリセツト信号として入力されている。
60 is a Schmitt waveform shaping circuit, 61 is a 4-bit binary counter circuit, and 62 is an AND circuit. The 10 count switch 15 is connected to the Schmitt waveform shaping circuit 60, and the detection signal of the 10 count switch 15 causes the Schmitt waveform shaping circuit to be activated. H is output from 60. This output signal is input to the binary counter circuit 61 as a count clock, and when the count reaches "10", an H signal is output from the AND circuit 62. This output signal is passed through the OR circuit 57 to the flip-flop circuit 41.
is input as a reset signal.

63は記憶回路で、この記憶回路63にはアン
ド回路36の出力信号が入力されており、記憶回
路63は権利行使球検出スイツチ23によるパチ
ンコ球の検出を記憶するものである。64は遅延
回路であつて、記憶回路63には、この遅延回路
64を介してアンド回路59の出力信号がタイミ
ング信号として入力されるようになついていて、
このタイミング信号を受けるごとにHを検出回数
だけフリツプフロツプ回路38のセツト信号とし
て出力するのとなつている。
Reference numeral 63 denotes a memory circuit, to which the output signal of the AND circuit 36 is input, and the memory circuit 63 stores the detection of pachinko balls by the exercise ball detection switch 23. 64 is a delay circuit, and the output signal of the AND circuit 59 is input to the memory circuit 63 as a timing signal through the delay circuit 64.
Each time this timing signal is received, H is output as a set signal to the flip-flop circuit 38 for the number of times of detection.

65は4ビツトバイナリカウンタ回路、66は
アンド回路であり、バイナリカウンタ回路65に
は微分回路39からの出力信号がカウントクロツ
クとして入力されるようになつている。アンド回
路66はバイナリカウンタ回路65のカウント内
容が「10」になるとHを出力して記憶回路63の
記憶内容をクリアする機能を有している。
65 is a 4-bit binary counter circuit, 66 is an AND circuit, and the output signal from the differentiating circuit 39 is inputted to the binary counter circuit 65 as a count clock. The AND circuit 66 has a function of outputting H when the count content of the binary counter circuit 65 reaches "10" and clearing the memory content of the memory circuit 63.

次に作用を説明する。 Next, the effect will be explained.

(イ) 電源をオンする。(b) Turn on the power.

電源をオンすると、リセツト信号がオア回路
56と、オア回路57とに出力され、このリセ
ツト信号がTフリツプフロツプ回路34と、フ
リツプフロツプ回路38と、フリツプフロツプ
回路41とに入力される。すると、Tフリツプ
フロツプ回路34、フリツプフロツプ回路3
8、フリツプフロツプ回路41はロー状態とな
る。フリツプフロツプ回路38がロー状態なの
で、ノツト回路40はハイ状態となつており、
4ビツトバイナリカウンタ回路30はリセツト
されて、そのクロツク信号の出力は禁止されて
いる。
When the power is turned on, a reset signal is output to OR circuit 56 and OR circuit 57, and this reset signal is input to T flip-flop circuit 34, flip-flop circuit 38, and flip-flop circuit 41. Then, the T flip-flop circuit 34, the flip-flop circuit 3
8. The flip-flop circuit 41 becomes low state. Since the flip-flop circuit 38 is in a low state, the NOT circuit 40 is in a high state.
The 4-bit binary counter circuit 30 is reset and the output of its clock signal is prohibited.

電源をオンすると共にクロツク回路24はク
ロツク信号Aを出力し、このクロツク信号Aは
バイナリカウンタ回路25,26に入力され
る。
When the power is turned on, the clock circuit 24 outputs a clock signal A, and this clock signal A is input to the binary counter circuits 25 and 26.

バイナリカウンタ回路25の出力信号は
LEDドライブ回路28に入力されているので、
識別情報表示器21では0〜9の数字が高速に
順次的に切換表示される。
The output signal of the binary counter circuit 25 is
Since it is input to the LED drive circuit 28,
On the identification information display 21, numbers 0 to 9 are sequentially switched and displayed at high speed.

バイナリカウンタ回路26の出力端子Q3
出力信号はパイロツトランプドライブ回路47
に入力されているため、装飾用ランプ45は電
源のオンとともに点滅する。
The output signal of the output terminal Q3 of the binary counter circuit 26 is sent to the pilot lamp drive circuit 47.
, the decorative lamp 45 blinks when the power is turned on.

バイナリカウンタ回路26の出力信号はアン
ド回路46を介してパイロツトランプドライブ
回路48にも入力されるようになつているが、
Tフリツプフロツプ34がロー状態になつてい
るためアンド回路46のゲートが閉じて入力さ
れず、権利確保表示ランプ12は消灯状態にあ
る。
The output signal of the binary counter circuit 26 is also input to the pilot lamp drive circuit 48 via the AND circuit 46.
Since the T flip-flop 34 is in the low state, the gate of the AND circuit 46 is closed and no input is received, and the right reservation indicator lamp 12 is in an extinguished state.

ソレノイド13はフリツプフロツプ回路41
がリセツト状態なので駆動されず、案内羽根1
0は閉成状態にあり、バイナリカウンタ回路5
0はフリツプフロツプ回路38がリセツト状態
なのでセツトされておらず、スピーカ54から
の効果音は発生しない。
The solenoid 13 is a flip-flop circuit 41
is in a reset state, so it is not driven, and guide vane 1
0 is in the closed state, and the binary counter circuit 5
At 0, the flip-flop circuit 38 is in the reset state, so it is not set, and no sound effect is generated from the speaker 54.

(ロ) 識別情報表示器12で特定の識別情報である
「7」以外の数字が表示されている最中に権利
確保用入賞口3にパチンコ球が入つて権利確保
球検出スイツチ22によりこれが検出されたと
き。
(b) A pachinko ball enters the winning slot 3 for securing rights while a number other than "7", which is specific identification information, is being displayed on the identification information display 12, and this is detected by the rights securing ball detection switch 22. when it is done.

シユミツト波形整形回路31からHクロツク
が出力されるが、アンド回路32の出力はLで
あるためアンド回路33の出力もLのままであ
り、Tフリツプフロツプ34はロー状態とされ
たままになるため、権利確保はならず、アンド
回路46のゲートも開かれないので権利確保表
示ランプ12は消灯状態となつている。
The H clock is output from the Schmitt waveform shaping circuit 31, but since the output of the AND circuit 32 is L, the output of the AND circuit 33 also remains L, and the T flip-flop 34 remains in the low state. Since the right is not secured and the gate of the AND circuit 46 is not opened, the right securing indicator lamp 12 is in an extinguished state.

ソレノイド13、スピーカ54の状態も変わ
らない。
The states of the solenoid 13 and speaker 54 also remain unchanged.

(ハ) 識別情報表示器12で特定の識別情報である
「7」が表示されているとき権利確保用入賞口
3にパチンコ球が入つて権利確保球検出スイツ
チ22によりこれが検出されたとき。
(c) When the specific identification information "7" is displayed on the identification information display 12, when a pachinko ball enters the winning slot 3 for securing rights and this is detected by the rights securing ball detection switch 22.

アンド回路33にアンド回路32からHが入
力されているときであるから、シユミツト波形
整形回路31からHクロツクが出力されると、
このアンド回路33からHが出力され、Tフリ
ツプフロツプ回路34がハイ状態となる。した
がつて、権利確保がなり、アンド回路46とバ
イナリカウンタ回路43とにTフリツプフロツ
プ回路34からHが入力されるため、アンド回
路46のゲートが開かれてパイロツトランプド
ライブ回路48にバイナリカウンタ回路26の
出力端子Q3の出力信号が入力され、権利確保
表示ランプ12が点滅して、案内羽根10,1
0を開くことである、入賞確率を増大させる権
利が確保されたことの表示がなされる。
Since the H clock is being input from the AND circuit 32 to the AND circuit 33, when the H clock is output from the Schmitt waveform shaping circuit 31,
The AND circuit 33 outputs an H signal, and the T flip-flop circuit 34 becomes a high state. Therefore, the right is secured and H is input from the T flip-flop circuit 34 to the AND circuit 46 and the binary counter circuit 43, so the gate of the AND circuit 46 is opened and the binary counter circuit 26 is input to the pilot lamp drive circuit 48. The output signal of the output terminal Q3 is input, the right securing indicator lamp 12 blinks, and the guide vanes 10,1
It is displayed that the right to increase the probability of winning, which is opening 0, has been secured.

(ニ) 権利が確保されているときに権利行使用入賞
口4に入つたパチンコ球が権利行使球検出スイ
ツチ23に検出されたとき。
(d) When a pachinko ball that enters the winning slot 4 when the right is secured is detected by the right exercise ball detection switch 23.

アンド回路36がHを出力するためフリツプ
フロツプ回路38がセツトされてハイ状態とな
り、その出力Hが微分回路39とノツト回路4
0とに入力されるため、バイナリカウンタ回路
26は初期状態に一旦戻されて新たにカウント
動作を開始し、バイナリカウンタ回路30はリ
セツトが解除される。
Since the AND circuit 36 outputs H, the flip-flop circuit 38 is set to a high state, and the output H is sent to the differentiating circuit 39 and the NOT circuit 4.
0, the binary counter circuit 26 is once returned to its initial state and starts a new counting operation, and the binary counter circuit 30 is released from reset.

フリツプフロツプ回路41には、このバイナ
リカウンタ回路30の出力端子Q′4の出力信号
がセツト信号として入力されると共に、リセツ
ト信号Bとが入力されることになるが、第7図
及び第8図に示すように出力端Q′4の出力信号
の方がリセツト信号Bよりも立ち上りが早いた
め、フリツプフロツプ回路41はまずセツトさ
れる。したがつて、ソレノイドドライブ回路4
2にHが入力され、ソレノイド13が駆動され
て案内羽根10,10が開かれることになる。
The output signal of the output terminal Q' 4 of the binary counter circuit 30 is input to the flip-flop circuit 41 as a set signal, and the reset signal B is also input to the flip-flop circuit 41. As shown, since the output signal at the output terminal Q'4 rises faster than the reset signal B, the flip-flop circuit 41 is set first. Therefore, the solenoid drive circuit 4
H is input to 2, the solenoid 13 is driven, and the guide vanes 10, 10 are opened.

バイナリカウンタ50にはフリツプフロツプ
回路38からHが入力されるため、このバイナ
リカウンタ回路50はセツトされるので、スピ
ーカ54から効果音が発生される。
Since the binary counter 50 receives an H signal from the flip-flop circuit 38, the binary counter circuit 50 is set, and a sound effect is generated from the speaker 54.

バイナリカウンタ回路43にはアンド回路3
6からHが入力されるため、権利行使球が1回
検出されたことがカウントされる。
AND circuit 3 is included in the binary counter circuit 43.
Since H is input from 6, it is counted that the right exercise ball has been detected once.

リセツト信号BがHになるか、あるいは、中
央入賞口9に入つたパチンコ球が10個になりア
ンド回路62の出力がHになると、フリツプフ
ロツプ回路41がリセツトされるため、ソレノ
イド13の作動が停止されると共に、フリツプ
フロツプ回路38もリセツトされるため、バイ
ナリカウンタ回路30にはリセツトがかけられ
て出力が禁止され、さらにバイナリカウンタ回
路50もセツト入力がなくなるので効果音も停
止される。これで権利行使の1回目が終了す
る。
When the reset signal B becomes H, or when the number of pachinko balls that have entered the central prize opening 9 reaches 10 and the output of the AND circuit 62 becomes H, the flip-flop circuit 41 is reset, so the solenoid 13 stops operating. At the same time, the flip-flop circuit 38 is also reset, so the binary counter circuit 30 is reset and output is inhibited, and since the binary counter circuit 50 also has no set input, the sound effect is also stopped. This completes the first exercise of rights.

この権利行使中に権利行使球検出スイツチ2
3による検出があつたときは、これが記憶回路
63に記憶されているため、リセツト信号Bが
遅延回路64を通してフリツプフロツプ41に
入力されるよりも若干遅れて記憶回路63に入
力されることとなり、フリツプフロツプ回路3
6は一旦リセツトされたのち改めてセツトされ
ることとなる。
During the exercise of this right, the exercise ball detection switch 2
3 is detected, this is stored in the memory circuit 63, so that the reset signal B is input to the memory circuit 63 with a little delay than the reset signal B is input to the flip-flop 41 through the delay circuit 64, and the reset signal B is input to the flip-flop 41 through the delay circuit 64. circuit 3
6 will be reset once and then set again.

したがつて、案内羽根10,10は一旦閉じ
られたのち改めて開かれ、効果音も一旦停止さ
れたのち改めて開始される。これによつて案内
羽根10,10は、必ず、第9図に示す一定の
時間あるいは中央入賞口9へのパチンコ球の入
賞が10個になるまで開かれてから閉じられる。
Therefore, the guide vanes 10, 10 are once closed and then opened again, and the sound effect is also stopped once and then restarted. As a result, the guide blades 10, 10 are always opened for a certain period of time as shown in FIG. 9 or until 10 pachinko balls have been won into the central prize opening 9, and then closed.

Tフリツプフロツプ回路34はバイナリカウ
ンタ回路43のカウント内容、即ち権利行使球
検出スイツチ23による検出回数が「10」にな
るとリセツトされて、ロー状態となり、これ以
降の権利行使用入賞口4,4へのパチンコ球の
入賞は入賞確率を増大させることに対して無効
となる。
The T flip-flop circuit 34 is reset when the count content of the binary counter circuit 43, that is, the number of detections by the right exercise ball detection switch 23 reaches "10", and goes to a low state, and from then on, the right row use winning slots 4, 4 Winning a pachinko ball has no effect on increasing the winning probability.

バイナリカウンタ回路65のカウント内容、
即ち権利行使回数が「10」になると記憶回路6
3の記憶内容がクリアされることとなるため、
案内羽根10,10の開成は10回で終了され
る。
Count contents of the binary counter circuit 65,
In other words, when the number of rights exercised reaches "10", the memory circuit 6
Since the memory contents of 3 will be cleared,
The opening of the guide vanes 10, 10 is completed after 10 times.

また、権利確保状態中、(ハ)の条件が満たされ
た場合には、Tフリツプフロツプ34の状態が
反転されるため、ハイ状態からロー状態にな
り、権利行使球の検出が10回になる前であつて
も、ここで権利が消滅することとなる。
In addition, when the condition (c) is satisfied during the right securing state, the state of the T flip-flop 34 is reversed, so it changes from the high state to the low state, and before the right ball is detected 10 times. Even so, the rights will be terminated at this point.

以上実施例について説明したが本発明は次のも
のをも含むものである。
Although the embodiments have been described above, the present invention also includes the following.

識別情報としてアルフアベツト、各種図形等
を用いたもの。
Items that use alphanumeric characters, various shapes, etc. as identification information.

その表示手段として液晶を用いたもの。 It uses liquid crystal as its display means.

権利確保表示手段として音を用いたもの。 Something that uses sound as a means of securing rights.

(発明の効果) 以上述べて来たように本発明によれば、権利確
保用入賞口へのパチンコ球の飛入を制限しなくと
も賭博性が抑えられるので、遊技者に期待感を持
たせることができて遊技性を満喫できることとな
り、遊技者の遊技意欲を増大させることができ
る。
(Effects of the Invention) As described above, according to the present invention, the gambling nature can be suppressed without restricting the entry of pachinko balls into the winning hole for securing rights, so that players can have a sense of expectation. This allows the player to enjoy the gameplay to the fullest, and increases the player's desire to play.

さらに、特定の識別情報が表示されている最中
に権利確保用入賞口にパチンコ球を入れると権利
が確保されることから、遊技に偶然性をより一層
付与できて不正遊技を防止することができる。
Furthermore, if you insert a pachinko ball into the winning slot for securing rights while specific identification information is being displayed, the rights will be secured, making it possible to add even more chance to the game and prevent fraudulent gaming. .

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係るパチンコ機の遊技盤上に
おける要部を示す斜視図、第2図は第1図に示す
役物ユニツトの裏面図、第3図は第1図及び第2
図に示す役物ユニツトの入賞機構の構成を示す斜
視図、第4図は本発明に係るパチンコ機に用いる
制御回路のブロツク図、第5図は第4図に示すク
ロツク回路のクロツク信号を示す波形図、第6
図、第7図は、それぞれバイナリカウンタ回路2
6,30から出力されるクロツク信号の信号波形
図、第8図はアンド回路59から出力されるリセ
ツト信号の信号波形図、第9図はフリツプフロツ
プ回路41から出力される出力信号の波形図であ
る。 3……権利確保用入賞口、4……権利行使用入
賞口、10……案内羽根、12……権利確保表示
ランプ、13……ソレノイド、16……運動方向
転換機構、21……識別情報表示器、22……権
利確保球検出スイツチ、23……権利行使球検出
スイツチ、24……クロツク回路、25……バイ
ナリカウンタ回路、27……アンド回路、34…
…Tフリツプフロツプ、38……フリツプフロツ
プ回路、42……ソレノイドドライブ回路、48
……パイロツトランプドライブ回路。
FIG. 1 is a perspective view showing the main parts on the game board of a pachinko machine according to the present invention, FIG. 2 is a back view of the accessory unit shown in FIG. 1, and FIG.
FIG. 4 is a block diagram of a control circuit used in the pachinko machine according to the present invention, and FIG. 5 shows a clock signal of the clock circuit shown in FIG. 4. Waveform diagram, 6th
7 and 7 respectively show the binary counter circuit 2.
8 is a signal waveform diagram of the reset signal output from the AND circuit 59, and FIG. 9 is a waveform diagram of the output signal output from the flip-flop circuit 41. . 3... Prize opening for securing rights, 4... Prize opening for rights row use, 10... Guide vane, 12... Rights securing display lamp, 13... Solenoid, 16... Motion direction changing mechanism, 21... Identification information Display device, 22... Rights securing ball detection switch, 23... Rights exercising ball detection switch, 24... Clock circuit, 25... Binary counter circuit, 27... AND circuit, 34...
...T flip-flop, 38...Flip-flop circuit, 42...Solenoid drive circuit, 48
...Pilot lamp drive circuit.

Claims (1)

【特許請求の範囲】 1 複数の識別情報を切換表示する識別情報表示
手段と、権利確保用入賞口にパチンコ球が入つた
ことを検出する権利確保球検出スイツチを備え、
その検出時の前記識別情報が特定のものである場
合にオンされ、入賞確率を増大させる入賞機構を
駆動準備状態にセツトして、入賞確率を増大させ
ることができる権利を確保する権利確保回路と、 該権利確保回路のオン状態を表示する権利確保
表示手段と、 権利行使用入賞口に入つたパチンコ球を検出す
る権利行使球検出スイツチを備え、その検出時に
前記権利確保回路がオン状態である場合にオンさ
れ、前記入賞機構を所定時間駆動して前記権利を
行使する権利行使回路と、 を有するパチンコ機。
[Scope of Claims] 1. Includes an identification information display means for switching and displaying a plurality of pieces of identification information, and a rights securing ball detection switch that detects when a pachinko ball enters a winning opening for securing rights,
a right securing circuit that is turned on when the identification information at the time of detection is specific, sets a winning mechanism that increases the winning probability to a drive ready state, and secures a right that can increase the winning probability; , a rights securing display means for displaying the ON state of the rights securing circuit, and a right exercise ball detection switch for detecting a pachinko ball entering the right row use winning opening, and the right securing circuit is in the ON state at the time of the detection. A pachinko machine comprising: a right exercise circuit that is turned on when the winning occurs and drives the input prize mechanism for a predetermined period of time to exercise the right.
JP60071389A 1985-04-04 1985-04-04 Pinball machine Granted JPS61228887A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60071389A JPS61228887A (en) 1985-04-04 1985-04-04 Pinball machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60071389A JPS61228887A (en) 1985-04-04 1985-04-04 Pinball machine

Publications (2)

Publication Number Publication Date
JPS61228887A JPS61228887A (en) 1986-10-13
JPH0461672B2 true JPH0461672B2 (en) 1992-10-01

Family

ID=13459108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60071389A Granted JPS61228887A (en) 1985-04-04 1985-04-04 Pinball machine

Country Status (1)

Country Link
JP (1) JPS61228887A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0226580A (en) * 1988-07-18 1990-01-29 Daiichi Shokai:Kk Pachinko machine winning device
JP5216149B1 (en) * 2012-01-27 2013-06-19 株式会社藤商事 Bullet ball machine

Also Published As

Publication number Publication date
JPS61228887A (en) 1986-10-13

Similar Documents

Publication Publication Date Title
JP3770501B2 (en) Game machine
JPH11104314A (en) Gaming machine
JPH0461672B2 (en)
JPH0661380B2 (en) Pachinko machine
JPH0453819Y2 (en)
JP2745302B2 (en) Ball game machine
JPH0522228Y2 (en)
JPH0524384Y2 (en)
JPS6382687A (en) Pinball game machine
JP3196766B2 (en) Ball game machine
JP3231023B2 (en) Ball game machine
JPS63153079A (en) Pinball game machine
JPS61187881A (en) Pinball machine
JP2748313B2 (en) Pachinko machine
JP2575020B2 (en) Ball game machine
JP2948883B2 (en) Ball game machine
JPH06134095A (en) Japanese pinball game @(3754/24)pachinko) machine
JP2604384B2 (en) Ball game machine
JP2899366B2 (en) Ball game machine
JP2556295B2 (en) Pachinko machine
JP3485528B2 (en) Ball game machine
JPS62298383A (en) Pinball machine
JPH11333070A (en) Game machine
JPH1028758A (en) Pinball playing machine
JP2000000351A (en) Pachinko game machine

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term