JPH0462081B2 - - Google Patents
Info
- Publication number
- JPH0462081B2 JPH0462081B2 JP2883986A JP2883986A JPH0462081B2 JP H0462081 B2 JPH0462081 B2 JP H0462081B2 JP 2883986 A JP2883986 A JP 2883986A JP 2883986 A JP2883986 A JP 2883986A JP H0462081 B2 JPH0462081 B2 JP H0462081B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- controller
- synchronization
- data
- standby
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Feedback Control In General (AREA)
- Safety Devices In Control Systems (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は2重化コントローラの制御権の切換を
プロセスに悪影響を与えることなく速やかに行う
のに好適な2重化コントローラの制御方法に関す
る。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a control method for a duplex controller suitable for quickly switching the control authority of the duplex controller without adversely affecting the process.
プロセス入出力装置のみを共用する2重化コン
トローラにおける制御権の切換時のワインドアツ
プ運転を防止する方法として、従来、特開昭57−
86972号公報や特開昭59−36801号公報に記載され
ているような方法が知られている。前者は、制御
権を有するコントローラ(以下制御側と略す)の
みが制御演算を行い、制御側がプラントデータベ
ースに書き込み動作を行つたアドレスを2重化制
御部がとらえ、アドレスに格納されたデータを制
御側から読み出し制御権を持たないコントローラ
(以下待機側と略す)の対応するアドレスに対し
書き込むようにしている。この方法では、制御側
から待機側へのプラントデータベースの転写は確
実に可能であり、制御権切換時のワインドアツプ
運転が防止できるものの、2重化制御部の動作に
は高速性が要求されるため、実用化するには専用
のハードウエアが必要であり高価なものとなる。
また後者は、制御側のコントローラのみが制御演
算を行い、同コントローラが2重系の切換部内の
メモリに自らの全プラントデータベースの内容を
周期的に書き込み、制御権が切換つたタイミング
にて2重系の切換部がメモリより、新たに制御権
を得たコントローラヘプラントデータベースの内
容を転写している。この方法においては2重系切
換部への書込動作およびコピー動作の高速性およ
び切換部内の充分なメモリ容量が必要であり実用
化するには専用のハードウエアが必要となる。ま
た、制御権が切換つたタイミングで待機側ヘプラ
ントデータベースのコピーを行うため待機側が制
御権を得てから制御演算を引き継ぐまでに時間を
要する。
As a method for preventing wind-up operation when switching control rights in a duplex controller that shares only process input/output devices, there has been
Methods such as those described in Japanese Patent Application Laid-open No. 86972 and Japanese Patent Application Laid-Open No. 59-36801 are known. In the former, only the controller that has control authority (hereinafter referred to as the control side) performs control calculations, and the duplex control unit captures the address at which the control side writes to the plant database, and controls the data stored at the address. The side writes to the corresponding address of the controller that does not have read control authority (hereinafter referred to as the standby side). With this method, it is possible to reliably transfer the plant database from the control side to the standby side, and wind-up operation can be prevented when switching control rights, but high-speed operation of the redundant control section is required. Therefore, for practical use, dedicated hardware is required and expensive.
In addition, in the latter case, only the controller on the control side performs control calculations, and the controller periodically writes the contents of its own entire plant database to the memory in the switching section of the duplex system, and at the timing when the control right is switched, the controller performs the control calculations. The system switching unit transfers the contents of the plant database from memory to the controller that has newly gained control. This method requires high-speed writing and copying operations to the dual-system switching section and sufficient memory capacity within the switching section, and requires dedicated hardware for practical use. Furthermore, since the plant database is copied to the standby side at the timing when the control right is switched, it takes time for the standby side to take over the control calculations after gaining the control right.
一方、シーケンス制御に関しては例えば特開昭
59−11403号公報に記載されているような方法が
知られている。この方法は、特開昭59−36801号
公報に記載された方法と同じ切換方式を採用し、
シーケンス制御に関する実行個所を示すポインタ
値を2重制御演算部内のメモリに書込むことによ
つて、制御権切換におけるシーケンス制御の連続
性を保つようにしている。しかし、ポインタ値の
更新処理は、シーケンスの実行単位毎(プログラ
ムカウンタ等)に更新する必要があり、制御側の
処理負荷が問題となる。 On the other hand, regarding sequence control, for example,
A method as described in Japanese Patent No. 59-11403 is known. This method adopts the same switching method as the method described in Japanese Patent Application Laid-open No. 59-36801,
By writing a pointer value indicating an execution point regarding sequence control into the memory in the dual control calculation section, continuity of sequence control during control right switching is maintained. However, the pointer value update process needs to be updated for each sequence execution unit (program counter, etc.), which poses a problem of processing load on the control side.
以上説明した従来技術では待機側のコントロー
ルが制御演算を行つていないため、制御権の切換
時に生じるワインドアツプ運転を防止するため
に、制御側のメモリ内容を待機側に高速に転写す
る必要が生じ、専用のハードウエアの存在なしに
は実用化が困難である。
In the conventional technology described above, since the control on the standby side does not perform control calculations, it is necessary to transfer the memory contents on the control side to the standby side at high speed in order to prevent wind-up operation that occurs when switching control rights. However, it is difficult to put it into practical use without the existence of dedicated hardware.
この問題点を解決するには、プロセス入出力装
置(以下PI/Oと略す)からの入力のみ制御側、
待機側のコントローラが入力可能な構成とし、制
御権の有無にかかわらずシーケンス制御演算を行
い、待機側のPI/Oへの出力のみを抑止する方
法が考えられる。しかしながら制御演算を同時に
実行した場合両コントローラのクロツクのずれ等
によつて、同期がとれなくなる可能性があり、制
御権切換時に生じるワインドアツプ運転を防止で
きない。 To solve this problem, only the input from the process input/output device (hereinafter abbreviated as PI/O) is required on the control side.
A conceivable method is to configure the controller on the standby side to be able to input, perform sequence control calculations regardless of the presence or absence of control authority, and suppress only the output to the PI/O on the standby side. However, if the control calculations are executed simultaneously, there is a possibility that synchronization may not be achieved due to a clock shift of both controllers, and wind-up operation that occurs when the control right is switched cannot be prevented.
本発明の目的は特別なハードウエアを設けるこ
となく2重系の切換の際に生ずるワインドアツプ
運転を防止することが可能な2重化コントローラ
の制御方法を提供することにある。 An object of the present invention is to provide a control method for a duplex controller that can prevent wind-up operation that occurs when switching between duplex systems without installing special hardware.
2台のコントローラに一連のシーケンス制御演
算が終了する毎にカウントしてゆくエンドレス・
カウンタ(以下同期用カウンタと略す)を設け、
このカウタのカウント値を制御側から待機側へ送
信し、待機側のコントローラは自己のカウント値
と制御側から送られてきたカウント値を比較す
る。カウント値の比較によつて両コントローラ間
の制御演算に生じる同期ずれを検出し、待機側に
て同期ずれが検出された場合に、制御側に対して
同期ずれが生じた旨を通知する。待機側からの同
期ずれの報告を受けた制御側のコントローラは待
機側が同期をとるために必要なシーケンス制御演
算関連のワークデータを待機側コントローラに与
える。待機側コントローラはワークデータにもと
づいて同期処理を行つた後にシーケンス制御演算
を再開するようにする。
An endless system that counts each time a series of sequence control calculations is completed in two controllers.
A counter (hereinafter referred to as a synchronization counter) is provided,
The count value of this counter is transmitted from the control side to the standby side, and the standby side controller compares its own count value with the count value sent from the control side. A synchronization difference occurring in control calculations between both controllers is detected by comparing the count values, and when a synchronization difference is detected on the standby side, a notification that a synchronization difference has occurred is notified to the control side. The controller on the control side, which has received the report of the synchronization shift from the standby side, provides the standby side controller with work data related to sequence control calculations necessary for the standby side to achieve synchronization. The standby controller restarts the sequence control calculation after performing synchronous processing based on the work data.
ここで、ワークデータとはコントローラがシー
ケンス制御演算の一制御周期毎に関連して参照し
たりメモリに書込みされるデータのことで、例え
ばPI/O入出力データやシーケンス演算処理で
得られた結果によりメモリに書き込まれるデータ
のことである。 Here, work data refers to data that the controller refers to or writes to memory in connection with each control cycle of sequence control calculations, such as PI/O input/output data or results obtained from sequence calculation processing. This refers to data written to memory by
プロセス制御向コントローラの制御演算は、従
来の工業計器にて行われていたPID演算等のフイ
ードバツクループに対応する制御演算を行う
DDC(Direct Digital Control)演算と、バルブ、
モータ、リレー、スイツチ等のオン・オフ指令お
よび誤操作・誤動作に対するインターロツクをと
るためのシーケンス制御演算に分かれる。制御
側、待機側の切換がプロセスに対するワインドア
ツプ運転とならぬようにするために、DDC、シ
ーケンス両制御演算に関連するプラントデータベ
ースの内容を等しくする必要がある。本発明では
制御側、待機側とも同じ設定値、パラメータのも
とに、同じPI/Oからの入力によつて制御演算
を行うため、両コントローラのクロツク等のずれ
がなければプラントデータベースは等しくなる。
したがつて、両コントローラのプラントデータベ
ースを等しくするために制御側から待機側へ中間
ワーク等を伝送する必要がなくなり、結果的に制
御側から待機側へ伝送するデータ量が減らる。こ
のため、特別なハードウエアを設ける必要がなく
なる。クロツク等のずれによつて生じる同期ずれ
によつて、両コントローラのプラントデータベー
スの不一致が生じた場合に同期カウンタのカウン
ト値によつて同期ずれを検出することによつて、
とくに同期ずれがプロセスに与える影響が大きい
シーケンス制御演算の同期ずれの検出が可能とな
る。また、同期ずれの復旧方法は、コントローラ
で行われているシーケンス制御演算に関するプラ
ントデータベースについてのみ行うことにより、
シーケンス制御の同期化を維持できると同時に制
御側から待機側への伝送量を最少限におさえてい
る。シーケンス制御関連のプラントデータベース
はピツト情報が多く、伝送量は少なくなる。ま
た、DDC演算では、フイードエバツクループを
構成しているため、一時的なプラントデータベー
スの不一致があつた場合でも、これを小さくする
作用が制御演算自体にあるため、同期ずれの復旧
を行う必要がない。
The process control controller performs control calculations that correspond to feedback loops such as PID calculations that were performed in conventional industrial instruments.
DDC (Direct Digital Control) calculation and valve,
It is divided into on/off commands for motors, relays, switches, etc., and sequence control calculations for interlocking against erroneous operations and malfunctions. In order to prevent switching between the control side and the standby side from causing wind-up operation for the process, it is necessary to equalize the contents of the plant database related to both DDC and sequence control calculations. In the present invention, control calculations are performed based on the same setting values and parameters on both the control side and the standby side, and input from the same PI/O, so if there is no deviation in the clocks, etc. of both controllers, the plant databases will be the same. .
Therefore, there is no need to transmit intermediate work etc. from the control side to the standby side in order to equalize the plant databases of both controllers, and as a result, the amount of data transmitted from the control side to the standby side is reduced. Therefore, there is no need to provide special hardware. By detecting the synchronization difference based on the count value of the synchronization counter when there is a mismatch between the plant databases of both controllers due to a synchronization difference caused by a clock discrepancy, etc.
In particular, it becomes possible to detect out-of-synchronization in sequence control calculations, where out-of-synchronization has a large effect on the process. In addition, the method for recovering from synchronization is to perform only on the plant database related to sequence control calculations performed by the controller.
It is possible to maintain synchronization of sequence control, and at the same time, the amount of transmission from the control side to the standby side is kept to a minimum. The plant database related to sequence control contains a lot of pit information, and the amount of transmission is small. In addition, since DDC calculations constitute a feed-evacuated loop, even if there is a temporary mismatch in the plant database, the control calculation itself has the effect of reducing this, so it is possible to recover from synchronization. There's no need.
以下、本発明の一実施例を図面を用いて説明す
る。
An embodiment of the present invention will be described below with reference to the drawings.
第1図において、2重化コントローラ10aお
よび10bは、PI/Oバス14を経由してPI/
O15を共用しており、データウエー16、制御
権の切換を行うための制御信号を授受する切換ロ
ジツク用バス13にて結合されている。ここでデ
ータウエー16は、2重化された両コントローラ
のみならず、マン・マシン・システムにも接続さ
れており、種々のデータ送受信に使用される。す
なわち、本発明では、制御側、待機側の制御演算
の同期化のための伝送情報が少なくてすむため、
多くのプロセス制御用コントローラが有するマ
ン・マシンおよび他コントローラとの通信用に設
けられたデータウエーを用いて制御側、待機側の
データ授受が可能となつている。また、データウ
エー16は本実施例では2重化しており、2重化
された両コントローラ間のデータ授受をより確実
なものとしている。 In FIG. 1, the duplex controllers 10a and 10b connect the PI/O
015, and are connected by a data way 16 and a switching logic bus 13 for transmitting and receiving control signals for switching control rights. Here, the dataway 16 is connected not only to both of the duplicated controllers but also to the man-machine system, and is used for transmitting and receiving various data. That is, in the present invention, since less information is required to be transmitted for synchronizing control calculations on the control side and the standby side,
Data can be exchanged between the control side and the standby side using a data way provided for communication with man-machines and other controllers, which many process control controllers have. Furthermore, the data way 16 is duplicated in this embodiment, making data exchange between the two duplicated controllers more reliable.
以下の構成はコントローラ10a,10bとも
同一であるため、コントローラ10aについて説
明する。10aは中央演算装置(CPU)であり、
アドレス/データバス11eを通じて、メモリ1
1b、伝送コントローラ11d、診断回路11
f、PI/Oインターフエース(PI/OIF)11g
に接続されており、これらにアクセス可能となつ
ている。メモリ11bは、DDC、シーケンス制
御を行うための制御演算処理・2重化コントロー
ラの制御処理・データウエー16とのデータ送受
信処理等を行うプログラムおよびプラントデータ
ベース、同期用カウンタ、伝送用のバツフアエリ
アを有する。本実施例では、特別なハードウエ
ア、カウンタを用いることなし、メモリ11bの
特定の番地をカウンタとして使用している。 Since the configuration below is the same for both the controllers 10a and 10b, the controller 10a will be explained. 10a is a central processing unit (CPU),
Through address/data bus 11e, memory 1
1b, transmission controller 11d, diagnostic circuit 11
f, PI/O interface (PI/OIF) 11g
are connected and accessible. The memory 11b has a program and a plant database for performing control calculation processing for performing DDC and sequence control, control processing for the duplex controller, data transmission and reception processing with the data way 16, a synchronization counter, and a buffer area for transmission. . In this embodiment, a specific address in the memory 11b is used as a counter without using any special hardware or counter.
伝送コントローラ11dは伝送インターフエー
ス(伝送I/F)11cを通じてデータウエー1
6に、またアドレス/データバス11eを通じ
て、CPU10a、メモリ11bに接続されてお
り、メモリ10bとデータウエー16間のデータ
送受信処理を行う。PI/Oインターフエース1
1gは切換回路11h、PI/Oバス14を通じ
てプロセス入出力装置(PI/O)15に接続さ
れている。診断回路11fはアドレス/データバ
ス11e、切換回路11h、切換ロジツク用バス
13に接続されており、アドレス/データバス1
1eに接続されている構成要素の異常診断および
その結果の切換ロジツク用バス13を通じた診断
回路12fへの通知、自己の診断結果と、切換ロ
ジツク用バス13から検知した診断回路12fの
診断結果より、コントローラ10aが制御権を得
るべきか否かの判定を行い、制御権を有する場合
に限り切換回路11hによつてPI/OI/F11gと
PI/Oバス14を接続し、コントローラ10a
のPI/O15へのアクセスを可能とする。 The transmission controller 11d connects the dataway 1 through the transmission interface (transmission I/F) 11c.
6, and is connected to the CPU 10a and the memory 11b via an address/data bus 11e, and performs data transmission/reception processing between the memory 10b and the data way 16. PI/O interface 1
1g is connected to a process input/output device (PI/O) 15 through a switching circuit 11h and a PI/O bus 14. The diagnostic circuit 11f is connected to the address/data bus 11e, the switching circuit 11h, and the switching logic bus 13.
1e, and the result is notified to the diagnostic circuit 12f via the switching logic bus 13, based on its own diagnosis result and the diagnostic result of the diagnostic circuit 12f detected from the switching logic bus 13. , the controller 10a determines whether or not it should obtain the control right, and only when it has the control right, the switching circuit 11h switches between the PI/OI/F11g and the controller 10a.
Connect the PI/O bus 14 and connect the controller 10a.
access to the PI/O15.
次に、動作を説明する。以下の説明ではコント
ローラ10aを制御側、コントローラ10bを待
機側とする。 Next, the operation will be explained. In the following description, the controller 10a will be referred to as the control side, and the controller 10b will be referred to as the standby side.
まず通常処理について説明する。コントローラ
10aは、PI/O15よりPI/Oバス14、切
換回路11h、PI/OI/F11gを通じてプロセス
データを入力し、CPU11aが、メモリ11b
のDDCおよびシーケンスの制御演算処理プログ
ラムを逐次参照、実行し、制御演算結果をプラン
トデータベースに反映し、さらにPI/OI/F11g、
切換回路11h、PI/Oバス14を通じPI/O
に出力する。ここでシーケンス制御演算終了時
に、同期用カウンタのカウント値を更新する。ま
た、メモリ11bの送信処理プログラムもCPU
11aにて実行され、PI/O15から入力した
プロセスデータおよび上記同期用カウンタのカウ
ント値をコントローラ10bに対して送信するこ
とを伝送コントローラ11dに対して要求する。
送信処理プログラムのフローを第3図に示す。第
3図のS31,S32,S33のバスがここでの
処理にあたる。伝送コントローラ11dは、要求
受付後、伝送I/F11c、データウエー16を
通して、メモリ11bの所定のエリアに格納され
たPI/O15からの入力データおよび同期用カ
ウンタのカウント値をコントローラ10bに対し
て送信する。以上の動作は、CPU11aのタイ
マー管理機能により、周期的に行われる。一方、
待機側のコントローラ10bにおいても同様に、
CPU12aが、メモリ12b内のDDCおよびシ
ーケンスの制御演算処理を逐次実行するが、切換
回路12hによりPI/Oバス14と切離されて
いるため、自らがPI/O15にアクセスして取込ん
だ入力データではなく、コントローラ10aより
送信された上記PI/Oからの入力データを用い
て制御演算を行い、演算結果はメモリ12bのプ
ラントデータベースに反映するのみでPI/O1
5への出力処理は行わない。また、コントローラ
10aよりデータウエー16経由で受信したデー
タの受信は、伝送I/F12cを通して伝送コン
トローラ12dが行う。伝送コントローラ12d
は、本受信データをメモリ12bの所定エリアに
転送し、CPU12aにアドレス/データバス1
2eを経由して、データ受信のあつたことを通知
する。CPU12aは、本データ受信にて、第4
図に示した受信処理プログラムを起動する。受信
処理プログラムはメモリ12bに格納されてい
る。本処理では自コントローラには制御権がない
ためステツプS41の判定処理にてステツプS4
1へ分岐し、PI/O入力データと同期用カウン
タ値の受信のためステツプS41ではステツプS
42に分岐する。ステツプS42にて、自コント
ローラ内のシーケンス制御演算終了時の同期用カ
ウンタ値と比較を行い同期ずれが起こつているか
否かの検定をする。偏差が許容範囲内であれば何
もせず、許容範囲を越えていれば同期ずれが起こ
つていると判断しステツプS43にて、コントロ
ーラ10aへ同期化要求を伝送コントローラ12
d、伝送I/F12c、データウエー16を通じ
て送信する。 First, normal processing will be explained. The controller 10a inputs process data from the PI/O 15 through the PI/O bus 14, the switching circuit 11h, and the PI/OI/F 11g, and the CPU 11a receives the process data from the memory 11b.
The DDC and sequence control calculation processing programs are sequentially referenced and executed, the control calculation results are reflected in the plant database, and the PI/OI/F11g,
PI/O through switching circuit 11h and PI/O bus 14
Output to. Here, at the end of the sequence control calculation, the count value of the synchronization counter is updated. In addition, the transmission processing program in memory 11b is also run by the CPU.
11a requests the transmission controller 11d to transmit the process data input from the PI/O 15 and the count value of the synchronization counter to the controller 10b.
FIG. 3 shows the flow of the transmission processing program. The buses S31, S32, and S33 in FIG. 3 correspond to the processing here. After receiving the request, the transmission controller 11d transmits the input data from the PI/O 15 stored in a predetermined area of the memory 11b and the count value of the synchronization counter to the controller 10b through the transmission I/F 11c and the data way 16. do. The above operations are periodically performed by the timer management function of the CPU 11a. on the other hand,
Similarly, in the standby side controller 10b,
The CPU 12a sequentially executes the DDC and sequence control calculation processing in the memory 12b, but since it is separated from the PI/O bus 14 by the switching circuit 12h, the CPU 12a accesses the PI/O 15 and takes in the input. Control calculations are performed using the input data from the PI/O sent from the controller 10a instead of the data, and the calculation results are only reflected in the plant database in the memory 12b.
No output processing is performed to 5. Further, data received from the controller 10a via the data way 16 is received by the transmission controller 12d through the transmission I/F 12c. Transmission controller 12d
transfers the received data to a predetermined area of the memory 12b and sends the address/data bus 1 to the CPU 12a.
2e to notify that data has been received. Upon reception of this data, the CPU 12a
Start the reception processing program shown in the figure. The reception processing program is stored in the memory 12b. In this process, since the own controller does not have control authority, the judgment process in step S41
1, and in order to receive the PI/O input data and the synchronization counter value, the process branches to step S41.
It branches to 42. In step S42, a comparison is made with the synchronization counter value at the end of the sequence control calculation in the own controller to determine whether or not a synchronization shift has occurred. If the deviation is within the allowable range, nothing is done; if the deviation is outside the allowable range, it is determined that a synchronization error has occurred, and in step S43, the controller 12 transmits a synchronization request to the controller 10a.
d. Transmit through the transmission I/F 12c and the data way 16.
次に、同期ずれが起こつた場合の動作を説明す
る。 Next, the operation when a synchronization error occurs will be explained.
ステツプS43にて送られた同期化要求をデー
タウエー16経由で受信したコントローラ10a
は、同期化要求を受信した場合に限り、メモリ1
0aのプラントデータベースより、シーケンス制
御演算関連のワークデータをすべてをコントロー
ラ10bに対して送信する。第3図のフローにお
いて、ステツプS32の判定にて、待機側よりの
同期化要求有によつてシーケンス制御演算関連の
ワークデータを全点待機側のコントローラに送信
するステツプS34に分岐するパスに相当する。
ステツプS34にて送信されたワークデータを受
信した待機側コントローラ10bは、無条件に受
信データをメモリ12b内のプラントデータベー
スに反映させる。本処理によつて、再び、待機側
の制御演算が制御側と同期をとつて再開すること
が可能となる。第4図のステツプS41からステ
ツプS45へ分岐する処理がこれにあたる。 The controller 10a receives the synchronization request sent in step S43 via the data way 16.
memory 1 only when a synchronization request is received.
From the plant database 0a, all work data related to sequence control calculations are transmitted to the controller 10b. In the flowchart of FIG. 3, this corresponds to a path that branches to step S34, where work data related to sequence control calculations are sent to the controller on the standby side for all points when it is determined in step S32 that there is a synchronization request from the standby side. do.
The standby controller 10b, which has received the work data transmitted in step S34, unconditionally reflects the received data in the plant database in the memory 12b. Through this process, the control calculation on the standby side can be restarted again in synchronization with the control side. This corresponds to the process branching from step S41 to step S45 in FIG.
次に本処理におけるシーケンス制御演算処理プ
ログラムの動作フローを示したものが第2図
DDC制御演算処理プログラムの動作フローを示
したものが第5図である。 Next, Figure 2 shows the operation flow of the sequence control calculation processing program in this process.
FIG. 5 shows the operational flow of the DDC control calculation processing program.
第2図のシーケンス制御演算処理では、ステツ
プS21およびステツプS25にて、自コントロ
ーラに制御権があるか否かを判断し、自コントロ
ーラに制御権がある場合に限り、PI/O15か
らの入力処理のステツプS22を行い、PI/O
15への出力処理のステツプS26を行う。自コ
ントローラに制御権のない場合は、PI/O15
からの入力処理の代わりにステツプS23によつ
て、相手側のコントローラから受信したデータを
使用してステツプS24のシーケンス制御演算処
理を行つている。また、前述の同期用カウンタの
更新処理はステツプS27によつてシーケンス制
御演算処理終了後に行う。 In the sequence control calculation process shown in FIG. 2, it is determined in step S21 and step S25 whether or not the own controller has the control right, and only when the own controller has the control right, input processing from the PI/O 15 is performed. Step S22 is performed, and the PI/O
Step S26 of output processing to 15 is performed. If the own controller does not have control authority, PI/O15
In step S23, instead of the input processing from the other party's controller, the sequence control calculation processing in step S24 is performed using data received from the other party's controller. Further, the above-mentioned synchronization counter updating process is performed after the sequence control calculation process is completed in step S27.
第5図のDDC制御演算処理も同様にステツプ
S51およびステツプS55にて、自コントロー
ラに制御権があるか否かを判断し、制御権ありに
てPI/O15への入力処理のステツプS52と
出力処理のステツプS56を実行する。制御権の
ない場合にはステツプS53にて相手コントロー
ラより受信したアナログデータによつて、制御演
算のステツプS53を実行する。 Similarly, in the DDC control calculation process in FIG. 5, it is determined in steps S51 and S55 whether or not the own controller has control authority, and if it has control authority, it is input to the PI/O 15 at step S52 and output. Step S56 of the process is executed. If there is no control right, control calculation step S53 is executed using the analog data received from the partner controller in step S53.
なお、本発明ではシーケンス制御演算処理プロ
グラムと送信処理プログラムの起動が非同期であ
るため、前者の処理のステツプS28で送信用バ
ツフアへ送信の可否にかかわらずカウンター値、
シーケンス制御関連のワークデータを転送し、後
者の処理のステツプS34が行われた際にのみ送
信用バツフアより待機側コントローラに対して送
信する方法を採つている。 In addition, in the present invention, since the sequence control arithmetic processing program and the transmission processing program are started asynchronously, the counter value is
A method is adopted in which work data related to sequence control is transferred and transmitted to the standby controller from a transmission buffer only when step S34 of the latter process is performed.
本発明によれば、制御側から待機側に制御権が
切換えた際のワインドアツプ運転を防止するため
に必要な伝送データ量を最少限におさえることが
できるために、特殊なハードウエアを不要にでき
る。また、両コントローラとも制御権の有無にか
かわらず制御演算を行つているため、制御権切換
えによる制御演算処理の中断を無くす効果もあ
る。
According to the present invention, it is possible to minimize the amount of data to be transmitted in order to prevent wind-up operation when control authority is switched from the control side to the standby side, thereby eliminating the need for special hardware. can. Furthermore, since both controllers perform control calculations regardless of whether they have the control right, there is an effect of eliminating interruptions in the control calculation processing due to switching of the control right.
第1図は本発明の一実施例を示す構成図、第2
図はシーケンス制御演算の動作フロー図、第3図
はプラントデータベース等値化送信処理の動作フ
ロー図、第4図はプラントデータベース等値化受
信フロー図、第5図はDDC制御演算処理の動作
フロー図である。
11a,12a……CPU、11b,12b…
…メモリ、11c,12c……伝送インターフエ
ース、11d,12d……伝送コントローラ、1
1e,12e……アドレス/データバス、11
f,12f……診断回路、11g,12g……プ
ロセス入出力装置インターフエース、11h,1
2h……切換回路、13……切換ロジツク用バ
ス、14……プロセス入出力装置バス、15……
プロセス入出力装置、16……データウエー。
FIG. 1 is a configuration diagram showing one embodiment of the present invention, and FIG.
Figure 3 is an operational flow diagram of sequence control calculations, Figure 3 is an operational flow diagram of plant database equalization transmission processing, Figure 4 is a flow diagram of plant database equalization reception processing, and Figure 5 is an operational flow diagram of DDC control calculation processing. It is a diagram. 11a, 12a...CPU, 11b, 12b...
...Memory, 11c, 12c...Transmission interface, 11d, 12d...Transmission controller, 1
1e, 12e...address/data bus, 11
f, 12f...Diagnostic circuit, 11g, 12g...Process input/output device interface, 11h, 1
2h...Switching circuit, 13...Switching logic bus, 14...Process input/output device bus, 15...
Process input/output device, 16... data way.
Claims (1)
ローラを伝送路で結び、両コントローラにそれぞ
れ動作監視を行う診断手段を有し、一方を制御側
として用いるとき他方を待機側として用いるよう
にした2重化コントローラにおいて、前記制御側
と待機側の両コントローラにそれぞれ同期カウン
タを設け、制御権を持たない待機側コントローラ
は前記プロセス入出力装置から入力するプロセス
データを制御権を有する制御側コントローラを介
して入力し、前期制御側コントローラと同様なシ
ーケンス制御演算を行つてシーケンス制御演算の
一制御周期分終了時毎にそれぞれ前記同期カウン
タのカウント値を更新するようになし、待機側コ
ントローラは制御側コントローラの同期カウンタ
のカウント値を取込み自己の同期カウンタのカウ
ント値を比較して偏差が許容範囲を越えたときに
制御側コントローラに対し同期化要求を発生し、
制御側コントローラがシーケンス制御演算の一制
御周期毎に関連するワークデータを制御側コント
ローラから受取り同期処理を行つた後にシーケン
ス制御演算を行うようにしたことを特徴とする2
重化コントローラの制御方法。1 Two controllers that share a process input/output device are connected by a transmission line, and both controllers each have diagnostic means for monitoring operation, so that when one is used as the control side, the other is used as the standby side. In the controller, both the control side controller and the standby side controller are each provided with a synchronization counter, and the standby side controller, which does not have the control right, transmits the process data input from the process input/output device through the control side controller, which has the control right. The standby controller performs the same sequence control calculation as the controller on the control side, and updates the count value of the synchronization counter every time one control cycle of the sequence control calculation ends. It takes the count value of the synchronization counter, compares it with the count value of its own synchronization counter, and when the deviation exceeds the allowable range, generates a synchronization request to the controlling controller,
2. The control side controller receives related work data from the control side controller every control cycle of the sequence control calculation, performs synchronization processing, and then performs the sequence control calculation.
Control method of heavy controller.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2883986A JPS62187901A (en) | 1986-02-14 | 1986-02-14 | Control method of redundant controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2883986A JPS62187901A (en) | 1986-02-14 | 1986-02-14 | Control method of redundant controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62187901A JPS62187901A (en) | 1987-08-17 |
| JPH0462081B2 true JPH0462081B2 (en) | 1992-10-05 |
Family
ID=12259535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2883986A Granted JPS62187901A (en) | 1986-02-14 | 1986-02-14 | Control method of redundant controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62187901A (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01123202U (en) * | 1988-02-15 | 1989-08-22 | ||
| JP2526835B2 (en) * | 1990-07-18 | 1996-08-21 | 株式会社安川電機 | Duplex synchronous control system of programmable controller |
| JP3994239B2 (en) * | 1997-12-24 | 2007-10-17 | 株式会社安川電機 | Motor drive control device and control method thereof |
| CN104541250B (en) * | 2013-08-20 | 2017-11-24 | 株式会社小松制作所 | Construction Machines controller |
| JP7171126B2 (en) * | 2019-02-28 | 2022-11-15 | 株式会社日立ハイテクソリューションズ | control system |
-
1986
- 1986-02-14 JP JP2883986A patent/JPS62187901A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62187901A (en) | 1987-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4941087A (en) | System for bumpless changeover between active units and backup units by establishing rollback points and logging write and read operations | |
| US5933347A (en) | Industrial controller with program synchronized updating of back-up controller | |
| WO2021035867A1 (en) | Redundancy control method for main and standby controllers | |
| US5912814A (en) | Redundant multitasking industrial controllers synchronized data tables | |
| JPH04314138A (en) | Fail-over method for process control apparatus | |
| JPH10154991A (en) | Control system using plc | |
| US5406472A (en) | Multi-lane controller | |
| JPH0462081B2 (en) | ||
| JP3861769B2 (en) | Duplex switching method for duplex control system | |
| CN117970778A (en) | Programmable controller system and control method thereof | |
| JP3884643B2 (en) | Process control device | |
| JP2693627B2 (en) | Redundant system of programmable controller | |
| JP2941387B2 (en) | Multiplexing unit matching control method | |
| JPH03179543A (en) | Data equalizing method and computer system | |
| US20240427740A1 (en) | Redundant Automation System and Method for Operation | |
| JPH05341803A (en) | Redundant switching device for programmable controller | |
| JPS60237523A (en) | Controller for internal timepiece | |
| JP3232938B2 (en) | Remote monitoring and control system | |
| JPH04182801A (en) | Digital controller | |
| JPH08241286A (en) | Clock synchronizing system of multi-information processing system | |
| JP2645880B2 (en) | System clock duplication method | |
| JPH03268007A (en) | Sequence controller | |
| CN103425530B (en) | For the method running redundant automation system | |
| CN119335845A (en) | Redundant automation system and method for operating the same | |
| CN120216479A (en) | Method and device for detecting data delay in backup database |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |