JPH0462176B2 - - Google Patents
Info
- Publication number
- JPH0462176B2 JPH0462176B2 JP58060765A JP6076583A JPH0462176B2 JP H0462176 B2 JPH0462176 B2 JP H0462176B2 JP 58060765 A JP58060765 A JP 58060765A JP 6076583 A JP6076583 A JP 6076583A JP H0462176 B2 JPH0462176 B2 JP H0462176B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- polyimide resin
- layer
- bonding pad
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07553—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/29—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
〔技術分野〕
本発明は多層配線を有する電子回路装置、特に
半導体装置におけるボンデイングパツド部に接す
る配線構造に関する。 〔技術背景〕 IC、LSI等の高集積形半導体装置においては、
第１図に示すように半導体基板１上に形成した
Al（アルミニウム）等の配線２の端子部には外部
引き出し用のボンデイングパツド部３が広く形成
されている。この配線端子部は第１図のＡ−Ａ切
断面である。第２図に示すように多層の形成され
た配線の一部として配線層間又は最上配線保護用
として絶縁膜４，５が形成され、この絶縁膜には
表面平坦化に有効な有機性絶縁膜、例えばポリイ
ミド形樹脂が使われている。 ところでボンデイングパツド部３に外部引き出
し用のワイヤ６をボンデイングする場合、熱圧着
法又は超音波電気振動法等によるボンデイングを
単独又は併用して行う。このうち熱圧着法（ネイ
ルヘツドボンデイング法とも呼ばれる）によるワ
イヤボンデイングでは、第３図に示されるよう
に、ワイヤ（金線）６の先端部（ワイヤ先端部：
球体）７が固定される。前記ワイヤ６は、ボンデ
イングに先立つて先端が球状化され、その後ボン
ダによつて前記球状部が前記ボンデイングパツド
部３の表面上に垂直に押し付けられ、かつこすり
付け又は超音波振動により加熱してボンデイング
（接続）されるものである。 この際、ボンデイング位置がボンデイングパツ
ド部３でずれて、柔軟な有機樹脂膜等からなる第
１の層間絶縁膜４および／または第２の層間絶縁
膜５がつぶれるように変形（第３図では第１の層
間絶縁膜４が矢印の方向に変形）した場合、その
直下の細いAlの配線２が損傷し切断されること
がある。なお、同図で示すＷの長さ域が配線２の
配線端子部であり、Ｐが破断部分である。 特開昭52−26187号公報には、PIQ（ポリイミド
イソンドロキナゾロジオン）樹脂からなる絶縁層
５上に第２の配線層が設けられ、かつこの第２の
配線層の一部がパツドとなる構造の半導体集積回
路装置が開示されている。 〔発明の目的〕 本発明の目的は、多層配線を有する電子回路装
置におけるボンデイングパツドに対するワイヤの
ボンデイングを確実にし、かつボンデイングパツ
ド下の配線端子近傍の配線の損傷を防止し、製品
の信頼性を向上することある。 〔発明の概要〕 かかる目的を達成するための本発明は、半導体
基体主面に形成された絶縁膜上に所定の幅を有す
る第１配線部分と、その第１配線部分の幅よりも
幅広を有する第２配線部分と、短形の配線端子と
が連続して構成された配線層を形成する工程と、
前記配線層を覆うようにポリイミド系樹脂膜を形
成する工程と、前記配線端子部分を露出させるよ
うに前記ポリイミド系樹脂膜に開口部を形成する
工程と、前記開口部において、前記配線に接続
し、かつ前記幅広配線上に延びる前記配線端子よ
りも幅広矩形を有する外部引き出し用ボンデイン
グパツドを前記ポリイミド樹脂上に形成する工程
と、前記ボンデイングパツドに位置して前記ポリ
イミド系樹脂膜開口部より大きな開口部を有する
表面保護膜を前記ポリイミド系樹脂膜上に形成す
る工程と、前記表面保護膜開口部内のボンデイン
グパツドにワイヤを熱圧着ボンデイングする工程
とからなる多層配線を有する電子回路装置の製造
方法にある。 〔実施例〕 第４図は本発明による多層配線を有する半導体
集積回路装置におけるボンデイングパツド部の一
実施例を示す平面図である。第５図は第４図にお
けるＢ−Ｂ切断面図であつて、この場合２層配線
の例を示している。 同図において、１は半導体基体で例えばSi（シ
リコン）基板の上にエピタキシヤル成長させたSi
結晶層であつて図示されない表面部分に異なる導
電型の不純物を拡散することによりトランジスタ
等の半導体素子が形成されている。８は表面絶縁
膜でたとえばSiの酸化物（SiO2）又はPSG（リン
シリケートガラス）等よりなる。２は第１層の
Al配線で、例えば厚さ１〜2μｍ程度で図示され
ない他端は基体の素子領域に低抵抗接続してい
る。３はボンデイングパツド部で第２層のAl配
線の一部として形成されたもので厚さは1.5〜4μ
ｍ程度である。４は層間絶縁膜で、第１層のAl
配線２の配線端子部の周囲を被いかつボンデイン
グパツド部の周囲の下面側に延在するように形成
された例えばポリイミド系樹脂膜を２〜4μｍ厚
に形成したものである。５は表面保護用絶縁膜で
例えばポリイミド樹脂膜を２〜4μｍの厚さに形
成したものである。この表面保護用絶縁膜５は第
２層Al配線で構成されたボンデイングパツド部
３の周囲を幅ｄ＝約10μｍ程度に覆つており、Al
の露出する部分がワイヤボンデイングがなされる
パツド領域となる。 本発明においては層間絶縁膜及び表面保護用絶
縁膜で覆われた第１層Al配線のパツドと隣接す
る部分９の幅d2をこのAl配線の他の部分の幅d1
よりも２〜３倍程度広く形成してある。例えばd1
＝5μｍとすればd2＝10〜15μｍ程度とする。そし
てこの第１層Al配線を広く形成する部分９は第
２層の絶縁膜５のスルーホールTH2よりも少な
くとも外側の位置まではみ出るように形成され
る。 また、前記ボンデイングパツド部３は、その下
層の配線端子部よりも大きく、かつ配線端子部の
縁は上記ボンデイングパツド部３の縁よりも内側
に位置している。 このようなワイヤボンデイング用のパツド構造
は、高密度化、高集積化、高機能化を伴う半導体
集積回路装置にとつて有効である。すなわち、配
線が高密度化することによつて、多層配線構造に
おける配線は各所で近接して延在するようにな
る。 したがつて、広い面積を必要とし、かつ半導体
基板の周縁に配列されているという場所が特定さ
れるボンデイングパツド部を、配線層の配線端子
部で全て構成するということは、配線端子部のピ
ツチが大きくなり、半導体基板（半導体基体）の
小型化要請に反することになる。この結果、半導
体基板の小型化を図るためには、実施例のよう
に、配線の一端（先端）を配線よりも幅広にして
配線端子部とするとともに、ワイヤボンデイング
領域としては未だ不充分な大きさの配線端子部上
に、層間絶縁膜を利用して前記配線端子部全体を
被う更に面積の大きいボンデイングパツド部を設
ける構造が必要となる。そして、この実施例によ
れば、ワイヤボンデイングの際、ボンデイング位
置がずれても、配線端子部から延在する配線部分
は他の配線部分に比較して幅が広くなつているこ
とから、ワイヤボンデイングの際に大きな応力が
加わつても配線は破断し難くなる。 このような半導体集積回路装置のボンデイング
パツド部の構造を得るためには第４図、第５図を
参照したとえば下記の工程をもつプロセスによつ
て行う。 (1) 半導体基体１表面に公知の選択拡散技術によ
り回路を構成する半導体素子を形成する。 (2) 表面の絶縁膜に対しコンタクトホトエツチを
行い、Al蒸着、パターニングを行つて第１層
のAl配線２を形成する。 (3) ポリイミド系樹脂を回転塗布しベークして第
１層の層間絶縁膜４を形成し、ホトエツチ技術
により層間絶縁膜に対しスルーホールTH1（た
とえば50〜70μｍ角）をあける。 (4) Al蒸着パターニングを行つて第２層のAl配
線を形成し、その一部としてボンデイングパツ
ド３を形成する。 (5) ポリイミド系樹脂を回転塗布し、ベークして
第２層の絶縁膜（表面保護膜）５を形成し、ホ
トエツチによりスルーホールTH2（70〜100μｍ
角）をあけることによりボンデイングパツド部
を完成する。 このようなボンデイングパツドに対して例えば
直径25〜50μｍのワイヤを熱圧着ボンデイングす
る場合にワイヤ径の３〜４倍のワイヤボール（第
５図に点線７で示す）を形成してパツド上面にボ
ンデイングされる。 〔効果〕 以上実施例で述べた本発明によれば下記の効果
が得られる。 (1) 矩形をなすボンデイングパツドをその直下に
設けた矩形をなす配線端子よりも大きくしたこ
とにより、そのボンデイングパツドに対するワ
イヤのボンデイングを確実にすることができ
る。 (2) ボンデイングパツド周囲のポリイミド樹脂膜
直下の配線の幅を大きく補強（d2＞d1）するこ
とにより、パツド下の配線端子位置からずれた
ところで熱圧着によるワイヤボンデイングがな
された場合でも、すなわち、ワイヤが層間絶縁
膜であるポリイミド系樹脂膜上に重なるように
ボンデイングされてそのポリイミド系樹脂膜が
ワイヤの熱圧着によつておしつぶされたとして
も、その直下にある配線は通常の配線幅（d1）
よりも幅広（d2）配線（補強配線）としたこと
により、完全に切断されることが少なくなる。 (3) 上記配線構成としたことにより、その配線構
成を有する第１層アルミニウム（Al）配線上
の絶縁膜にポリイミド系樹脂を使用できること
により、表面の平坦化ができボンデイングパツ
ド等の第２層アルミニウム（Al）配線を形成
する上で有効である。 以上の説明では主として本発明者によつてなさ
れた発明を実施例にもとづき具体的に説明した
が、本発明は上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲で種々変更可能で
あることはいうまでもない。たとえば第６図、第
７図に示すように多層配線として３層配線を形成
する場合に、第１層Al配線２と第２層Al配線１
０との間に第１の層間絶縁膜（たとえばPSG膜）
４が形成され、第２層Al配線１０とボンデイン
グパツドとなる第３層Al配線３との間に第２の
層間絶縁膜（たとえばポリイミド系樹脂）１１が
形成され、そのうえに最終の保護絶縁（ポリイミ
ド系樹脂）５が形成されるが、ボンデイングパツ
ド部から引き出される部分の第１層のAl配線９
及び第２層のAl配線１０を第６図に示すように
幅広く形成することになる。 〔利用分野〕 本発明は少なくともポリイミド系樹脂等の有機
性絶縁膜を用いた多層配線構造のIC、LSIなどの
半導体装置の全てに適用でき、これ以外には多層
配線構造の実装用配線基板などの電子回路装置に
も応用できるものである。 少なくとも、本発明は配線の配線端子部上にボ
ンデイングパツド部が設けられた構造の電子回路
装置には適用できる。
半導体装置におけるボンデイングパツド部に接す
る配線構造に関する。 〔技術背景〕 IC、LSI等の高集積形半導体装置においては、
第１図に示すように半導体基板１上に形成した
Al（アルミニウム）等の配線２の端子部には外部
引き出し用のボンデイングパツド部３が広く形成
されている。この配線端子部は第１図のＡ−Ａ切
断面である。第２図に示すように多層の形成され
た配線の一部として配線層間又は最上配線保護用
として絶縁膜４，５が形成され、この絶縁膜には
表面平坦化に有効な有機性絶縁膜、例えばポリイ
ミド形樹脂が使われている。 ところでボンデイングパツド部３に外部引き出
し用のワイヤ６をボンデイングする場合、熱圧着
法又は超音波電気振動法等によるボンデイングを
単独又は併用して行う。このうち熱圧着法（ネイ
ルヘツドボンデイング法とも呼ばれる）によるワ
イヤボンデイングでは、第３図に示されるよう
に、ワイヤ（金線）６の先端部（ワイヤ先端部：
球体）７が固定される。前記ワイヤ６は、ボンデ
イングに先立つて先端が球状化され、その後ボン
ダによつて前記球状部が前記ボンデイングパツド
部３の表面上に垂直に押し付けられ、かつこすり
付け又は超音波振動により加熱してボンデイング
（接続）されるものである。 この際、ボンデイング位置がボンデイングパツ
ド部３でずれて、柔軟な有機樹脂膜等からなる第
１の層間絶縁膜４および／または第２の層間絶縁
膜５がつぶれるように変形（第３図では第１の層
間絶縁膜４が矢印の方向に変形）した場合、その
直下の細いAlの配線２が損傷し切断されること
がある。なお、同図で示すＷの長さ域が配線２の
配線端子部であり、Ｐが破断部分である。 特開昭52−26187号公報には、PIQ（ポリイミド
イソンドロキナゾロジオン）樹脂からなる絶縁層
５上に第２の配線層が設けられ、かつこの第２の
配線層の一部がパツドとなる構造の半導体集積回
路装置が開示されている。 〔発明の目的〕 本発明の目的は、多層配線を有する電子回路装
置におけるボンデイングパツドに対するワイヤの
ボンデイングを確実にし、かつボンデイングパツ
ド下の配線端子近傍の配線の損傷を防止し、製品
の信頼性を向上することある。 〔発明の概要〕 かかる目的を達成するための本発明は、半導体
基体主面に形成された絶縁膜上に所定の幅を有す
る第１配線部分と、その第１配線部分の幅よりも
幅広を有する第２配線部分と、短形の配線端子と
が連続して構成された配線層を形成する工程と、
前記配線層を覆うようにポリイミド系樹脂膜を形
成する工程と、前記配線端子部分を露出させるよ
うに前記ポリイミド系樹脂膜に開口部を形成する
工程と、前記開口部において、前記配線に接続
し、かつ前記幅広配線上に延びる前記配線端子よ
りも幅広矩形を有する外部引き出し用ボンデイン
グパツドを前記ポリイミド樹脂上に形成する工程
と、前記ボンデイングパツドに位置して前記ポリ
イミド系樹脂膜開口部より大きな開口部を有する
表面保護膜を前記ポリイミド系樹脂膜上に形成す
る工程と、前記表面保護膜開口部内のボンデイン
グパツドにワイヤを熱圧着ボンデイングする工程
とからなる多層配線を有する電子回路装置の製造
方法にある。 〔実施例〕 第４図は本発明による多層配線を有する半導体
集積回路装置におけるボンデイングパツド部の一
実施例を示す平面図である。第５図は第４図にお
けるＢ−Ｂ切断面図であつて、この場合２層配線
の例を示している。 同図において、１は半導体基体で例えばSi（シ
リコン）基板の上にエピタキシヤル成長させたSi
結晶層であつて図示されない表面部分に異なる導
電型の不純物を拡散することによりトランジスタ
等の半導体素子が形成されている。８は表面絶縁
膜でたとえばSiの酸化物（SiO2）又はPSG（リン
シリケートガラス）等よりなる。２は第１層の
Al配線で、例えば厚さ１〜2μｍ程度で図示され
ない他端は基体の素子領域に低抵抗接続してい
る。３はボンデイングパツド部で第２層のAl配
線の一部として形成されたもので厚さは1.5〜4μ
ｍ程度である。４は層間絶縁膜で、第１層のAl
配線２の配線端子部の周囲を被いかつボンデイン
グパツド部の周囲の下面側に延在するように形成
された例えばポリイミド系樹脂膜を２〜4μｍ厚
に形成したものである。５は表面保護用絶縁膜で
例えばポリイミド樹脂膜を２〜4μｍの厚さに形
成したものである。この表面保護用絶縁膜５は第
２層Al配線で構成されたボンデイングパツド部
３の周囲を幅ｄ＝約10μｍ程度に覆つており、Al
の露出する部分がワイヤボンデイングがなされる
パツド領域となる。 本発明においては層間絶縁膜及び表面保護用絶
縁膜で覆われた第１層Al配線のパツドと隣接す
る部分９の幅d2をこのAl配線の他の部分の幅d1
よりも２〜３倍程度広く形成してある。例えばd1
＝5μｍとすればd2＝10〜15μｍ程度とする。そし
てこの第１層Al配線を広く形成する部分９は第
２層の絶縁膜５のスルーホールTH2よりも少な
くとも外側の位置まではみ出るように形成され
る。 また、前記ボンデイングパツド部３は、その下
層の配線端子部よりも大きく、かつ配線端子部の
縁は上記ボンデイングパツド部３の縁よりも内側
に位置している。 このようなワイヤボンデイング用のパツド構造
は、高密度化、高集積化、高機能化を伴う半導体
集積回路装置にとつて有効である。すなわち、配
線が高密度化することによつて、多層配線構造に
おける配線は各所で近接して延在するようにな
る。 したがつて、広い面積を必要とし、かつ半導体
基板の周縁に配列されているという場所が特定さ
れるボンデイングパツド部を、配線層の配線端子
部で全て構成するということは、配線端子部のピ
ツチが大きくなり、半導体基板（半導体基体）の
小型化要請に反することになる。この結果、半導
体基板の小型化を図るためには、実施例のよう
に、配線の一端（先端）を配線よりも幅広にして
配線端子部とするとともに、ワイヤボンデイング
領域としては未だ不充分な大きさの配線端子部上
に、層間絶縁膜を利用して前記配線端子部全体を
被う更に面積の大きいボンデイングパツド部を設
ける構造が必要となる。そして、この実施例によ
れば、ワイヤボンデイングの際、ボンデイング位
置がずれても、配線端子部から延在する配線部分
は他の配線部分に比較して幅が広くなつているこ
とから、ワイヤボンデイングの際に大きな応力が
加わつても配線は破断し難くなる。 このような半導体集積回路装置のボンデイング
パツド部の構造を得るためには第４図、第５図を
参照したとえば下記の工程をもつプロセスによつ
て行う。 (1) 半導体基体１表面に公知の選択拡散技術によ
り回路を構成する半導体素子を形成する。 (2) 表面の絶縁膜に対しコンタクトホトエツチを
行い、Al蒸着、パターニングを行つて第１層
のAl配線２を形成する。 (3) ポリイミド系樹脂を回転塗布しベークして第
１層の層間絶縁膜４を形成し、ホトエツチ技術
により層間絶縁膜に対しスルーホールTH1（た
とえば50〜70μｍ角）をあける。 (4) Al蒸着パターニングを行つて第２層のAl配
線を形成し、その一部としてボンデイングパツ
ド３を形成する。 (5) ポリイミド系樹脂を回転塗布し、ベークして
第２層の絶縁膜（表面保護膜）５を形成し、ホ
トエツチによりスルーホールTH2（70〜100μｍ
角）をあけることによりボンデイングパツド部
を完成する。 このようなボンデイングパツドに対して例えば
直径25〜50μｍのワイヤを熱圧着ボンデイングす
る場合にワイヤ径の３〜４倍のワイヤボール（第
５図に点線７で示す）を形成してパツド上面にボ
ンデイングされる。 〔効果〕 以上実施例で述べた本発明によれば下記の効果
が得られる。 (1) 矩形をなすボンデイングパツドをその直下に
設けた矩形をなす配線端子よりも大きくしたこ
とにより、そのボンデイングパツドに対するワ
イヤのボンデイングを確実にすることができ
る。 (2) ボンデイングパツド周囲のポリイミド樹脂膜
直下の配線の幅を大きく補強（d2＞d1）するこ
とにより、パツド下の配線端子位置からずれた
ところで熱圧着によるワイヤボンデイングがな
された場合でも、すなわち、ワイヤが層間絶縁
膜であるポリイミド系樹脂膜上に重なるように
ボンデイングされてそのポリイミド系樹脂膜が
ワイヤの熱圧着によつておしつぶされたとして
も、その直下にある配線は通常の配線幅（d1）
よりも幅広（d2）配線（補強配線）としたこと
により、完全に切断されることが少なくなる。 (3) 上記配線構成としたことにより、その配線構
成を有する第１層アルミニウム（Al）配線上
の絶縁膜にポリイミド系樹脂を使用できること
により、表面の平坦化ができボンデイングパツ
ド等の第２層アルミニウム（Al）配線を形成
する上で有効である。 以上の説明では主として本発明者によつてなさ
れた発明を実施例にもとづき具体的に説明した
が、本発明は上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲で種々変更可能で
あることはいうまでもない。たとえば第６図、第
７図に示すように多層配線として３層配線を形成
する場合に、第１層Al配線２と第２層Al配線１
０との間に第１の層間絶縁膜（たとえばPSG膜）
４が形成され、第２層Al配線１０とボンデイン
グパツドとなる第３層Al配線３との間に第２の
層間絶縁膜（たとえばポリイミド系樹脂）１１が
形成され、そのうえに最終の保護絶縁（ポリイミ
ド系樹脂）５が形成されるが、ボンデイングパツ
ド部から引き出される部分の第１層のAl配線９
及び第２層のAl配線１０を第６図に示すように
幅広く形成することになる。 〔利用分野〕 本発明は少なくともポリイミド系樹脂等の有機
性絶縁膜を用いた多層配線構造のIC、LSIなどの
半導体装置の全てに適用でき、これ以外には多層
配線構造の実装用配線基板などの電子回路装置に
も応用できるものである。 少なくとも、本発明は配線の配線端子部上にボ
ンデイングパツド部が設けられた構造の電子回路
装置には適用できる。
第１図は多層配線を有する半導体装置のボンデ
イングパツド部の構造を示す平面図、第２図は第
１図におけるＡ−Ａ切断面図である。第３図は第
２図に示した半導体装置においてワイヤボンデイ
ング位置がずれた場合の形態を示す拡大断面図で
ある。第４図は本発明による半導体装置の一実施
例を示す平面図、第５図は第４図におけるＢ−Ｂ
切断面図である。第６図は本発明による半導体装
置の他の一つの実施例を示す平面図、第７図は第
６図におけるＣ−Ｃ切断断面図である。 １……半導体基板、２……第１層Al配線、３
……ボンデイングパツド、４……第１の層間絶縁
膜、５……第２の層間絶縁膜（表面保護膜）、６
……ワイヤ、７……ワイヤ先端部（球体）、８…
…表面絶縁膜、９……Al配線を広く形成する部
分、１０……第２層Al配線、１１……第２層Al
配線の上に形成する層間絶縁膜、１２……第２層
Al配線の広くする部分、１３……段差。
イングパツド部の構造を示す平面図、第２図は第
１図におけるＡ−Ａ切断面図である。第３図は第
２図に示した半導体装置においてワイヤボンデイ
ング位置がずれた場合の形態を示す拡大断面図で
ある。第４図は本発明による半導体装置の一実施
例を示す平面図、第５図は第４図におけるＢ−Ｂ
切断面図である。第６図は本発明による半導体装
置の他の一つの実施例を示す平面図、第７図は第
６図におけるＣ−Ｃ切断断面図である。 １……半導体基板、２……第１層Al配線、３
……ボンデイングパツド、４……第１の層間絶縁
膜、５……第２の層間絶縁膜（表面保護膜）、６
……ワイヤ、７……ワイヤ先端部（球体）、８…
…表面絶縁膜、９……Al配線を広く形成する部
分、１０……第２層Al配線、１１……第２層Al
配線の上に形成する層間絶縁膜、１２……第２層
Al配線の広くする部分、１３……段差。
Claims (1)
- １ 半導体基体主面に形成された絶縁膜上に所定
の幅を有する第１配線部と、その第１配線部分の
幅よりも幅広を有する第２配線部分と、短形の配
線端子とが連続して構成された配線層を形成する
工程と、前記配線層を覆うようにポリイミド系樹
脂膜を形成する工程と、前記配線端子部分を露出
させるように前記ポリイミド系樹脂膜に開口部を
形成する工程と、前記開口部において、前記配線
層に接続し、かつ前記第２配線部分上に延びる前
記配線端子よりも幅広矩形を有する外部引き出し
用ボンデイングパツドを前記ポリイミド系樹脂上
に形成する工程と、前記ボンデイングパツドに位
置して前記ポリイミド系樹脂膜開口部より大きな
開口部を有する表面保護膜を前記、ポリイミド系
樹脂膜上に形成する工程と、前記表面保護膜開口
部内のボンデイングパツドにワイヤを熱圧着ボン
デイングする工程とからなることを特徴とする多
層配線を有する電子回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58060765A JPS59188153A (ja) | 1983-04-08 | 1983-04-08 | 多層配線を有する電子回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58060765A JPS59188153A (ja) | 1983-04-08 | 1983-04-08 | 多層配線を有する電子回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59188153A JPS59188153A (ja) | 1984-10-25 |
| JPH0462176B2 true JPH0462176B2 (ja) | 1992-10-05 |
Family
ID=13151694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58060765A Granted JPS59188153A (ja) | 1983-04-08 | 1983-04-08 | 多層配線を有する電子回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59188153A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH077783B2 (ja) * | 1988-03-18 | 1995-01-30 | 株式会社東芝 | 電気的接続部に銅もしくは銅合金製金属細線を配置する半導体装置 |
| TW480636B (en) | 1996-12-04 | 2002-03-21 | Seiko Epson Corp | Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment |
| TW571373B (en) | 1996-12-04 | 2004-01-11 | Seiko Epson Corp | Semiconductor device, circuit substrate, and electronic machine |
| JP5855361B2 (ja) * | 2011-05-31 | 2016-02-09 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5833705B2 (ja) * | 1975-08-27 | 1983-07-21 | 株式会社日立製作所 | タソウハイセンオ ユウスルハンドウタイソウチ |
-
1983
- 1983-04-08 JP JP58060765A patent/JPS59188153A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59188153A (ja) | 1984-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4841354A (en) | Electronic device with peripheral protective electrode | |
| US5707894A (en) | Bonding pad structure and method thereof | |
| JPWO1998025298A1 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPS6248892B2 (ja) | ||
| JPH05226339A (ja) | 樹脂封止半導体装置 | |
| TWI405300B (zh) | 半導體裝置及其製造方法 | |
| JPH0462176B2 (ja) | ||
| JP2002026064A (ja) | 半導体素子のボンディングパッド構造体及びその製造方法 | |
| JPH08222571A (ja) | フリップチップｉｃとその製造方法 | |
| JPS58200526A (ja) | 多層配線を有する半導体装置 | |
| JPS61187262A (ja) | 半導体素子 | |
| JPS63293930A (ja) | 半導体装置における電極 | |
| JP3645450B2 (ja) | 半導体装置 | |
| JPS6322464B2 (ja) | ||
| JPH06151616A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS6035525A (ja) | 半導体装置 | |
| JP2007027482A (ja) | 半導体装置及びその製造方法 | |
| CN100440472C (zh) | 半导体装置及其制造方法、电路基板和电子设备 | |
| JP2570457B2 (ja) | 半導体装置 | |
| JPS63308924A (ja) | 半導体装置 | |
| JPS5929430A (ja) | 半導体装置 | |
| JP3565872B2 (ja) | 薄膜多層配線基板 | |
| JPH0621061A (ja) | 半導体装置 | |
| JPS60128637A (ja) | 配線構造およびその製造方法 | |
| JP2806538B2 (ja) | 集積回路装置 |