JPH0464281A - セラミツク多層基板の製造方法 - Google Patents

セラミツク多層基板の製造方法

Info

Publication number
JPH0464281A
JPH0464281A JP2175225A JP17522590A JPH0464281A JP H0464281 A JPH0464281 A JP H0464281A JP 2175225 A JP2175225 A JP 2175225A JP 17522590 A JP17522590 A JP 17522590A JP H0464281 A JPH0464281 A JP H0464281A
Authority
JP
Japan
Prior art keywords
manufacturing
ceramic multilayer
firing
multilayer substrate
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2175225A
Other languages
English (en)
Other versions
JPH0828579B2 (ja
Inventor
Kozo Sakamoto
坂元 耕三
Nobuyuki Ushifusa
信之 牛房
Nobunari Nagayama
永山 更成
Satoru Ogiwara
荻原 覚
Masao Sekihashi
関端 正雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2175225A priority Critical patent/JPH0828579B2/ja
Publication of JPH0464281A publication Critical patent/JPH0464281A/ja
Publication of JPH0828579B2 publication Critical patent/JPH0828579B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、導体部を形成したグリーンシートを複数枚積
層して焼成するセラミック多層基板の作製法において、
特に1寸法精度に優れたセラミック多層基板を得る製造
方法に関する。
〔従来の技術〕
近年、LSI等の集積回路の高速化、高密度化に伴い、
セラミック基板上に、直接、あるいは、チップキャリア
を介してこれらの半導体素子を実装することで、実装部
分の高速化を図る試みがなされるようになってきた。而
も、LSI等の集積化が更に進むにつれて、これら半導
体素子の大型化とともに、セラミック基板の方も、微細
配線化。
多層化、大型化が進められるようになった。このような
セラミック多層基板は、一般に、グリーンシート積層法
により作られる。その作製法は以下のようなものである
。はじめに、セラミック原料粉、及び、それを相互に密
着させるバインダ(熱可塑性樹脂)、及び、可塑剤等を
、バインダを溶かす適当な溶媒中に投入・混合して、ス
ラリを調製する。次に、脱泡処理により、取り込まれた
気泡の除去、及び、粘度調整を行った後、ドクターブレ
ード法等によりシート状に成形する。最後に乾燥により
溶媒を飛散させてグリーンシートを得る。グリーンシー
トはパンチ等で所定のスルーホール加工を施した後、ス
ルーホールへの導体充填、及び、シート表面への所定の
導体配線形成等を行う。このようにして得られたシート
を、位置ずれが起きないように工夫をして、所定の枚数
重ねて、ホットプレスにより加熱圧着して積層体を作製
する。最後に、導体配線が酸化しないような、焼成プロ
ファイル、雰囲気下で焼成し、セラミック多層基板を得
る。
ところで、このようなセラミック多層基板の作製に当た
って、要求されることの一つに寸法精度がある。これは
、半導体素子の集積化に伴う半導体素子のセラミック基
板の接続点の高密度化や、基板の大型化によって、不可
欠の要求となってきた。寸法精度を向上するには、焼成
収納率を制御することが必要である。焼成収縮率は、原
料の精度分布やプロセス条件等によって大きく変化し、
それらの制御・管理が重要であることは広く知られてい
る。しかし、実際のセラミック多層基板は、導体部と絶
縁部の間に、積層時の変形特性や焼成収縮率等に差があ
るため、焼成時に収縮率の異常や、反り、凹凸等の問題
を生じることがあった。
これらの問題に対し、幾つかの試みが成されている。特
開昭60−137884号、特開昭62−260777
号等では、焼成時に、多層基板を両側からはさんで圧力
を加えることで、水平方向の収縮や、変形。
反り等を抑える試みが報告されている。また、特開昭6
1−90448号公報では、隣接するグリーンシートの
導体配線を、逆向きにスキージを動かしてスクリーン印
刷することで、収縮率偏差の小さな、高精度で高密度な
セラミック多層基板を作製する試みが成されている。更
に、特開昭62−35659号公報では、導体配線領域
の外側に追加のグリーンシートを適量はさんで積層する
ことで、焼結中、基板全体にわたり、−様な収縮を与え
るとともに。
反りが無く元の幾何学形状が保存されるようなセラミッ
ク多層基板の製造法が報告されている。
〔発明が解決しようとする課題〕
上記従来技術は、しかし、前述した焼成収縮率異常等を
抑制するのに必ずしも充分ではない。基板の上下から圧
力をかけて焼結する手法は、改善がなされない場合もあ
るし、また、脱バインダがスムーズに行われないことも
ある。導体配線の印刷方向を調整する手法は、−船釣で
はない。導体配線領域の外側に追加のグリーンシートを
挿入する手法も、効果はあるが充分ではないことも多く
、また、追加分量の決定が難しい。
本発明の目的は、このような導体部と絶縁部の積層時の
変形挙動や、収縮率の違い等によって生しる収縮率の偏
差・異常を減じないしは、補償することにある。
〔課題を解決するための手段〕
本発明は、上記目的を達成するため、焼成時に−様な収
縮、パターンの相似的な変化を期待するのではなく、こ
れらの変形挙動を予め予見、乃至実験で確認して、それ
をスルーホール加工位置や、配線パターンの設計に反映
させることで、焼成後の基板内の導体配線の寸法精度を
向上させるようにしたものである。これは−見困難に思
えるが。
配線パターンや製造プロセスが決まれば、変形挙動は比
較的安定しており、実現が可能である。この手法は、導
体層と絶縁層の材料系が寄らず成立するが、その場合、
場合に応じて、当然、設計への反映の仕方は異なる。
〔作用〕
本発明は、上述したように、スルーホール加工位置や配
線パターンの設計をする際に、積層・焼成時の変形挙動
を予め予測して、それを設計・施工に取り入れることで
、焼成後に寸法精度の良いセラミック多層基板を得るも
のである。
〔実施例〕
以下、本発明の実施例を図を用いて説明する。
〈実施例1〉 はじめに、グリーンシート作製の一例、及び、基板作製
の流れを提示した後、本発明の実施例を示す。
平均粒径3.0μmのムライト粉70重量部。
シリカを主成分とするガラス粉(平均粒径1.2μm)
30重量部をボールミルに投入し、更に、バインダとし
て重合度1000のポリビニルブチラール6.5重量部
、可塑剤としてブチルフタリルグリコール酸ブチル2.
1重量部を加え、溶剤としては、トリクロルエチレン、
テトラクロルエチレン、n−ブタノールの三成分系溶剤
を投入して、湿式混合を二十四時間行うことで、スラリ
を調製した。このスラリを真空に引くことで、脱泡処理
、粘度調整を施す。これをドクターブレード法等により
、シリコンコート処理を施したポリエステルフィルム上
に、均一の厚さで塗布して、次に、乾燥炉を通して溶剤
を飛散させて、厚さ約0.25mnのグリーンシートを
得た。
このグリーンシートを所定の大きさ、ここでは200 
m X 200閣の大きさに切断した後、パンチ法によ
り所定位置にスルーホールをあける。このスルーホール
、及び、シートの表面に、W粉末とエチルセルロース等
のバインダ及び少量の有機溶剤で調製した導体ペースト
を、スクリーン印刷法により印刷することで、層間接続
のためのビアホール及び、所定の回路パターンを形成す
ることができる。
これらのグリーンシートを、ガイド穴の位置を合わせて
四十四枚積層し、次に、ホットプレス装置で、120℃
、100kgf/Jで15分間積層圧着することで、セ
ラミック積層体を作製する。
この積層体を焼成炉内に入れ、約20溶量%の水素を含
む窒素雰囲気中で焼成する。その際、昇温過程では、更
に、少量の水蒸気を含む雰囲気下で、80〜b 昇温することでバインダを除去し、最高温度1640℃
に達した後は、水蒸気は除去し、この温度で1.5時間
保持して焼結体を得る。還元性雰囲気で焼成するのは、
配線導体の金属、ここではWの配化を防ぐためである。
以上のようにしてセラミック多層基板を作製するが、基
板の種類や、導体ペーストの種類等により、第2図や第
4図のような歪んだ形で収縮するものが多数見られた。
尚、図面では歪みを強肩して表している。ここで、1は
焼成前の積層体、2は焼成後の焼結体を表す。また、1
1及び21は、それぞれ、焼成前後のチップエリア(L
SIチップを搭載する部分)で、非常に多数のビアホー
ルが形成されている。一方、12、及び、22は、それ
ぞれ焼成前後の白板部を表し、この部分には、表面パッ
ドはもとより、ビアホールも無く、内層の電源配線や信
号配線、裏面パッドが少々あるだけである。このような
歪んだ形の収縮は、この白板部(セラミック絶縁部)と
導体部の積層時の変形9診動や収縮率及びその異方性の
違い、あるいは、収縮開始温度の違い等に、その主要な
原因がある。ところでこのような歪んだ形の収縮挙動は
、セラミック基板及び導体ペーストの種類・組成・原料
粒径・調製法等を同一とし、また、多層基板の回路構成
・寸法が一定であれば、はぼ、再現性のある収縮挙動を
示す。そこで本発明では、これらの変形挙動を予め予見
、乃至実験で確認して、それをスルーホール加工位置や
配線パターンの設計に反映させることで、焼成後の基板
内の導体配線の寸法精度を向上させることが可能となる
第1図は、第2図のように太鼓状に歪んで収縮する場合
に、その歪み具合を予め求めて、焼成後にチップエリア
が規則正しく配列し、且つ、各エリアが正方形状に寸法
精度良く仕上がるよう、回路パターンを形成する手法を
示した。第1図表図のようなパターンを形成するのには
若干の手間はかかるが、コンピュータ制御で孔開け、パ
ターン設計をしており、充分可能であり、寸法精度の向
上に大いに有効である。
第3図は、第4図のように鼓状に歪んで収縮する場合に
、その歪み具合を予め求めて、焼成後にチップエリアが
規則正しく配列し、且つ、各エリアが正方形状に寸法精
度良く仕上がるよう、回路パターンを形成する手法を示
したもので、やはり寸法精度の向上に有効である。
本実施例では、セラミック基板材料にムライト−ガラス
系、配線導体材料はWの例を示したが、本手法は勿論、
この系に限定されるものではない。
例えば、セラミック基板材料として、アルミナ系。
アルミナガラス系、ムライト系、配線導体材料としてW
またはMOを用いた場合には、はぼ、同様の製造・焼成
プロセスにより、多層基板の作製が可能であり、上述と
同様の歪んだ形での収縮の問題に関し、本手法の適用が
可能である。
又、高熱伝導性の窒化アルミニウム系のセラミック基板
材料を用いた場合、配線導体にはやはりWまたはMOを
使用し、焼成温度を1800〜2000’Cにすること
で、多層基板の作製が可能であるが、やはり本手法を適
用することができる。
更に、低誘電率のガラスをセラミック基板材料とし、低
抵抗のCu、あるいは、空気中焼成が可能なAg−Pd
、Ag−Ptを導体材料とする低温焼成基板についても
、本手法の適用が可能である。
〈実施例2〉 上述したような材料系を用いて、セラミック多層基板を
作製する場合に、部分的に導体配線やビアホールが稠密
に集中しであるような回路パターンの場合、その部分の
み大きく収縮して、全体として歪んだ形で収縮すること
がある。このような場合も、実施例1と同様に、その変
形挙動を予め予見乃至実験で確認して、それをスルーホ
ール加工位置や配線パターンの設計に反映させることで
、焼成後の基板内の導体配線の寸法精度を向上させるこ
とができる。
第6図は、このような改善策を施さない場合の、焼成前
後の寸法変化を示したもので、第5図は改善策を施した
場合を例示したものである。前例と同様に、図中1は焼
成前の積層体を、2は焼成後の焼結体を表す。12及び
22は、それぞれ焼成前後の白板部を表す。また、11
及び21は、それぞれ焼成前後の通常のチップエリアを
表す。本例では更に、大面積で、且つ、稠密な配置を施
したエリアがある(図中13及び23)。やはり、白板
部と導体部の収縮率等の違い等から、第6図のように歪
んだ形で収縮する例が多く見られた。
本例でも、このような変形挙動を予め予見、ないし実験
で確認して、それをスルーホール加工位置や配線パター
ンの設計に反映させることで、第5図に示すように、焼
成後にチップエリアを規則正しく配列させ、而も各エリ
アを正方形状に、寸法精度良く仕上げることが可能であ
る。
本実施例でも、前例で示したような種々の材料系に対し
て有効である。
〈実施例3〉 実施例1で述べたような基板の焼成において、基板全体
の大きな異形が現れない場合でも、ビアホールの稠密に
形成されたチップエリアの収縮率が、白板部の収縮率よ
り0.2〜0.5%はど高い場合が見られた。このよう
な寸法を予め、設計時に補償してもよい。このような補
償は、配線パターンに大きな異形が見られる場合も、必
要とされる事が多い。
〔発明の効果〕
本発明によれば、ビアホールや導体配線層を形成したグ
リーンシートを複数枚積層して焼成するセラミック多層
基板の作製方法で、導体部とセラミック絶縁部の積層時
の変形特性や焼成収縮率の違い等によって生じる歪みや
異形の影響を抑え、あるいは、補償するために、この歪
みや異形を予め想定、あるいは、実験で確めて、配線パ
ターン等に反映することで、寸法精度の良いセラミック
多層基板を得ることができる。この結果、配線密度の高
い、高信頼性のセラミック多層基板の製造が可能となる
。また本手法は、種々の材料系について有効である。
【図面の簡単な説明】
第1図は、本発明の一実施例の焼成前後の配線パターン
の説明図、第2図は、第1図で、本発明を適用しなかっ
た場合の説明図、第3図および第5図もそれぞれ、本発
明の一実施例であり、第3図と第4図、第5図と第6図
がそれぞれ、第1図と第2図の関係に準する。 1・・焼成前の積層体、2・・・焼結体、11・・・積
層体のチップエリア、12・・・積層体の白板部、13
・・積層体の大面積接続エリア、21・・焼結体のチッ
プエリア、22・・・焼結体の白板部、23・・・焼結
体箱 図

Claims (4)

    【特許請求の範囲】
  1. 1.グリーンシートにスルーホール加工を施し、それに
    導体材料を埋め込む工程、及び/あるいは、シート表面
    に導体配線を作成する工程により得られたシートを、複
    数枚積層して焼成するセラミツク多層基板の製造方法に
    おいて、 水平方向に対し、導体部と絶縁部の収縮率の違い等を予
    め考慮し、更に、積層時の変形挙動等も考慮して、スル
    ーホール加工位置、及び/あるいは表面導体配線パター
    ンを設計・施工することを特徴とするセラミツク多層基
    板の製造方法。
  2. 2.請求項1において、ビアホールが稠密に形成された
    半導体実装部分の想定収縮率を、基板全体の想定収縮率
    とは異なる値として、設計・施工を行うセラミツク多層
    基板の製造方法。
  3. 3.請求項1または2において、絶縁層がアルミナ,ア
    ルミナーガラス,ムライト,ムライト−ガラス、あるい
    は、窒化アルミニウムのいずれかであり、導体層はWま
    たはMoを用いたセラミツク多層基板の製造方法。
  4. 4.請求項1または2において、絶縁層が低誘電率ガラ
    ス、または、低誘電率ガラスとセラミツクスの複合物で
    あり、導体層はCu,Ag−Pd、または、Ag−Pt
    を用いたセラミツク多層基板の製造方法。
JP2175225A 1990-07-04 1990-07-04 セラミツク多層基板の製造方法 Expired - Lifetime JPH0828579B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2175225A JPH0828579B2 (ja) 1990-07-04 1990-07-04 セラミツク多層基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2175225A JPH0828579B2 (ja) 1990-07-04 1990-07-04 セラミツク多層基板の製造方法

Publications (2)

Publication Number Publication Date
JPH0464281A true JPH0464281A (ja) 1992-02-28
JPH0828579B2 JPH0828579B2 (ja) 1996-03-21

Family

ID=15992477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2175225A Expired - Lifetime JPH0828579B2 (ja) 1990-07-04 1990-07-04 セラミツク多層基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0828579B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697661A (ja) * 1992-09-11 1994-04-08 Sumitomo Kinzoku Ceramics:Kk セラミックス多層基板の製造方法
JP2011096821A (ja) * 2009-10-29 2011-05-12 Murata Mfg Co Ltd セラミック基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62272588A (ja) * 1986-05-21 1987-11-26 株式会社日立製作所 多層セラミツク配線基板の製造方法
JPS6364399A (ja) * 1986-09-04 1988-03-22 松下電器産業株式会社 セラミツク多層基板
JPS63227097A (ja) * 1987-03-17 1988-09-21 富士通株式会社 厚膜スル−ホ−ルランドの形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62272588A (ja) * 1986-05-21 1987-11-26 株式会社日立製作所 多層セラミツク配線基板の製造方法
JPS6364399A (ja) * 1986-09-04 1988-03-22 松下電器産業株式会社 セラミツク多層基板
JPS63227097A (ja) * 1987-03-17 1988-09-21 富士通株式会社 厚膜スル−ホ−ルランドの形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697661A (ja) * 1992-09-11 1994-04-08 Sumitomo Kinzoku Ceramics:Kk セラミックス多層基板の製造方法
JP2011096821A (ja) * 2009-10-29 2011-05-12 Murata Mfg Co Ltd セラミック基板の製造方法

Also Published As

Publication number Publication date
JPH0828579B2 (ja) 1996-03-21

Similar Documents

Publication Publication Date Title
US4753694A (en) Process for forming multilayered ceramic substrate having solid metal conductors
US4806188A (en) Method for fabricating multilayer circuits
US4879156A (en) Multilayered ceramic substrate having solid non-porous metal conductors
US5601672A (en) Method for making ceramic substrates from thin and thick ceramic greensheets
KR20020070483A (ko) 세라믹 다층 기판의 제조방법 및 미소성의 복합 적층체
US6562169B2 (en) Multi-level web structure in use for thin sheet processing
US6488795B1 (en) Multilayered ceramic substrate and method of producing the same
US20090107616A1 (en) Manufacturing method of multi-layer ceramic substrate
JPH10308584A (ja) セラミック多層基板およびその製造方法
JPH0464281A (ja) セラミツク多層基板の製造方法
JP2955442B2 (ja) セラミックス回路基板の製造方法
JP4432170B2 (ja) 多層セラミック基板およびその製造方法
JP2803414B2 (ja) 多層セラミック基板の製造方法
JP4595199B2 (ja) 多層セラミック基板の製造方法
JP4501227B2 (ja) セラミック多層配線基板の製造方法
JPH06283380A (ja) コンデンサ内蔵セラミック多層回路板の製法
JP3413880B2 (ja) 多層セラミック焼結体の製造方法
JP2002151855A (ja) 多層セラミック基板の製造方法
JPH0645757A (ja) 多層セラミック基板およびその製造方法
JP4196093B2 (ja) セラミック基板の製造方法
JP2004095753A (ja) 多層セラミック基板の製造方法
JP2006005189A (ja) セラミック基板およびその製造方法
KR20250144670A (ko) 세라믹 그린 시트, 이의 제조 방법 및 이를 이용한 다층 세라믹 기판의 제조 방법
JPS6293961A (ja) 多層配線回路板
KR101085778B1 (ko) 다층 기판의 제조 방법