JPH0465164A - 電荷転送装置 - Google Patents

電荷転送装置

Info

Publication number
JPH0465164A
JPH0465164A JP2176394A JP17639490A JPH0465164A JP H0465164 A JPH0465164 A JP H0465164A JP 2176394 A JP2176394 A JP 2176394A JP 17639490 A JP17639490 A JP 17639490A JP H0465164 A JPH0465164 A JP H0465164A
Authority
JP
Japan
Prior art keywords
electrodes
transfer
type
electrode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2176394A
Other languages
English (en)
Inventor
Hiroshi Yamashita
浩史 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2176394A priority Critical patent/JPH0465164A/ja
Publication of JPH0465164A publication Critical patent/JPH0465164A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、電荷転送装置に係り、特に、その電荷転送電
極の構造に関するものである。
(従来の技術) 電荷転送装置は、アナログ信号としての電荷量を周期構
造を有する電極により蓄積または転送動作を制御する装
置であり、CCD (chargecoupled d
evice)、B B D (bucket brig
adedevice)等が代表的なものである。CCD
は、固体撮像素子、メモリ素子、プロセッサ、遅延線お
よびこの遅延線を利用したくし形フィルタ等に利用され
ているが、特に、撮像素子に多く使われている。CCD
が出現して以来、光電変換、蓄積。
転送等の機能を搭載した撮像素子の開発が活発化してい
る。その素子が必要な機能としては基本的に光電変換お
よび走査の機能をあげることができる。固体撮像素子で
は、これらの機能を−っのチップ上につくり付けること
ができるために、数ある光電変換方式や、走査方式の組
合せにより、さまざまな特長を有するデバイスの開発が
進められている。
CODは、撮像素子の走査方式に利用されるが。
これには次の二つの方法がある。
■ フレームトランスファ形(F T : frame
transfer)。
■ インタライントランスファ形(IT:1nterl
ine transfer)。
■の方式では、転送部をそのままMOSキャパシタ形の
受光部として利用しているため、垂直ブランキング期間
に蓄積部に転送(フレームトランスファ)され、次に蓄
積部から走査線1本ずつ水平読出し部に転送される。
■の方式は、受光部と転送部とを隣り合せにレイアウト
してあり、−度に転送部へ信号電荷を移した後、順次転
送して読み出す。このため、フレームトランスファに比
ベスミアは少ない。更にスミアを少なくするために、フ
レームインタライントランスファ (F I T : 
frame 1nterine transfer)も
考えられている。インタライントランスファの転送部の
下に蓄積部を設は高速で蓄積部へ転送することにより、
スミア成分が転送部へ漏れ込む時間を短くしている。
CCD等の電荷転送装置の転送電極の構成方法には、現
在までいくつかの手段が提案され、実用化されている。
第8図(a)は、その−例の部分断面図である。図にお
いて、n形シリコン半導体基板9上に5i02ゲート絶
縁膜10が形成され、その上に金属電極などの転送電極
11が周期的に形成されている。第8図の電荷転送装置
では、隣接する転送電極に順次クロック・パルスを印加
することにより、信号電荷の転送を行う。このような転
送電極の構成方法において問題になるのは、隣接する転
送電極間にギャップが存在するため、第8図(b)に示
すように、転送チャネルにポテンシャル障壁が生じるこ
とである。このように転送チャネルのポテンシャル障壁
が生じると、電荷転送時に完全に信号電荷を転送するこ
とができず、信号電荷のとり残しを生じ、転送効率が劣
化することになる。第9図(a)はこのような問題を解
決するために発明された電荷転送装置の一例の断面図を
示している。
図において、n形半導体基板9上にSiO2などのゲー
ト絶縁膜10を設け、その上にポリシリコンなどの一層
目の転送電極11、その上に一部重なるようにSiO□
膜を介して二層目の転送電極11−2を形成している。
この場合、第二層目の転送電極が第一層目の転送電極に
オーバーラツプする構造になっているため、隣接する転
送電極間、すなわち、第一層目と第二層目の転送電極間
のギャップは、電極間の層間絶縁膜の厚さに等しくなる
。通常、電極間の層間絶縁膜の厚さは、およそ2000
人程度層上るため、このような構造の場合、前回に示し
た電極構造の場合に比べ、電極間ギャップは小さくなる
。このため現在では、第9図(a)のような、転送電極
がオーバーラツプする構造が最も多く採用されている。
しかし、このような電極構造の場合には、次のような問
題がある。
すなわち、第9図(a)のような電極構造の場合には、
前述したように、電極間の層間絶縁膜の厚さはおよそ2
000人程度層上るため、層間絶縁膜が極めて絶縁破壊
を起こしやすい。特に現在では、LSI製造における高
温の熱工程に適合するなどの理由から、通常転送電極は
多結晶シリコンにより形成されるが、多結晶シリコンは
酸化工程により凹凸ができやすく、その結果、電極間の
層間絶縁膜中で電界集中が生じるため、絶縁破壊が生じ
やすい、また、電荷転送装置が固体撮像装置の信号走査
部として用いられる場合には、転送電極がオーバーラツ
プする面積の総計はきわめて大きく、そのために特に絶
縁破壊を生じやすい。このように、第9図(a)のよう
な電極構造の場合には、電極間ギャップを2000人程
度層上さくすることができる一方、電極が互いにオーバ
ーラツプする構造になっているため、隣接する電極間が
電気的にショートしやすいという欠点がある。また、近
年リソグラフィー技術の進展に伴い、第8図に示した電
極構造の場合においても、電極間ギャップが7000人
程度層上ることが可能になりつつあるが、この程度の電
極間ギャップ長でも転送チャネルにポテンシャル障壁を
生じてしまう。そのため、この電極構造の場合には、電
極間のショートという問題は少ないものの、現在のリソ
グラフィー技術においては、転送効率の高い電荷転送装
置を実現することはできない。
また、近年微細化が進むに伴い、電極のエツチングを反
応性イオン・エツチング等の非等方性工ッチングで行う
場合が多いが、そのために電極下の絶縁膜と電極材料と
のエツチング選択性が小さくなり絶縁膜に損傷が生じる
等の問題が生じている。また、電極材料を堆積した後に
その一部をエツチングするため、基板またはゲート絶縁
膜が露出し、重金属等の不純物に汚染されやすいという
問題もある。このような問題は第8図・第9図のような
電極構造の場合に共通の問題である。たとえば、この重
金属等の不純物は、CCDを固体撮像装置に用いる場合
に白キズとなって表われる。
これまで知られているCCDによる電荷転送装置の他の
例としては、転送電極とこの電極間を隔離する分離領域
とをそれぞれ導電型が互いに異なる半導体層を用いたも
のがある。この例における電極間の分離性は、半導体接
合の特性に依存し、この接合は容易に再現可能である。
しかし、分離領域は転送電極と同じ程度の長さを持って
おり、分離領域を短縮することは困難である。
(発明が解決しようとする課題) このように、電荷転送装置においては転送効率を劣化さ
せないよう隣接する転送電極間のギャップを小さくする
必要があり、かつ隣接する転送電極間の電気的絶縁性を
保つ必要があるが、従来の技術ではそれらを両立させる
ことは困難であった。また従来では、電極を分離するた
めに電極のエツチングを行う必要があるが、そのために
ゲート絶縁膜の損傷が生じる、基板が不純物に汚染され
る等の問題があった。本発明は、上記事情に鑑みてなさ
れたものであり、転送電極間のギャップを)Jzさくす
ると同時に転送電極間の電気絶縁性を十分保持する電荷
転送装置を提供することを目的としている。
〔発明の構成〕
(課題を解決するための手段) 本発明は、半導体基板と、この半導体基板上に形成され
た絶縁膜と、この絶縁膜上に形成された電荷転送電極よ
りなる電荷転送装置に関するものであり、電荷転送電極
が分離されず一体で形成され、かつ電荷転送電極はn型
半導体領域とP型半導体領域とからなり、pn接合によ
って転送電極の電気的分離がなされることを特徴として
いる。
(作用) 電荷転送電極のうち一方の導電型の領域とそれに隣接す
るそれと反対の導電型の領域により形成されるpn接合
に、逆バイアスが印加されるが、またはわずかな順バイ
アスが印加されるように駆動することにより各導電型の
領域で定義される電極の電気的分離をおこなう。
(実施例) 実施例1 以下、図面を参照してこの発明の一実施例を説明する。
第1図(a)はこの発明の一実施例の電荷転送装置(C
OD)の断面図を示している。図において、P型シリコ
ン基板1に埋め込みチャネルを形成するためのn型拡散
層領域2を形成し、基板表面にはゲート絶縁膜(SiO
2)3を設ける。ゲート絶縁II3上には転送電極4を
設ける。これはシリコン酸化物等の絶縁膜5で被覆され
ている。転送電極4はn型の導電型の領域4−1、p型
の導電型の領域4−2からなっている。またこの例では
、各導電型の領域には、電極6−1.6−2.6−3.
6−4が接続されている。この例では、転送電極の各導
電型領域が従来の転送電極の一電極分に相当している。
またこの例では、第1図(b)に示したように、転送チ
ャネルのポテンシャルに段差をつけるために、 n−型
の拡散層領域7が形成されている。なお、第1図(b)
は、各転送電極に同じ電位を印加したときの転送電極の
電位および転送チャネルポテンシャルの電位である。
転送電極の電気的分離を第2図を用いて説明する。第2
図(a)は第1図に示した一実施例の電荷転送装置の一
部分の断面拡大図を、また第2図(b)は第2図(a)
の転送電極のn型領域とp壁領域に逆バイアスが印加さ
れた場合の転送電極のバンド図を示している。また第2
図(c)はそのときの基板中の転送チャネルのポテンシ
ャルを示している。ただし、この場合n−領域7はない
ものとして説明している。第2図(b)に示したように
、転送電極のn型領域とp壁領域に逆バイアスが印加さ
れると、pn接合が形成されている領域にはn型領域と
n型領域中の不純物濃度に応じた幅で空乏層ができ、P
型領域とn型領域との間になめらかな電位勾配ができる
。そのときの転送チャネルのポテンシャルは転送電極中
の電位勾配に応じ。
第2図(c)のようにポテンシャル障壁のないなめらか
な形状になる。また、pn接合が逆バイアスになってい
るためn型領域とn型領域とを流れる電流は十分に小さ
い。そのため、n型領域またはn型領域で定義される転
送電極間の電気的分離を行うことができる。一方、第2
図(d)はpn接合に順バイアスが印加された場合の転
送電極のバンド図を、また第2図(e)はそのときの基
板中の転送チャネルのポテンシャルを示している。第2
図(d)に示したように、pn接合に順バイアスが印加
された場合にも、pn接合に形成されている空乏層によ
り、転送電極しこは連続的な電位勾配が形成されるため
、基板中の転送チャネルのポテンシャルも第2図(e)
のようにポテンシャル障壁のないなめらかな形状になる
。ただし、pn接合に順バイアスが印加された場合には
pn接合を流れる電流は大きいため、わずかな順バイア
ス、たとえば1.0v程度までの電位をpn接合間に印
加する・ことが望ましい。
次に第1図に示した一実施例の動作を第3図(a)〜(
d)乃至第5図を用いて説明する。第3図では転送電極
に形成されたpn接合に逆バイアスのみが印加されるよ
うに駆動する場合についての一例を示している。第1図
(b)に示したように転送チャネルのポテンシャルには
段差がついているが、これは逆バイアスのみで駆動でき
るよう、第1図(a)に示したようにあらかじめ基板中
にポテンシャル段差づけのための n−拡散層領域7が
設けられているためである。第3図(a)〜(d)は転
送電極の各導電型の領域に接続された電極6−1〜6−
4に印加されるクロック・パルスのタイミング図を示し
ている。第4図は、第3図で示した時間t工l t、で
の転送電極のポテンシャル、第5図は、前記時間t工l
 t、での転送チャネルのポテンシャルを示している。
まず、第3図(a)〜(d)に示すようにクロック・パ
ルスが電極6−1〜6−4に印加される。印加電圧は、
v、、v2.v、、v、であり、V、>V、I>V、>
V、であるとする。時間t□において、電極6−1には
■い電極6−2には■2、電極6−3にはV、そして電
極6−4にはv4をそれぞれ印加することになり、電極
6−1〜6−4につながる転送電極のポテンシャルは、
第4図の実線で示すとおりになる。従って、時間t1に
おける転送チャネルポテンシャルは、第1図(a)、(
b)に示すようにあらかじめ半導体基板中にポテンシャ
ル段差づけのための n−拡散領域7が設けられている
ので、電極6−1下の領域から電極6−4下の領域まで
4領域の中で右へ行く程ポテンシャルが深くなっていく
パターンを有し、かつ4領域で一つのポテンシャルのパ
ターンを示しており、以下このパターンが繰り返される
(第5図)。このような状態において、PN接合からの
注入や光によって生じた電荷は、第5図に示す4領域の
うち右はしの一番深いポテンシャル井戸に蓄えられる。
つぎに、時間t2になると、電極6−1にはVl、電極
6−2にはV□、電極6−3には■9.電極6−4には
■2をそれぞれ印加することになり、電極6−1〜6−
4につながる転送電極のポテンシャルは、第4図の点線
で示す通りになる。したがって、時間t2における転送
チャネルポテンシャルでは第5図の点線に示すように、
深いポテンシャル井戸が二領域右へづれるので、電荷も
井戸に弓かれて右へ二領域分転送されることになる。時
間t、には、電極6−1〜6−4に時間t1と同じ電圧
を印加するので、転送チャネルポテンシャルパターンは
時間t1 と同じになる。電荷はパルスにしたがって、
電極ごとにつぎつぎに転送されることになる。 n−型
不純物を形成することによってポテンシャル段差が形成
できる。また、転送電極は、分離領域として実質的な空
間領域を必要としていないので、連設することができる
この実施例では、転送電極に形成されたpn接合に逆バ
イアスが印加される場合について示したが、第2図(d
)(e)に示したように駆動上許容できる範囲のリーク
電流が流れる程度に順バイアスになるよう駆動すること
ができる。
次に、第1図に示した一実施例の製造工程の一例を第6
図(a)〜(g)を用いて説明する。
まずp型シリコン基板を熱酸化することによりゲート絶
縁膜3を形成する(第6図(a))。その後、素子分離
領域を形成するためにボロンのイオン注入を、また転送
チャネル2を形成するためにヒ素のイオン注入を行う(
第6図(b))。その後転送電極を形成するために例え
ば多結晶シリコン層4をたとえばCVDで堆積する(第
6図(c))。
その後、例えばレーザー等で多結晶シリコン層4をアニ
ールするなどの、多結晶シリコンの結晶性を高める工程
をいれても良い。次に、電極材料にpn接合を形成する
ために、レジスト等をマスク12としてイオン注入を行
う。まず多結晶シリコン層4にボロンのイオン注入を行
いn型領域4−2を形成する(第6図(d))。次に、
n型領域4−1を形成するために多結晶シリコン層4に
ヒ素のイオン注入を行う(第6図(e))。その際、転
送チャネルにポテンシャル段差をつけるために、同じマ
スク13を用いて基板内のチャネル領域にボロンのイオ
ン注入を行い n−領域7を形成する(第6図(f))
。その後、電極材料中の不純物を活性化するため、およ
び電極材料の表面に絶縁膜5を形成するために熱酸化を
行う(第6図(g))。その後、図示しないが、転送電
極の各拡散領域に配線を行い、第1図に示した一実施例
の電荷転送装置が完成する。
実施例2 この例では電極材料は多結晶シリコンであったが、電極
材料はこれに限らずその他pn接合を形成することので
きる半導体材料であれば適用することができる。例えば
結晶のエピタキシャル成長技術を用いた次のような工程
によっても本発明の電荷転送装置を形成することができ
る6例えば、第7図のようにゲート絶縁膜3を形成後(
第7図(a))、素子領域とはならない部分の絶縁膜を
除去しシリコン基板を露出させる(第7図(b))。
その後、露出したシリコン基板1からエピタキシャル成
長をおこない絶縁膜上に結晶シリコン8を堆積させる(
第7図(C))。次に電極にイオン注入を行うなど第6
図(d−f)に示した工程を行った後に、素子領域とは
ならない部分の絶縁膜上の結晶シリコンを除去し熱酸化
を行って酸化膜5を形成する。その後、図示しないが、
転送電極の各拡散層領域に配線を行うことにより本発明
の一実施例の他の電荷転送装置が完成する。本発明をn
型半導体基板で説明したがn型半導体基板を用いること
も可能である。そのときは、領域2は、基板と反対の導
電型となる。
第10図は、本発明の電荷転送装置を用いて、フレーム
トランスファ形エリアセンサを構成した例である。この
方式では、垂直方向に複数列設けられた電荷転送チャネ
ルが受光部および信号を一時蓄積する蓄積部の二領域に
分かれている。蓄積部は遮光膜で覆われている。受光部
に入射した光により生成された信号電荷は一定時間集積
された後蓄積部に転送される。つぎに、各ラインごとに
水平CCDを介して順次出力される。この出力期間中に
つぎの光照射による信号の集積が行われる。
ここに示す各部のCCDが、本発明の電荷転送装置の構
造になっている。
〔発明の効果〕
以上説明したようにこの発明によれば、転送電極を一体
で形成し転送電極中にpn接合を形成することにより電
極の電気的分離を行うことのできる構造であるため、転
送効率が良く、かつ電極間の電気的絶縁性が良い電荷転
送装置を実現することができる。また本発明の電荷転送
装置では電極のエツチングを行わないため、ゲート絶縁
膜が損傷したり基板に不純物が混入する等の問題も生じ
ることがない。
【図面の簡単な説明】
第1図(a)は本発明の一実施例の電荷転送装置の断面
図、第1図(b)は同装置において各転送電極に同じ電
位を印加したときの転送電極および転送チャネルポテン
シャルの電位を示す図、第2図(a)は第1図の電荷転
送装置の部分断面図、第2図(b)は転送電極のn型領
域とP型頭域に逆バイアスが印加されたときの転送電極
のバンド図。 第2図(c)はそのときの半導体基板中の転送チャネル
のポテンシャル図、第2図(d)は順バイアスが印加さ
れたときの転送電極のバンド図、第2図(e)はそのと
きの半導体基板中の転送チャネルのポテンシャル図、第
3図(a)〜(d)は第1図(a)のそれぞれ電極6−
1〜6−4に印加されるクロ2・・・n型拡散層領域、
3.lO・・・ゲート絶縁膜、4・・・多結晶シリコン
転送電極、 4−1・・・n型領域、 4−2・・・p型頭域、5・
・・熱酸化絶縁膜、 6−1.6−2.6−3.6−4・・電極、7・・n−
型拡散層領域、 8・・・結晶シリコン、11・・・転
送電極、 11−1・・・1層目の転送電極、11−2
・・・2層目の転送電極、12.13・・・レジスト。 第5図は前記t工+ j2での転送チャネルのポテンシ
ャル図、第6図(a)〜(g)は第1図(a)の電荷転
送装置の製造工程図、第7図は実施例2の電荷転送装置
の製造工程図、第8図(a)は従来の電荷転送装置の部
分断面図、第8図(b)は同装置の転送チャネルポテン
シャル図、第9図(a)は従来の他の例の電荷転送装置
の部分断面図、第9図(b)は同装置の転送チャネルポ
テンシャル図、第10図は本発明の電荷転送装置をエリ
アセンサに用いた応用例を示す概略図である。 1.9・・・シリコン半導体基板、 代理人 弁理士 猪股祥晃(ほか1名)第1図 第4図 第 図 (b) 第8図 (CI) (b) 第 図 第 図 第10 図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板と、この半導体基板上に形成された絶縁膜と
    、この絶縁膜上に形成された複数の電荷転送電極とを備
    えた電荷転送装置において、前記複数の電荷転送電極は
    分離されず一体に形成され、かつこの電荷転送電極はn
    型半導体領域とp型半導体領域とからなり、pn接合に
    よって電荷転送電極間の電気的分離が為されることを特
    徴とする電荷転送装置。
JP2176394A 1990-07-05 1990-07-05 電荷転送装置 Pending JPH0465164A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2176394A JPH0465164A (ja) 1990-07-05 1990-07-05 電荷転送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2176394A JPH0465164A (ja) 1990-07-05 1990-07-05 電荷転送装置

Publications (1)

Publication Number Publication Date
JPH0465164A true JPH0465164A (ja) 1992-03-02

Family

ID=16012897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2176394A Pending JPH0465164A (ja) 1990-07-05 1990-07-05 電荷転送装置

Country Status (1)

Country Link
JP (1) JPH0465164A (ja)

Similar Documents

Publication Publication Date Title
KR100262774B1 (ko) 상부 버스 가상 위상 프레임 행간 전송 ccd 영상 감지기
JPH04304673A (ja) 側壁電荷結合撮像素子及びその製造方法
US5122850A (en) Blooming control and reduced image lag in interline transfer CCD area image sensors
JPS58138187A (ja) 固体イメ−ジセンサ
CA1235219A (en) Ccd imager
US6278487B1 (en) Solid-state image sensing device
KR100741559B1 (ko) 고체 촬상 소자 및 그 제조 방법
US6369413B1 (en) Split-gate virtual-phase CCD image sensor with a diffused lateral overflow anti-blooming drain structure and process of making
US6680222B2 (en) Split-gate virtual-phase CCD image sensor with a diffused lateral overflow anti-blooming drain structure and process of making
US5397730A (en) Method of making a high efficiency horizontal transfer section of a solid state imager
JP2573582B2 (ja) 固体撮像子の製造方法
JPH0465164A (ja) 電荷転送装置
JPH02278874A (ja) 固体撮像素子及びその製造方法
JP3247163B2 (ja) 固体撮像装置及びその製造方法
JPS6160592B2 (ja)
JPS6393149A (ja) 固体撮像装置及びその製造方法
JP2713975B2 (ja) 固体撮像装置およびその製造方法
JPH0465133A (ja) 電荷結合装置
JPS62269355A (ja) 固体撮像素子
JP2540834B2 (ja) Mos型イメ−ジセンサ
JP2975648B2 (ja) 電荷結合装置
JPH0465165A (ja) 電荷結合装置およびその製造方法
WO1991003839A1 (en) Blooming control and reduced image lag in interline transfer ccd area image sensor
JPH05145056A (ja) 固体撮像素子
WO1989005039A1 (en) Blooming control in ccd image sensors