JPH0466403B2 - - Google Patents
Info
- Publication number
- JPH0466403B2 JPH0466403B2 JP61114187A JP11418786A JPH0466403B2 JP H0466403 B2 JPH0466403 B2 JP H0466403B2 JP 61114187 A JP61114187 A JP 61114187A JP 11418786 A JP11418786 A JP 11418786A JP H0466403 B2 JPH0466403 B2 JP H0466403B2
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- insulating substrate
- hole
- forming
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/30—Time-delay networks
- H03H7/32—Time-delay networks with lumped inductance and capacitance
- H03H7/325—Adjustable networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/30—Time-delay networks
- H03H7/32—Time-delay networks with lumped inductance and capacitance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
Landscapes
- Coils Or Transformers For Communication (AREA)
- Filters And Equalizers (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は遅延線に関する。特に集中定数型遅延
線の構成並びにその製造方法に関する。
線の構成並びにその製造方法に関する。
（従来の技術並びに発明の解決すべき問題点）
第３図は公知の集中定数型遅延線の回路図であ
る。図中L1〜L10はインダクタンス、C1〜C10はキ
ヤパシタンス、Ｒは特性インピーダンスとマツチ
ングした抵抗を示す。この種の集中定数型遅延線
は小型化することが難しく、又製造コストも比較
的高い等の欠点があつた。
る。図中L1〜L10はインダクタンス、C1〜C10はキ
ヤパシタンス、Ｒは特性インピーダンスとマツチ
ングした抵抗を示す。この種の集中定数型遅延線
は小型化することが難しく、又製造コストも比較
的高い等の欠点があつた。
そこで遅延線の工程簡略化と小型化を計るため
に、本出願人は特開昭61−45616号公報において、
新規の遅延線を開示した。前記遅延線において
は、絶縁基板中央に設けた貫通孔内に多連インダ
クタの端子を挿入して端子の端部にハンダ付けし
た構成であるから、絶縁基板中央におけるハンダ
付に起因して、製造工程中にハンダが四方へ飛散
し、コンデンサを形成する電極部にハンダが付着
し、ハンダの成分であるSoやPbの誘電体内部に
拡散し、そのためコンデンサの特性劣化と歩留り
の低下を招く等の問題点があつた。
に、本出願人は特開昭61−45616号公報において、
新規の遅延線を開示した。前記遅延線において
は、絶縁基板中央に設けた貫通孔内に多連インダ
クタの端子を挿入して端子の端部にハンダ付けし
た構成であるから、絶縁基板中央におけるハンダ
付に起因して、製造工程中にハンダが四方へ飛散
し、コンデンサを形成する電極部にハンダが付着
し、ハンダの成分であるSoやPbの誘電体内部に
拡散し、そのためコンデンサの特性劣化と歩留り
の低下を招く等の問題点があつた。
さらに多連インダクタの端子とコンデンサを形
成する電極部との間にギヤツプが存在するため
に、関係部材間の確実な接続が難しく、信頼性の
面で問題点があつた。又前記文献開示の遅延線の
製造においては、一個の遅延線を製作するのに一
連の工程を要するものであるから、製造効率が悪
い等の問題点もあつた。
成する電極部との間にギヤツプが存在するため
に、関係部材間の確実な接続が難しく、信頼性の
面で問題点があつた。又前記文献開示の遅延線の
製造においては、一個の遅延線を製作するのに一
連の工程を要するものであるから、製造効率が悪
い等の問題点もあつた。
（問題点を解決するための手段）
本発明は前記特開昭61−45616号公報に開示さ
れた発明の改良に係るもので、前述の問題点を克
服して、コンデンサ容量及び特性の均一化、端子
接続部の信頼性の向上、製造コストの低減を計る
ことを目的とするものである。
れた発明の改良に係るもので、前述の問題点を克
服して、コンデンサ容量及び特性の均一化、端子
接続部の信頼性の向上、製造コストの低減を計る
ことを目的とするものである。
添付第１図が図示のように、多連インダクタ接
続用のハンダが、コンデンサを形成する誘電体内
部に、その成分であるSoやPbが拡散しないよう
に、絶縁基板の一方の側にスルーホールを介して
多連インダクタ接続用電極部を設けた構成を提供
する。又第４図に示すように、ブレイク用溝付の
絶縁基板を使用することにより一度に複数個の集
中定数型遅延線を製造することを可能とする効率
的製造方法を提供するものである。
続用のハンダが、コンデンサを形成する誘電体内
部に、その成分であるSoやPbが拡散しないよう
に、絶縁基板の一方の側にスルーホールを介して
多連インダクタ接続用電極部を設けた構成を提供
する。又第４図に示すように、ブレイク用溝付の
絶縁基板を使用することにより一度に複数個の集
中定数型遅延線を製造することを可能とする効率
的製造方法を提供するものである。
貫通孔を穿設した絶縁基板２の上面に、前記貫
通孔外周に形成した第１コンデンサ電極１０と、
前記第１コンデンサ電極１０上に設けた誘電体層
１２の前記誘電体層１２上に設けた第２コンデン
サ電極１４とよりなる積層コンデンサ１５を設
け、前記絶縁基板２の貫通孔８の下面外周にイン
ダクタ電極６を形成し、インダクタボビン１８と
インダクタボビン１８に巻回した導体線材２２と
ボビン１８に接続した鍵形状端子２０よりなる多
連インダクタ素子を前記貫通孔の下方を横切つて
絶縁基板２の下方に配設し、前記鍵形状端子２０
の一端部がインダクタ電極６と電気的接続がなさ
れ、絶縁基板２に穿設した貫通孔の内側壁に、第
１コンデンサ電極１０とインダクタ電極６とに渉
つて塗布した導電性ペースト９で形成したスルー
ホール導体部１６により積層コンデンサ１５と多
連インダクタ素子１７とを電気的に接続してなる
集中定数型遅延線、及び絶縁板１を複数の絶縁基
板２に区劃するための複数のブレイク用溝４を形
成する工程と、前記ブレイク用溝４で区劃したそ
れぞれの絶縁基板２の部分に複数のスルーホール
８を穿設する工程と、区劃毎に絶縁基板２の下面
にインダクタ電極６群をスルーホール８の外周に
形成する工程と、前記絶縁基板２の上面には区劃
毎に、スルーホール８群の外周にそれぞれ第１コ
ンデンサ電極１０群を形成する工程と、区劃毎に
前記第１コンデンサ電極１０群上に誘電体層１２
を形成する工程と、区劃毎に前記誘電体層１２上
に第２コンデンサ電極１４群を形成する工程と、
区劃毎に前記第１コンデンサ電極１０群とインダ
クタ電極６群とをそれぞれ接続するようにスルー
ホール８内側壁にスルーホール導体１６を設ける
工程と、前記各工程終了後絶縁基板２をブレイク
用溝により一区劃毎に独立の絶縁基板２に形成す
る工程と、独立した絶縁基板２の下面に、インダ
クタボビン１８とインダクタボビン１８に巻回し
た導体線材２２とボビン１８に接続した端子２０
とよりなる多連インダクタ素子１７を絶縁基板２
と平行にそれぞれのスルーホール８の下方を横切
るように配設する工程と、前記端子２０の端部を
インダクタ電極６へそれぞれ電気的に接続する工
程と、絶縁基板２上面の第１コンデンサ電極１０
端部へそれぞれ外部リード線端子３０を接続する
工程と、トランスフアーモールド成型により絶縁
基板２外周にハウジング３２を形成する工程と、
外部リード端子３０群を下方へ折曲する工程とよ
りなる集中定数型遅延線の製造方法を提供する。
通孔外周に形成した第１コンデンサ電極１０と、
前記第１コンデンサ電極１０上に設けた誘電体層
１２の前記誘電体層１２上に設けた第２コンデン
サ電極１４とよりなる積層コンデンサ１５を設
け、前記絶縁基板２の貫通孔８の下面外周にイン
ダクタ電極６を形成し、インダクタボビン１８と
インダクタボビン１８に巻回した導体線材２２と
ボビン１８に接続した鍵形状端子２０よりなる多
連インダクタ素子を前記貫通孔の下方を横切つて
絶縁基板２の下方に配設し、前記鍵形状端子２０
の一端部がインダクタ電極６と電気的接続がなさ
れ、絶縁基板２に穿設した貫通孔の内側壁に、第
１コンデンサ電極１０とインダクタ電極６とに渉
つて塗布した導電性ペースト９で形成したスルー
ホール導体部１６により積層コンデンサ１５と多
連インダクタ素子１７とを電気的に接続してなる
集中定数型遅延線、及び絶縁板１を複数の絶縁基
板２に区劃するための複数のブレイク用溝４を形
成する工程と、前記ブレイク用溝４で区劃したそ
れぞれの絶縁基板２の部分に複数のスルーホール
８を穿設する工程と、区劃毎に絶縁基板２の下面
にインダクタ電極６群をスルーホール８の外周に
形成する工程と、前記絶縁基板２の上面には区劃
毎に、スルーホール８群の外周にそれぞれ第１コ
ンデンサ電極１０群を形成する工程と、区劃毎に
前記第１コンデンサ電極１０群上に誘電体層１２
を形成する工程と、区劃毎に前記誘電体層１２上
に第２コンデンサ電極１４群を形成する工程と、
区劃毎に前記第１コンデンサ電極１０群とインダ
クタ電極６群とをそれぞれ接続するようにスルー
ホール８内側壁にスルーホール導体１６を設ける
工程と、前記各工程終了後絶縁基板２をブレイク
用溝により一区劃毎に独立の絶縁基板２に形成す
る工程と、独立した絶縁基板２の下面に、インダ
クタボビン１８とインダクタボビン１８に巻回し
た導体線材２２とボビン１８に接続した端子２０
とよりなる多連インダクタ素子１７を絶縁基板２
と平行にそれぞれのスルーホール８の下方を横切
るように配設する工程と、前記端子２０の端部を
インダクタ電極６へそれぞれ電気的に接続する工
程と、絶縁基板２上面の第１コンデンサ電極１０
端部へそれぞれ外部リード線端子３０を接続する
工程と、トランスフアーモールド成型により絶縁
基板２外周にハウジング３２を形成する工程と、
外部リード端子３０群を下方へ折曲する工程とよ
りなる集中定数型遅延線の製造方法を提供する。
（作用）
絶縁基板に設けたスルーホール導体部により、
インダクタとコンデンサとの接続が対面する方向
で実施され、ハンダ付け作業による悪影響がコン
デンサに及ぼすのを防止し、又ブレイク用溝付き
絶縁板を用いて一度に複数個のコンデンサ電極、
スルーホール導体部、インダクタ電極等を絶縁板
に形成して後、ブレイク用溝で複数の絶縁基板に
分割して、絶縁基板毎に多連インダクタを設けて
多数の集中定数型遅延線を効率よく製作できる。
インダクタとコンデンサとの接続が対面する方向
で実施され、ハンダ付け作業による悪影響がコン
デンサに及ぼすのを防止し、又ブレイク用溝付き
絶縁板を用いて一度に複数個のコンデンサ電極、
スルーホール導体部、インダクタ電極等を絶縁板
に形成して後、ブレイク用溝で複数の絶縁基板に
分割して、絶縁基板毎に多連インダクタを設けて
多数の集中定数型遅延線を効率よく製作できる。
（実施例）
以下添付図面を参照して、本発明に係る一実施
例を説明する。第５図は絶縁基板２の一方の側に
導電性ペーストを印刷、焼成することにより、複
数のインダクタ電極６を形成したもので、絶縁基
板２内に設けた複数のスルーホール８には、その
内壁に導電性ペースト９が塗布されて、いわゆる
スルーホール導体部１６を構成する。第６図は絶
縁基板２の他の側を図示する。インダクタ電極６
とスルーホール導体部１６を介して接続された第
１コンデンサ電極１０が設けられている。すなわ
ち前記電極６，１０はスルーホール８の導体部１
６により導通している。前記第１コンデンサ電極
１０の上面に導電体層１２を形成し、更にその上
面に第２コンデンサ電極１４を形成することによ
り複数の積層コンデンサが形成されている。第７
図、第８図は本発明に係る多連インダクタ１７を
示す。合成樹脂等の絶縁体で形成されたボビン１
８の内部に独立した複数の端子２０がインサート
されている。各端子２０は鍵形状例えば〓状に形
成されてなり、これらの端子に複数回からげ２４
しながらボビン１８に必要な導体線材２２を巻回
し、各端子２０を一区間とするように形成する。
例を説明する。第５図は絶縁基板２の一方の側に
導電性ペーストを印刷、焼成することにより、複
数のインダクタ電極６を形成したもので、絶縁基
板２内に設けた複数のスルーホール８には、その
内壁に導電性ペースト９が塗布されて、いわゆる
スルーホール導体部１６を構成する。第６図は絶
縁基板２の他の側を図示する。インダクタ電極６
とスルーホール導体部１６を介して接続された第
１コンデンサ電極１０が設けられている。すなわ
ち前記電極６，１０はスルーホール８の導体部１
６により導通している。前記第１コンデンサ電極
１０の上面に導電体層１２を形成し、更にその上
面に第２コンデンサ電極１４を形成することによ
り複数の積層コンデンサが形成されている。第７
図、第８図は本発明に係る多連インダクタ１７を
示す。合成樹脂等の絶縁体で形成されたボビン１
８の内部に独立した複数の端子２０がインサート
されている。各端子２０は鍵形状例えば〓状に形
成されてなり、これらの端子に複数回からげ２４
しながらボビン１８に必要な導体線材２２を巻回
し、各端子２０を一区間とするように形成する。
次に第４図に複数個の遅延線を同時に一連工程
で形成できる絶縁板１を示す。前記絶縁板１に等
間隔に設けたブレイク用溝４により、前記絶縁板
１を分割することにより、各遅延線が設けられた
絶縁基板２が形成されるものである。
で形成できる絶縁板１を示す。前記絶縁板１に等
間隔に設けたブレイク用溝４により、前記絶縁板
１を分割することにより、各遅延線が設けられた
絶縁基板２が形成されるものである。
次に関係部材を組立て、遅延線を製作する工程
を説明する。
を説明する。
インダクタ電極６の下面にハンダペースト２６
を施し（第１図参照）、多連インダクタ１７のボ
ビン１８に導電性接着剤を塗布し、ボビン１８の
鍵形状インダクタ端子２０をスルーホール導体部
１６の下方で絶縁基板２の下面に平行に配置し、
前記インダクタ端子２０の端部をハンダペースト
２６によりインダクタ電極６へ接触するように固
定すると共に、更に絶縁基板２の上面で水平方向
に配設した外部リード端子３０の端部が第１電極
コンデンサ１０に接した絶縁基板２の端部にバン
ダペースト２８を介して接触するように固定して
おき、第６図を上面にした状態で、ハンダリフロ
ー炉（図示せず）内を通過させれば、前記ハンダ
ペースト２６，２８によりそれぞれインダクタ端
子２０と外部リード端子３０とは完全に関係部材
にハンダ付けされる。その結果第３図に図示の遅
延回路が完成する。次に第１図の破線で示すよう
に、トランスフアーモールド成型によりハウジン
グ３２を形成して後、外部リード端子３０を折曲
すれば、第２図に図示のDIP型遅延線が完成す
る。
を施し（第１図参照）、多連インダクタ１７のボ
ビン１８に導電性接着剤を塗布し、ボビン１８の
鍵形状インダクタ端子２０をスルーホール導体部
１６の下方で絶縁基板２の下面に平行に配置し、
前記インダクタ端子２０の端部をハンダペースト
２６によりインダクタ電極６へ接触するように固
定すると共に、更に絶縁基板２の上面で水平方向
に配設した外部リード端子３０の端部が第１電極
コンデンサ１０に接した絶縁基板２の端部にバン
ダペースト２８を介して接触するように固定して
おき、第６図を上面にした状態で、ハンダリフロ
ー炉（図示せず）内を通過させれば、前記ハンダ
ペースト２６，２８によりそれぞれインダクタ端
子２０と外部リード端子３０とは完全に関係部材
にハンダ付けされる。その結果第３図に図示の遅
延回路が完成する。次に第１図の破線で示すよう
に、トランスフアーモールド成型によりハウジン
グ３２を形成して後、外部リード端子３０を折曲
すれば、第２図に図示のDIP型遅延線が完成す
る。
次に本発明に係る遅延線の能率的製造方法につ
いてのべる。
いてのべる。
第４図に図示の絶縁板１に複数のブレイク用溝
４を平行に設ける。前記絶縁板１をブレイク用溝
４で折曲切断した場合には、複数の絶縁基板２が
形成されるように予め準備しておき、絶縁板１の
ブレイク用溝４で区劃する部分毎に複数のスルー
ホール８を形成し、絶縁板１の区劃毎にその上面
には、スクリーン印刷又は塗布方式により、第１
コンデンサ電極１０、誘電体層１２、第２コンデ
ンサ電極１４を含む積層コンデンサ１５を形成
し、絶縁基板２の上面より下面に渉りインダクタ
電極６及びスルーホール導体部１６を形成して
後、絶縁板１をブレイク用溝４で折曲切断され
て、個々に独立となつた絶縁基板２の下面にイン
ダクタボビン１８とインダクタボビン１８に巻回
した導体線材２２とボビン１８に接続した鍵形状
端子２０とよりなる多連インダクタ１７を前記貫
通孔の下方を横切つて絶縁基板２の下方に配設
し、前記端子２０の一端部をインダクタ電極６へ
ハンダペースト２６により電気的に接続する。又
絶縁基板２上面に設けた複数の第１コンデンサ電
極１０の端部へ外部リード端子３０を配設し、ハ
ンダペースト２８を用いて端子３０を固定する。
更にトランスフアーモールド成型によりハウジン
グ３２を形成して、外部リード端子３０を下方へ
折曲する。この方法により複数個の集中定数型遅
延線が効率的に製造できる。
４を平行に設ける。前記絶縁板１をブレイク用溝
４で折曲切断した場合には、複数の絶縁基板２が
形成されるように予め準備しておき、絶縁板１の
ブレイク用溝４で区劃する部分毎に複数のスルー
ホール８を形成し、絶縁板１の区劃毎にその上面
には、スクリーン印刷又は塗布方式により、第１
コンデンサ電極１０、誘電体層１２、第２コンデ
ンサ電極１４を含む積層コンデンサ１５を形成
し、絶縁基板２の上面より下面に渉りインダクタ
電極６及びスルーホール導体部１６を形成して
後、絶縁板１をブレイク用溝４で折曲切断され
て、個々に独立となつた絶縁基板２の下面にイン
ダクタボビン１８とインダクタボビン１８に巻回
した導体線材２２とボビン１８に接続した鍵形状
端子２０とよりなる多連インダクタ１７を前記貫
通孔の下方を横切つて絶縁基板２の下方に配設
し、前記端子２０の一端部をインダクタ電極６へ
ハンダペースト２６により電気的に接続する。又
絶縁基板２上面に設けた複数の第１コンデンサ電
極１０の端部へ外部リード端子３０を配設し、ハ
ンダペースト２８を用いて端子３０を固定する。
更にトランスフアーモールド成型によりハウジン
グ３２を形成して、外部リード端子３０を下方へ
折曲する。この方法により複数個の集中定数型遅
延線が効率的に製造できる。
（効果）
本発明においては、絶縁基板に設けたスルーホ
ール導体部により、インダクタ電極と積層コンデ
ンサとの接続がなされ、インダクタ電極と多連イ
ンダクタの端子との接続は絶縁基板の下面で実施
され、従来例のように絶縁基板の中央に設けたス
ルーホール内へ下方よりボビン端子を挿入して絶
縁基板のほぼ中央で、端子をハンダペーストで積
層コンデンサを設けた側で固定するものに比較し
て、ハンダ付作業による悪影響がコンデンサに及
ぶのを防止し、又外部リード端子は第１コンデン
サ電極の端部へハンダ付されているから、ハンダ
付による積層コンデンサ内への悪影響はない。
ール導体部により、インダクタ電極と積層コンデ
ンサとの接続がなされ、インダクタ電極と多連イ
ンダクタの端子との接続は絶縁基板の下面で実施
され、従来例のように絶縁基板の中央に設けたス
ルーホール内へ下方よりボビン端子を挿入して絶
縁基板のほぼ中央で、端子をハンダペーストで積
層コンデンサを設けた側で固定するものに比較し
て、ハンダ付作業による悪影響がコンデンサに及
ぶのを防止し、又外部リード端子は第１コンデン
サ電極の端部へハンダ付されているから、ハンダ
付による積層コンデンサ内への悪影響はない。
ブレイク用溝付絶縁板を用いて一度に複数個の
コンデンサ電極等を含む積層コンデンサ、スルー
ホール導体部、インダクタ電極等を絶縁板に形成
して後、ブレイク用溝で複数の絶縁基板に分割し
て、絶縁基板下面にインダクタ素子を組付けるこ
とにより、多数の集中定数型遅延線を製作できる
から製造効率をあげることができる。
コンデンサ電極等を含む積層コンデンサ、スルー
ホール導体部、インダクタ電極等を絶縁板に形成
して後、ブレイク用溝で複数の絶縁基板に分割し
て、絶縁基板下面にインダクタ素子を組付けるこ
とにより、多数の集中定数型遅延線を製作できる
から製造効率をあげることができる。
第１図は本発明に係る遅延線のハウジングを除
去した断面図。第２図はハウジング内に収容され
た遅延線の斜視図。第３図は中央集中型遅延線の
回路図。第４図はブレイク用溝を設けた絶縁板の
平面図。第５図は絶縁基板の一面にインダクタ電
極を設けた平面図。第６図Ａは第５図の反対面に
コンデンサ電極、誘電体層を形成した平面図。第
６図Ｂは第６図Ａの一部拡大図。第７図は多連イ
ンダクタの正面図。第８図は第７図の側面図。 １は絶縁板、２は絶縁基板、４はブレイク用
溝、６はインダクタ電極、８はスルーホール、９
は導電性ペースト、１０は第１コンデンサ電極、
１２は誘電体層、１４は第２コンデンサ電極、１
５は積層コンデンサ、１６はスルーホール導体
部、１７は多連インダクタ、１８はボビン、２０
は鍵形端子、２２は導体線材、２６，２８はハン
ダペースト、３０は外部リード端子、３２はハウ
ジング。
去した断面図。第２図はハウジング内に収容され
た遅延線の斜視図。第３図は中央集中型遅延線の
回路図。第４図はブレイク用溝を設けた絶縁板の
平面図。第５図は絶縁基板の一面にインダクタ電
極を設けた平面図。第６図Ａは第５図の反対面に
コンデンサ電極、誘電体層を形成した平面図。第
６図Ｂは第６図Ａの一部拡大図。第７図は多連イ
ンダクタの正面図。第８図は第７図の側面図。 １は絶縁板、２は絶縁基板、４はブレイク用
溝、６はインダクタ電極、８はスルーホール、９
は導電性ペースト、１０は第１コンデンサ電極、
１２は誘電体層、１４は第２コンデンサ電極、１
５は積層コンデンサ、１６はスルーホール導体
部、１７は多連インダクタ、１８はボビン、２０
は鍵形端子、２２は導体線材、２６，２８はハン
ダペースト、３０は外部リード端子、３２はハウ
ジング。
Claims (1)
- 【特許請求の範囲】 １ 貫通孔を穿設した絶縁基板の上面に、前記貫
通孔外周に形成した第１コンデンサ電極と、前記
第１コンデンサ電極上に設けた誘電体層と前記誘
電体層上に設けた第２コンデンサ電極とよりなる
積層コンデンサを設け、 前記絶縁基板の貫通孔下面外周にインダクタ電
極を形成し、インダクタボビンとインダクタボビ
ンに巻回した導体線材とボビンに接続した鍵形状
端子よりなる多連インダクタ素子を前記貫通孔の
下方を横切つて絶縁基板の下方に配設し、前記鍵
形状端子の一端部がインダクタ電極と電気的接続
がなされ、 絶縁基板に穿設した貫通孔の内側壁に、第１コ
ンデンサ電極とインダクタ電極とに渉つて塗布し
た導電性ペーストで形成したスルーホール導体部
により積層コンデンサと多連インダクタ素子とを
電気的に接続してなる集中定数型遅延線。 ２ 絶縁板を複数の絶縁基板に区劃するための複
数のブレイク用溝を絶縁板に形成する工程と、前
記ブレイク用溝で区劃したそれぞれの絶縁基板の
部分に複数のスルーホールを穿設する工程と、区
劃毎に絶縁基板の下面にインダクタ電極群をスル
ーホールの外周に形成する工程と、前記絶縁基板
の上面には区劃毎に、スルーホール群の外周にそ
れぞれ第１コンデンサ電極群を形成する工程と、
区劃毎に前記第１コンデンサ電極群上に誘電体層
を形成する工程と、区劃毎に前記誘電体層上に第
２コンデンサ電極群を形成する工程と、区劃毎に
前記第１コンデンサ電極群とインダクタ電極群と
をそれぞれ接続するようにスルーホール内側壁に
スルーホール導体を設ける工程と、前記各工程終
了後絶縁板をブレイク用溝により一区劃毎に独立
の絶縁基板に形成する工程と、独立した絶縁基板
の下面に、インダクタボビンとインダクタボビン
に巻回した導体線材とボビンに接続した端子より
なる多連インダクタ素子を絶縁基板と平行にそれ
ぞれのスルーホールの下方を横切るように配設す
る工程と、前記端子の端部をインダクタ電極へそ
れぞれ電気的に接続する工程と、絶縁基板上面の
第１コンデンサ電極端部へそれぞれ外部リード線
端子を接続する工程と、トランスフアーモールド
成型により絶縁基板外周にハウジングを形成する
工程と、外部リード端子群を下方へ折曲する工程
とよりなる集中定数型遅延線の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61114187A JPS62269509A (ja) | 1986-05-19 | 1986-05-19 | 遅延線並びにその製造方法 |
| DE19873715812 DE3715812A1 (de) | 1986-05-19 | 1987-05-12 | Verzoegerungskette und deren herstellungsverfahren |
| US07/049,142 US4800346A (en) | 1986-05-19 | 1987-05-13 | Delay line and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61114187A JPS62269509A (ja) | 1986-05-19 | 1986-05-19 | 遅延線並びにその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62269509A JPS62269509A (ja) | 1987-11-24 |
| JPH0466403B2 true JPH0466403B2 (ja) | 1992-10-23 |
Family
ID=14631374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61114187A Granted JPS62269509A (ja) | 1986-05-19 | 1986-05-19 | 遅延線並びにその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4800346A (ja) |
| JP (1) | JPS62269509A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06267788A (ja) * | 1993-03-15 | 1994-09-22 | Murata Mfg Co Ltd | 複合部品 |
| US6662431B1 (en) * | 1997-08-06 | 2003-12-16 | Halo Electronics, Inc. | Electronic surface mount package |
| JPH11250214A (ja) * | 1998-03-03 | 1999-09-17 | Matsushita Electron Corp | 部品の実装方法とｉｃカード及びその製造方法 |
| CN108488649A (zh) * | 2018-02-08 | 2018-09-04 | 海宁市顺安照明电器有限公司 | 一种led照明灯加工用引脚焊接固定装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3141144A (en) * | 1961-02-10 | 1964-07-14 | Scanwell Lab Inc | Printed circuit delay line |
| NL285984A (ja) * | 1961-12-11 | |||
| US3490055A (en) * | 1967-01-16 | 1970-01-13 | Microtek Electronics Inc | Circuit structure with capacitor |
| US3602846A (en) * | 1969-07-14 | 1971-08-31 | Pulse Eng Inc | Delay line |
| US3585535A (en) * | 1969-07-22 | 1971-06-15 | Sprague Electric Co | Microstrip delay line |
| DE2714426C3 (de) * | 1977-03-31 | 1981-02-26 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Als Tiefpaß- oder als Laufzeitglied ausgebildetes passives Schaltungsglied |
| US4272741A (en) * | 1979-04-09 | 1981-06-09 | Varian Associates | Inductive delay line and method of making |
| US4547961A (en) * | 1980-11-14 | 1985-10-22 | Analog Devices, Incorporated | Method of manufacture of miniaturized transformer |
| JPS58220513A (ja) * | 1982-06-16 | 1983-12-22 | Murata Mfg Co Ltd | 電子部品 |
| JPS6145616A (ja) * | 1984-08-09 | 1986-03-05 | Derufuai:Kk | 遅延線 |
| US4649356A (en) * | 1985-01-10 | 1987-03-10 | Elmec Corporation | Compactly constructed electromagnetic delay line |
| US4641112A (en) * | 1985-03-12 | 1987-02-03 | Toko, Inc. | Delay line device and method of making same |
| JPS6228750U (ja) * | 1985-08-05 | 1987-02-21 | ||
| US4626816A (en) * | 1986-03-05 | 1986-12-02 | American Technical Ceramics Corp. | Multilayer series-connected coil assembly on a wafer and method of manufacture |
-
1986
- 1986-05-19 JP JP61114187A patent/JPS62269509A/ja active Granted
-
1987
- 1987-05-13 US US07/049,142 patent/US4800346A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62269509A (ja) | 1987-11-24 |
| US4800346A (en) | 1989-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3301415B2 (ja) | チップ状電子部品 | |
| EP0086961A2 (en) | Multilayer board for the interconnection of high-speed circuits | |
| US4475143A (en) | Decoupling capacitor and method of manufacture thereof | |
| JPH0669005B2 (ja) | 多層シ−トコイル | |
| JP3087495B2 (ja) | コンデンサおよびシールドケース | |
| JPH0466403B2 (ja) | ||
| US4630170A (en) | Decoupling capacitor and method of manufacture thereof | |
| JP2873645B2 (ja) | セラミック多層配線基板の製造方法 | |
| JP2868376B2 (ja) | Ｌｃ基板及びその製造方法 | |
| US3626081A (en) | Sandwich-type voltage and ground plane | |
| JPH09181443A (ja) | 電子部品の製造方法 | |
| JPH06350233A (ja) | 回路基板 | |
| US6381120B2 (en) | Mounting arrangement for multilayer electronic part | |
| JPH05102621A (ja) | 導電パターン | |
| JP2528326B2 (ja) | 回路基板に対するコンデンサの取付方法 | |
| JPH01171296A (ja) | 印刷多層回路基板の接続方法 | |
| GB2172433A (en) | Decoupling capacitor and method of manufacture thereof | |
| JPS6347248B2 (ja) | ||
| KR20020065261A (ko) | 세라믹 적층 부품 및 그 제조 방법 | |
| JPS6338856B2 (ja) | ||
| JP2000114100A (ja) | 多連型電子部品 | |
| JPS6242539Y2 (ja) | ||
| JPH0562858A (ja) | 単板チツプコンデンサの製造方法 | |
| JPS614267A (ja) | 三次元実装回路モジユ−ル | |
| JPH02182003A (ja) | チップ形インダクタ |