JPH0467766A - 光静電誘導サイリスタの駆動回路 - Google Patents
光静電誘導サイリスタの駆動回路Info
- Publication number
- JPH0467766A JPH0467766A JP17641390A JP17641390A JPH0467766A JP H0467766 A JPH0467766 A JP H0467766A JP 17641390 A JP17641390 A JP 17641390A JP 17641390 A JP17641390 A JP 17641390A JP H0467766 A JPH0467766 A JP H0467766A
- Authority
- JP
- Japan
- Prior art keywords
- light
- thyristor
- transistor
- light emitting
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は光静電誘導サイリスタの駆動回路に係り、特に
、光トリガ及び光クエンチによってターンオン・ターン
オフする光静電誘導サイリスタの駆動回路に関するもの
である。
、光トリガ及び光クエンチによってターンオン・ターン
オフする光静電誘導サイリスタの駆動回路に関するもの
である。
従来、この種の駆動回路として第５図に示す回路構成の
ものが知られている。同図において、１は光トリガ・光
クエンチ静電誘導（ＬＴＱＳＩ）サイリスタであり、こ
のＬＴＱＳ Ｉサイリスタ１は、光トリガ静電誘導（Ｌ
ＴＳＩ）サイリスタＱと、ダーリントン構成の主静電誘
導フォトトランジスタ（ＳＩＰＴ）Ｑｚ−及び補助静電
誘導フォトトランジスタ（ＳＩＰＴ）Ｑｚｂとからなる
静電誘導フォトトランジスタ（Ｓ Ｉ ＰＴ）Ｑｚと、
補助５ＩＰＴＱ２．のゲートに接続されたスピードアン
プ用抵抗ＧＱとからなっており、これらは同一チップ上
に集積化されて形成されている。チップ上では、ＬＴＳ
ＩサイリスタＱ１のゲートと主５ＩＰＴＱ２．のソー
スが相互接続され、ＬＴＳ ＩサイリスタＱ、のカソー
ドと補助５ＩＰＴＱ２ｂのゲートが抵抗。９を介して相
互接続され、また主５ＩＰＴＱ２□及び補助５ＩＰＴＱ
２．のドレインが相互接続されると共に、ＬＴＳ Ｉサ
イリスタＱ１のアノード及びカソードと、相互接続され
た主５ＴＰＴＱ２１及び補助Ｓ Ｉ Ｐ Ｔ Ｑｚｂの
ドレインとがチンプ外に引き出されている。ＬＴＳ Ｉ
サイリスタＱ１のアノードは出力端子とされて負荷ＲＬ
を介して電源ＶＡに接続され、ＬＴＳ ＩサイリスタＱ
１のカソードはアースに接続され、そして相互接続のド
レインにはドレイン電圧ＶＤＱが供給されている。
ものが知られている。同図において、１は光トリガ・光
クエンチ静電誘導（ＬＴＱＳＩ）サイリスタであり、こ
のＬＴＱＳ Ｉサイリスタ１は、光トリガ静電誘導（Ｌ
ＴＳＩ）サイリスタＱと、ダーリントン構成の主静電誘
導フォトトランジスタ（ＳＩＰＴ）Ｑｚ−及び補助静電
誘導フォトトランジスタ（ＳＩＰＴ）Ｑｚｂとからなる
静電誘導フォトトランジスタ（Ｓ Ｉ ＰＴ）Ｑｚと、
補助５ＩＰＴＱ２．のゲートに接続されたスピードアン
プ用抵抗ＧＱとからなっており、これらは同一チップ上
に集積化されて形成されている。チップ上では、ＬＴＳ
ＩサイリスタＱ１のゲートと主５ＩＰＴＱ２．のソー
スが相互接続され、ＬＴＳ ＩサイリスタＱ、のカソー
ドと補助５ＩＰＴＱ２ｂのゲートが抵抗。９を介して相
互接続され、また主５ＩＰＴＱ２□及び補助５ＩＰＴＱ
２．のドレインが相互接続されると共に、ＬＴＳ Ｉサ
イリスタＱ１のアノード及びカソードと、相互接続され
た主５ＴＰＴＱ２１及び補助Ｓ Ｉ Ｐ Ｔ Ｑｚｂの
ドレインとがチンプ外に引き出されている。ＬＴＳ Ｉ
サイリスタＱ１のアノードは出力端子とされて負荷ＲＬ
を介して電源ＶＡに接続され、ＬＴＳ ＩサイリスタＱ
１のカソードはアースに接続され、そして相互接続のド
レインにはドレイン電圧ＶＤＱが供給されている。
上述の構成において、通常状態では主５ＩＰＴＱ ｚ
ａ及び補助Ｓ Ｉ Ｐ Ｔ Ｑｚｂはオフしていて、Ｌ
ＴＳＩサイリスタＱ、もターン・オフしている。この状
態において、ＬＴＳ ＩサイリスタＱ１に光トリガ用パ
ルス（ＬＴ）を照射すると、ＬＴＳ ＩサイリスタＱ、
はターン・オンし、ＬＴＳ ＩサイリスタＱ１を通じて
大電流を負荷ＲＬに流すようになる。
ａ及び補助Ｓ Ｉ Ｐ Ｔ Ｑｚｂはオフしていて、Ｌ
ＴＳＩサイリスタＱ、もターン・オフしている。この状
態において、ＬＴＳ ＩサイリスタＱ１に光トリガ用パ
ルス（ＬＴ）を照射すると、ＬＴＳ ＩサイリスタＱ、
はターン・オンし、ＬＴＳ ＩサイリスタＱ１を通じて
大電流を負荷ＲＬに流すようになる。
また、ＬＴＳ ＩサイリスタＱ、がターン・オンしてい
る状態で、補助Ｓ Ｉ Ｐ Ｔ Ｑｚｂに光クエンチ用
パルス（ＬＱ）が照射されて５ＩＰＴＱｚ全体が駆動さ
れると、ＬＴＳ ＩサイリスタＱ、のゲート電圧がＶＤ
ｑまで低下し、ＬＴＳ ＩサイリスタＱがターン・オフ
する。
る状態で、補助Ｓ Ｉ Ｐ Ｔ Ｑｚｂに光クエンチ用
パルス（ＬＱ）が照射されて５ＩＰＴＱｚ全体が駆動さ
れると、ＬＴＳ ＩサイリスタＱ、のゲート電圧がＶＤ
ｑまで低下し、ＬＴＳ ＩサイリスタＱがターン・オフ
する。
上述したようにＬＴＳ ＩサイリスタＱｌ、主５ＩＰＴ
Ｑ２□及び補助５ＩＰＴＱ、、がチップ上に形成された
ＬＴＱＳ Ｉサイリスタ１は、第６図及び第７図に示す
ように、ＬＴ照射用及びＱＴ照射用の発光素子としての
２つの発光ダイオード（ＬＥＤ）１１と共に多数の端子
ビン１２を有するステム１３上にマウントされた後、単
一のキャンプ１４内に封止されてパッケージング実装さ
れる。このような構造のため、ＬＥＤＩＩは、大電流を
流し、動作温度が一般に略１２５°Ｃまで補償されてい
るＬＴＳ ＩサイリスタＱ１が発生する熱に常時曝され
るようになる。
Ｑ２□及び補助５ＩＰＴＱ、、がチップ上に形成された
ＬＴＱＳ Ｉサイリスタ１は、第６図及び第７図に示す
ように、ＬＴ照射用及びＱＴ照射用の発光素子としての
２つの発光ダイオード（ＬＥＤ）１１と共に多数の端子
ビン１２を有するステム１３上にマウントされた後、単
一のキャンプ１４内に封止されてパッケージング実装さ
れる。このような構造のため、ＬＥＤＩＩは、大電流を
流し、動作温度が一般に略１２５°Ｃまで補償されてい
るＬＴＳ ＩサイリスタＱ１が発生する熱に常時曝され
るようになる。
一般に上記ＬＥＤＩＩとして、波長８８０ｎｍ。
光出力３０ｍＷの赤外発光ダイオードが使用されるが、
周囲温度の上昇によって波長のずれや光出力の低下を招
く。第８図はＬＥＤの電流−光出力特性を示し、光出力
は電流の増加に従って増大するが、所定電流地板上のと
きに周囲温度が所定温度以上になると光出力は徐々に低
下するようになる。そして、例えば周囲温度が１００°
Ｃになると常温時の光出力の５０％となる。
周囲温度の上昇によって波長のずれや光出力の低下を招
く。第８図はＬＥＤの電流−光出力特性を示し、光出力
は電流の増加に従って増大するが、所定電流地板上のと
きに周囲温度が所定温度以上になると光出力は徐々に低
下するようになる。そして、例えば周囲温度が１００°
Ｃになると常温時の光出力の５０％となる。
ＬＴＳ ＴサイリスタＱ、及びダーリントン構成の５Ｉ
ＰＴＱＺの光感度は波長のずれよりも光出力の変動に敏
感であり、特に、周囲温度の上昇によってＬＥＤの光出
力が低下することによってＬＴＳＩサイリスタＱ、がオ
フできなくなると、アノード側に電流が流れっばなしに
なって負荷Ｒ０の破損に至るようになる。
ＰＴＱＺの光感度は波長のずれよりも光出力の変動に敏
感であり、特に、周囲温度の上昇によってＬＥＤの光出
力が低下することによってＬＴＳＩサイリスタＱ、がオ
フできなくなると、アノード側に電流が流れっばなしに
なって負荷Ｒ０の破損に至るようになる。
よって本発明は、上述した従来の問題点に鑑み、光静電
誘導サイリスタをターン・オン及びターン・オフするた
め一緒に実装された発光素子の温度補償を簡単にかつ完
全な絶縁を補償した形で実現できるようにした光静電誘
導サイリスタの駆動回路を提供することを課題としてい
る。
誘導サイリスタをターン・オン及びターン・オフするた
め一緒に実装された発光素子の温度補償を簡単にかつ完
全な絶縁を補償した形で実現できるようにした光静電誘
導サイリスタの駆動回路を提供することを課題としてい
る。
［課題を解決するための手段］
上記課題を解決するため本発明により成された光静電誘
導サイリスタの駆動回路は、トリガ光の照射によってタ
ーン・オンする光トリガ静電誘導サイリスタのゲートに
主及び補助の２つの静電誘導トランジスタからなるダー
リントン構成の静電誘導トランジスタを接続し、該補助
の静電誘導トランジスタをクエンチ光の照射によってオ
ンして前記光トリガ静電誘導サイリスタをターン・オフ
させるようにすると共に、前記光トリガ静電誘導サイリ
スタ、前記２つの静電誘導トランジスタ及び前記トリガ
光及びクエンチ光をそれぞれ発生する発光素子を単一の
パッケージ内に収容してなる光静電誘導サイリスタの駆
動回路において、前記補助静電誘導トランジスタが受光
するクエンチ光を受光する部位に第３の静電誘導トラン
ジスタを配置し、前記パッケージ外に前記第３の静電誘
導トランジスタが受光するクエンチ光の強さに応じ光を
発生する第３の発光素子を設け、該第３の発光素子の光
出力に反比例して前記クエンチ光発光素子に流す電流を
制御するようにしたことを特徴さしている。
導サイリスタの駆動回路は、トリガ光の照射によってタ
ーン・オンする光トリガ静電誘導サイリスタのゲートに
主及び補助の２つの静電誘導トランジスタからなるダー
リントン構成の静電誘導トランジスタを接続し、該補助
の静電誘導トランジスタをクエンチ光の照射によってオ
ンして前記光トリガ静電誘導サイリスタをターン・オフ
させるようにすると共に、前記光トリガ静電誘導サイリ
スタ、前記２つの静電誘導トランジスタ及び前記トリガ
光及びクエンチ光をそれぞれ発生する発光素子を単一の
パッケージ内に収容してなる光静電誘導サイリスタの駆
動回路において、前記補助静電誘導トランジスタが受光
するクエンチ光を受光する部位に第３の静電誘導トラン
ジスタを配置し、前記パッケージ外に前記第３の静電誘
導トランジスタが受光するクエンチ光の強さに応じ光を
発生する第３の発光素子を設け、該第３の発光素子の光
出力に反比例して前記クエンチ光発光素子に流す電流を
制御するようにしたことを特徴さしている。
また、上記課題を解決するため本発明により成された光
静電誘導サイリスタの駆動回路は、前記光トリガ静電誘
導サイリスタが受光するトリガ光を受光する部位に第４
の静電誘導トランジスタを配置し、前記パッケージ外に
前記第４の静電誘導トランジスタが受光するトリガ光の
強さに応じ光を発生する第４の発光素子を設け、該第４
の発光素子の光出力に反比例して前記トリガ光発光素子
に流す電流を制御するようにしたことを特徴としている
。
静電誘導サイリスタの駆動回路は、前記光トリガ静電誘
導サイリスタが受光するトリガ光を受光する部位に第４
の静電誘導トランジスタを配置し、前記パッケージ外に
前記第４の静電誘導トランジスタが受光するトリガ光の
強さに応じ光を発生する第４の発光素子を設け、該第４
の発光素子の光出力に反比例して前記トリガ光発光素子
に流す電流を制御するようにしたことを特徴としている
。
［作用］
上記構成において、補助静電誘導トランジスタが受光す
るクエンチ光を受光する部位に第３の静電誘導トランジ
スタを配置し、この第３の静電誘導トランジスタが受光
するクエンチ光の強さに応し光を発生する第３の発光素
子をパッケージ外に設け、この第３の発光素子の光出力
に反比例してクエンチ光発光素子に流す電流を制御する
ようにしているので、高温を発生する光トリガ静電誘導
サイリスタと同じパッケージ内に収容されているクエン
チ光発光素子が周囲温度の上昇によって光出力が低下す
ると、第３の静電誘導トランジスタが受光する光も低下
して第３の発光素子の光出力が低下し、これによってク
エンチ光発光素子に流す電流が増大されるようになる。
るクエンチ光を受光する部位に第３の静電誘導トランジ
スタを配置し、この第３の静電誘導トランジスタが受光
するクエンチ光の強さに応し光を発生する第３の発光素
子をパッケージ外に設け、この第３の発光素子の光出力
に反比例してクエンチ光発光素子に流す電流を制御する
ようにしているので、高温を発生する光トリガ静電誘導
サイリスタと同じパッケージ内に収容されているクエン
チ光発光素子が周囲温度の上昇によって光出力が低下す
ると、第３の静電誘導トランジスタが受光する光も低下
して第３の発光素子の光出力が低下し、これによってク
エンチ光発光素子に流す電流が増大されるようになる。
また、光トリガ静電誘導サイリスタが受光するトリガ光
を受光する部位に第４の静電誘導トランジスタを配置し
、この第４の静電誘導トランジスタが受光するトリガ光
の強さに応じ光を発生する第４の発光素子をパッケージ
外に設け、この第４の発光素子の光出力に反比例してト
リガ光発光素子に流す電流を制御するようにしているの
で、周囲温度の上昇によるトリガ光発光素子の光出力の
低下も補償される。
を受光する部位に第４の静電誘導トランジスタを配置し
、この第４の静電誘導トランジスタが受光するトリガ光
の強さに応じ光を発生する第４の発光素子をパッケージ
外に設け、この第４の発光素子の光出力に反比例してト
リガ光発光素子に流す電流を制御するようにしているの
で、周囲温度の上昇によるトリガ光発光素子の光出力の
低下も補償される。
以下、本発明の実施例を図面に基づいて説明する。
第１図は本発明による光静電誘導サイリスタの駆動回路
の一実施例を示す回路図であり、同図中、第５図につい
て上述したものと同等の部分には同一の符号を付しであ
る。
の一実施例を示す回路図であり、同図中、第５図につい
て上述したものと同等の部分には同一の符号を付しであ
る。
第１図の実施例において、ＬＴＱＳ Ｉサイリスタ１は
、ダーリントン構成の主５ＩＰＴＱ２ａ及び補助５ＩＰ
ＴＱ２．とからなる５ＩＰＴＱ２と同時プロセスによっ
て製造することのできる５ＩＰＴＱ ２ｃを更に有し、
このＳ Ｉ Ｐ Ｔ Ｑ２ｃは第２図に示すように補助
Ｓ Ｉ Ｐ Ｔ Ｑｚｂに照射されるＬＱを同時に受光
するように配置されている。５ＩＰＴＱ２ｃのドレイン
は主５ＩＰＴＱ２ａ及び補助５ＩＰＴＱ ｚｂのドレイ
ンの相互接続点に接続され、またそのソースはチップ外
に引き出されて半固定抵抗ＶＲ，及び発光素子としての
ＬＥＤ２１を介してアースに接続されている。ＬＥＤ２
１は、後述するＬＱ発生回路の一部に接続された受光素
子としてのｐｉｎフォトダイオード２２と光結合されて
いる。
、ダーリントン構成の主５ＩＰＴＱ２ａ及び補助５ＩＰ
ＴＱ２．とからなる５ＩＰＴＱ２と同時プロセスによっ
て製造することのできる５ＩＰＴＱ ２ｃを更に有し、
このＳ Ｉ Ｐ Ｔ Ｑ２ｃは第２図に示すように補助
Ｓ Ｉ Ｐ Ｔ Ｑｚｂに照射されるＬＱを同時に受光
するように配置されている。５ＩＰＴＱ２ｃのドレイン
は主５ＩＰＴＱ２ａ及び補助５ＩＰＴＱ ｚｂのドレイ
ンの相互接続点に接続され、またそのソースはチップ外
に引き出されて半固定抵抗ＶＲ，及び発光素子としての
ＬＥＤ２１を介してアースに接続されている。ＬＥＤ２
１は、後述するＬＱ発生回路の一部に接続された受光素
子としてのｐｉｎフォトダイオード２２と光結合されて
いる。
上記５ＩＰＴＱ２ｃは、補助５ＩＰＴＱ２．に照射され
るのと同じＬＱを受光して導通し、その導通度が受光し
たＬＱの強さに応じた変化される。この５ＩＰＴＱ２ｃ
の導通によって、アースがらＬＥＤ２１、半固定抵抗Ｖ
Ｒ，及び５ＩＰＴＱ２ｃを介してドレイン電圧■ＤＱに
電流が流れてＬＥＤ２１が光りを発生する。このＬＥＤ
２１の光出力は、ＬＥＤ２１に流れる電流に応じて変化
し、電流が減少すると光出力が減少し、電流が増大する
と光出力が増大する。
るのと同じＬＱを受光して導通し、その導通度が受光し
たＬＱの強さに応じた変化される。この５ＩＰＴＱ２ｃ
の導通によって、アースがらＬＥＤ２１、半固定抵抗Ｖ
Ｒ，及び５ＩＰＴＱ２ｃを介してドレイン電圧■ＤＱに
電流が流れてＬＥＤ２１が光りを発生する。このＬＥＤ
２１の光出力は、ＬＥＤ２１に流れる電流に応じて変化
し、電流が減少すると光出力が減少し、電流が増大する
と光出力が増大する。
第３図はＬＱを発生するＬＱ発生回路の一例を示す回路
図であり、同図において、十電源とアース間に抵抗Ｒ８
と、可変抵抗として働＜ｎｐｎトランジスタＱＩｌと、
ＬＱ発生用ＬＥＤＩＩとが直列に接続されている。トラ
ンジスタＱ ＋ ＋のベースは、抵抗Ｒ，□を介して十
電源が接続されると共に、可変抵抗として働＜ｎｐｎ）
ランジスタＱ１２及びツェナーダイオードＺＤを介して
一電源に接続されている。トランジスタＱ ＋ ＋のベ
ースにはまた、コンデンサＣ１１及びスイッチング用ｎ
ｐｎ）ランジスタＱＩ３の並列回路を介してアースに接
続されている。トランジスタＱ１、のベースには、上記
ｐｉｎフォトダイオード２２を介してアースが接続され
ると共に、半固定抵抗ＶＲ２及び抵抗Ｒ１ｆｆを介して
一電源が接続されている。また、トランジスタＱ Ｉ
３のベースには、抵抗Ｒ１４を介して十電源が、抵抗Ｒ
１５を介して一電源が、そして抵抗Ｒ１６を介して制御
信号入力端子ＴＩＮがそれぞれ接続されている。
図であり、同図において、十電源とアース間に抵抗Ｒ８
と、可変抵抗として働＜ｎｐｎトランジスタＱＩｌと、
ＬＱ発生用ＬＥＤＩＩとが直列に接続されている。トラ
ンジスタＱ ＋ ＋のベースは、抵抗Ｒ，□を介して十
電源が接続されると共に、可変抵抗として働＜ｎｐｎ）
ランジスタＱ１２及びツェナーダイオードＺＤを介して
一電源に接続されている。トランジスタＱ ＋ ＋のベ
ースにはまた、コンデンサＣ１１及びスイッチング用ｎ
ｐｎ）ランジスタＱＩ３の並列回路を介してアースに接
続されている。トランジスタＱ１、のベースには、上記
ｐｉｎフォトダイオード２２を介してアースが接続され
ると共に、半固定抵抗ＶＲ２及び抵抗Ｒ１ｆｆを介して
一電源が接続されている。また、トランジスタＱ Ｉ
３のベースには、抵抗Ｒ１４を介して十電源が、抵抗Ｒ
１５を介して一電源が、そして抵抗Ｒ１６を介して制御
信号入力端子ＴＩＮがそれぞれ接続されている。
以上の構成において、制御信号入力端子ＴＩＮには、常
時Ｈレベルにある制御信号が入力されていて、トランジ
スタＱＩ３はオン状態にされているため、トランジスタ
Ｑｌ＋のベース電位はアース電位にあって、トランジス
タＱ、はオフ状態に保持されている。このような状態に
おいて、制御信号がＬレベルに立ち下がると、トランジ
スタＱ１３がオフし、このことによってコンデンサＣ１
１が抵抗、□を介して充電され、トランジスタＱ３．の
ベース電位が上昇するようになり、コンデンサＣの充電
電位が所定値以上になると、トランジスタＱＩｌが導通
するようになる。このトランジスタＱ１１の導通によっ
て、ＬＥＤＩＩに電流が流れてＬＥＤＩＩがＬＱを発生
し、これがＬＴＱＳ Ｉサイリスタ１の補助５ＩＰＴＱ
２ｂと５ＩＰＴＱＺ、とに照射されるようになる。
時Ｈレベルにある制御信号が入力されていて、トランジ
スタＱＩ３はオン状態にされているため、トランジスタ
Ｑｌ＋のベース電位はアース電位にあって、トランジス
タＱ、はオフ状態に保持されている。このような状態に
おいて、制御信号がＬレベルに立ち下がると、トランジ
スタＱ１３がオフし、このことによってコンデンサＣ１
１が抵抗、□を介して充電され、トランジスタＱ３．の
ベース電位が上昇するようになり、コンデンサＣの充電
電位が所定値以上になると、トランジスタＱＩｌが導通
するようになる。このトランジスタＱ１１の導通によっ
て、ＬＥＤＩＩに電流が流れてＬＥＤＩＩがＬＱを発生
し、これがＬＴＱＳ Ｉサイリスタ１の補助５ＩＰＴＱ
２ｂと５ＩＰＴＱＺ、とに照射されるようになる。
ＬＱの照射を受けた５ＩＰＴＱ２．は、ＬＱの強さに応
じた電流をＬＥＤ２１に流して光りを発生させる。この
ＬＥＤ２１が発生する光りは、ｐｉｎフォトダイオード
２２に照射され、これによってｐｉｎフォトダイオード
２２は照射された光りの強さに応じで小さくなる抵抗値
を呈するようになる。このｐｉｎフォトダイオード２２
が呈する抵抗値はトランジスタＱ、□のバイアスを設定
し、ｐｉｎフォトダイオード２２の抵抗値が大きくなる
とトランジスタＱ、□の導通度を低下し、抵抗値が小さ
（なると導通度を増大する。トランジスタＱ１２の導通
度は、コンデンサＣＩ＋の最終的な充電電位、すなわち
トランジスタＱＩＩのベース電位を決定してＬＥＤＩＩ
に流れる電流、引いてはＬＥＤｌｌの光出力設定する。
じた電流をＬＥＤ２１に流して光りを発生させる。この
ＬＥＤ２１が発生する光りは、ｐｉｎフォトダイオード
２２に照射され、これによってｐｉｎフォトダイオード
２２は照射された光りの強さに応じで小さくなる抵抗値
を呈するようになる。このｐｉｎフォトダイオード２２
が呈する抵抗値はトランジスタＱ、□のバイアスを設定
し、ｐｉｎフォトダイオード２２の抵抗値が大きくなる
とトランジスタＱ、□の導通度を低下し、抵抗値が小さ
（なると導通度を増大する。トランジスタＱ１２の導通
度は、コンデンサＣＩ＋の最終的な充電電位、すなわち
トランジスタＱＩＩのベース電位を決定してＬＥＤＩＩ
に流れる電流、引いてはＬＥＤｌｌの光出力設定する。
以上の動作によって、今、ＬＴＱＳ Ｉサイリスタ１と
一緒にパッケージングされているＬＥＤ １１がＬＴＱ
Ｓ Ｉサイリスタ１の発生する熱によってその光出力が
低下すると、Ｓ Ｉ Ｐ Ｔ ＱｚＣの受光する光ＬＱ
が減少し、これに応じてＬＥＤ２１が発生する光りのレ
ベルも低下する。この光りの低下によって、ｐｉｎフォ
トダイオード２２の抵抗値が増大してトランジスタＱ、
□の導通度を低下させる。このトランジスタＱ、□の導
通度の低下によって、コンデンサＣの充電電位、すなわ
ちトランジスタＱＩ＋のベース電位が上昇してトランジ
スタＱＩＩの導通度が増大するため、より大きな電流が
ＬＥＤＩＩに流されてその光出力が増大されるようにな
り、周囲温度の上昇によって低下するＬＥＤｌｌの光出
力の低下が補償されるようになる。
一緒にパッケージングされているＬＥＤ １１がＬＴＱ
Ｓ Ｉサイリスタ１の発生する熱によってその光出力が
低下すると、Ｓ Ｉ Ｐ Ｔ ＱｚＣの受光する光ＬＱ
が減少し、これに応じてＬＥＤ２１が発生する光りのレ
ベルも低下する。この光りの低下によって、ｐｉｎフォ
トダイオード２２の抵抗値が増大してトランジスタＱ、
□の導通度を低下させる。このトランジスタＱ、□の導
通度の低下によって、コンデンサＣの充電電位、すなわ
ちトランジスタＱＩ＋のベース電位が上昇してトランジ
スタＱＩＩの導通度が増大するため、より大きな電流が
ＬＥＤＩＩに流されてその光出力が増大されるようにな
り、周囲温度の上昇によって低下するＬＥＤｌｌの光出
力の低下が補償されるようになる。
なお、上述した図示実施例では、ＬＱを発生するＬＥＤ
ＩＩの温度補償を行う場合のみを示しているが、ＬＴを
発生するＬＥＤＩＩについても温度補償する場合には、
第４図に示すように、ダーリントン構成の主Ｓ Ｉ Ｐ
Ｔ Ｑ２−及び補助５ＩＰＴＱ ｚｂとからなる５Ｉ
ＰＴＱ、と同時プロセスによって製造することのできる
Ｓ Ｉ Ｐ Ｔ Ｑｚａを更に有し、コ（７）Ｓ Ｉ
Ｐ ＴＱｚａをＬＴｓＩサイリスタＱ。
ＩＩの温度補償を行う場合のみを示しているが、ＬＴを
発生するＬＥＤＩＩについても温度補償する場合には、
第４図に示すように、ダーリントン構成の主Ｓ Ｉ Ｐ
Ｔ Ｑ２−及び補助５ＩＰＴＱ ｚｂとからなる５Ｉ
ＰＴＱ、と同時プロセスによって製造することのできる
Ｓ Ｉ Ｐ Ｔ Ｑｚａを更に有し、コ（７）Ｓ Ｉ
Ｐ ＴＱｚａをＬＴｓＩサイリスタＱ。
に照射されるＬＴを同時に受光するように配置してその
ドレインを主Ｓ Ｉ Ｐ Ｔ Ｑｚ−及び補助ＳＩＰＴ
Ｑｚｂのドレインの相互接続点に接続し、またそのソー
スはチップ外に引き出されて半固定抵抗ＶＲ２及び発光
素子としてのＬＥＤ２３を介してアースに接続し、ＬＥ
Ｄ２３を図示しないＬＴ発生回路（第３図の回路と実質
的に同じ回路でよい）の一部に接続された受光素子とし
てのｐｉｎフォトダイオード２４と光結合している。
ドレインを主Ｓ Ｉ Ｐ Ｔ Ｑｚ−及び補助ＳＩＰＴ
Ｑｚｂのドレインの相互接続点に接続し、またそのソー
スはチップ外に引き出されて半固定抵抗ＶＲ２及び発光
素子としてのＬＥＤ２３を介してアースに接続し、ＬＥ
Ｄ２３を図示しないＬＴ発生回路（第３図の回路と実質
的に同じ回路でよい）の一部に接続された受光素子とし
てのｐｉｎフォトダイオード２４と光結合している。
この構成によって、ＬＱの場合と同様に、周囲温度の上
昇によって低下するＬＴ発生用０ＬＥＤ１１の光出力の
低下を補償できるようになる。
昇によって低下するＬＴ発生用０ＬＥＤ１１の光出力の
低下を補償できるようになる。
また、図示実施例では、光静電誘導サイリスタのパッケ
ージングはキャンプ内に封止することによって行ってい
るが、これは樹脂モールドによってパッケージングを行
ってもよい。
ージングはキャンプ内に封止することによって行ってい
るが、これは樹脂モールドによってパッケージングを行
ってもよい。
〔効果］
以上説明したように本発明によれば、高温を発生する光
トリガ静電誘導サイリスタと同じパッケージ内に収容さ
れているクエンチ光発光素子やトリガ光発光素子が周囲
温度の上昇によって光出力が低下すると、第３の静電誘
導トランジスタや第４の静電誘導トランジスタが受光す
る光も低下して第３の発光素子や第４の発光素子の光出
力が低下し、これによってクエンチ光発光素子に流す電
流が増大されるようになるので、クエンチ光発光素子や
トリガ光発光素子の温度補償を簡単にかつ完全な絶縁を
補償した形で実現できる。
トリガ静電誘導サイリスタと同じパッケージ内に収容さ
れているクエンチ光発光素子やトリガ光発光素子が周囲
温度の上昇によって光出力が低下すると、第３の静電誘
導トランジスタや第４の静電誘導トランジスタが受光す
る光も低下して第３の発光素子や第４の発光素子の光出
力が低下し、これによってクエンチ光発光素子に流す電
流が増大されるようになるので、クエンチ光発光素子や
トリガ光発光素子の温度補償を簡単にかつ完全な絶縁を
補償した形で実現できる。
特に、クエンチ光発光素子の温度補償によって、光トリ
ガ静電誘導サイリスタがターン・オフできなくなって負
荷を破損してしまうという問題を解消することができる
。
ガ静電誘導サイリスタがターン・オフできなくなって負
荷を破損してしまうという問題を解消することができる
。
第１図は本発明による光静電誘導サイリスタの駆動回路
の一実施例を示す回路図、 第２図は第１図中の各素子の配置例を示す図、第３図は
ＬＱ発生回路例を示す回路図、第４図は本発明による光
静電誘導サイリスタの駆動回路の他の実施例を示す回路
図、 第５図は従来の回路の一例を示す回路図、第６図及び第
７図は光静電誘導サイリスタのパッケージング構造の一
例を示す図、 第８図はＬＥＤの電流・温度−光出力特性を示すグラフ
である。 Ｑ、・・・光トリガ静電誘導サイリスタ、Ｑ Ｚａ・・
・主静電誘導フォトトランジスタ（主静電誘導トランジ
スタ）、Ｑ、、・・・補助静電誘導フォトトランジスタ
（補助静電誘導トランジスタ）、Ｑ２ｃ・・・静電誘導
フォｌ−トランジスタ（第３の静電誘導トランジスタ）
、Ｑ２．・・・静電誘導フォトトランジスタ（第４の静
電誘導トランジスタ）、ＬＴ・・・光トリガ用パルス（
トリガ光）、ＬＱ・・・光クエンチ用パルス（クエンチ
光）、Ｌ・・・光、１１・・・ＬＥＤ （発光素子）、
１２・・・キャップ（パッケージ）、２１・・・ＬＥＤ
（第３の発光素子）、２３・・・ＬＥＤ （第４の発光
素子）。 第１図 第２図 第 図 第４ 図
の一実施例を示す回路図、 第２図は第１図中の各素子の配置例を示す図、第３図は
ＬＱ発生回路例を示す回路図、第４図は本発明による光
静電誘導サイリスタの駆動回路の他の実施例を示す回路
図、 第５図は従来の回路の一例を示す回路図、第６図及び第
７図は光静電誘導サイリスタのパッケージング構造の一
例を示す図、 第８図はＬＥＤの電流・温度−光出力特性を示すグラフ
である。 Ｑ、・・・光トリガ静電誘導サイリスタ、Ｑ Ｚａ・・
・主静電誘導フォトトランジスタ（主静電誘導トランジ
スタ）、Ｑ、、・・・補助静電誘導フォトトランジスタ
（補助静電誘導トランジスタ）、Ｑ２ｃ・・・静電誘導
フォｌ−トランジスタ（第３の静電誘導トランジスタ）
、Ｑ２．・・・静電誘導フォトトランジスタ（第４の静
電誘導トランジスタ）、ＬＴ・・・光トリガ用パルス（
トリガ光）、ＬＱ・・・光クエンチ用パルス（クエンチ
光）、Ｌ・・・光、１１・・・ＬＥＤ （発光素子）、
１２・・・キャップ（パッケージ）、２１・・・ＬＥＤ
（第３の発光素子）、２３・・・ＬＥＤ （第４の発光
素子）。 第１図 第２図 第 図 第４ 図
Claims (2)
- （１）トリガ光の照射によってターン・オンする光トリ
ガ静電誘導サイリスタのゲートに主及び補助の２つの静
電誘導トランジスタからなるダーリントン構成の静電誘
導トランジスタを接続し、該補助の静電誘導トランジス
タをクエンチ光の照射によってオンして前記光トリガ静
電誘導サイリスタをターン・オフさせるようにすると共
に、前記光トリガ静電誘導サイリスタ、前記２つの静電
誘導トランジスタ及び前記トリガ光及びクエンチ光をそ
れぞれ発生する発光素子を単一のパッケージ内に収容し
てなる光静電誘導サイリスタの駆動回路において、 前記補助静電誘導トランジスタが受光するクエンチ光を
受光する部位に第３の静電誘導トランジスタを配置し、
前記パッケージ外に前記第３の静電誘導トランジスタが
受光するクエンチ光の強さに応じ光を発生する第３の発
光素子を設け、該第３の発光素子の光出力に反比例して
前記クエンチ光発光素子に流す電流を制御するようにし
た、 ことを特徴とする光静電誘導サイリスタの駆動回路。 - （２）前記光トリガ静電誘導サイリスタが受光するトリ
ガ光を受光する部位に第４の静電誘導トランジスタを配
置し、前記パッケージ外に前記第４の静電誘導トランジ
スタが受光するトリガ光の強さに応じ光を発生する第４
の発光素子を設け、該第４の発光素子の光出力に反比例
して前記トリガ光発光素子に流す電流を制御するように
した、 ことを特徴とする請求項（１）記載の光静電誘導サイリ
スタの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17641390A JPH0467766A (ja) | 1990-07-05 | 1990-07-05 | 光静電誘導サイリスタの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17641390A JPH0467766A (ja) | 1990-07-05 | 1990-07-05 | 光静電誘導サイリスタの駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0467766A true JPH0467766A (ja) | 1992-03-03 |
Family
ID=16013253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17641390A Pending JPH0467766A (ja) | 1990-07-05 | 1990-07-05 | 光静電誘導サイリスタの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0467766A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008541275A (ja) * | 2005-05-13 | 2008-11-20 | クリー インコーポレイテッド | 光起動ワイドバンドギャップバイポーラパワースイッチングデバイスおよび回路 |
-
1990
- 1990-07-05 JP JP17641390A patent/JPH0467766A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008541275A (ja) * | 2005-05-13 | 2008-11-20 | クリー インコーポレイテッド | 光起動ワイドバンドギャップバイポーラパワースイッチングデバイスおよび回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5198701A (en) | Current source with adjustable temperature variation | |
| KR100387552B1 (ko) | 조명 센서 및 전자식 자동 온/오프 스위치 | |
| JPH06317467A (ja) | 輝度検出回路 | |
| US12055435B2 (en) | Linear regulation of SPAD shutoff voltage | |
| JPH0412631B2 (ja) | ||
| KR102812673B1 (ko) | 유기 발광 다이오드 제어 회로 및 디스플레이 패널 | |
| JPS61219887A (ja) | 電気の流れを制御するための装置 | |
| KR910016146A (ko) | 반도체 릴레이 회로 | |
| EP0593588B1 (en) | Circuit protection arrangement | |
| JPH0467766A (ja) | 光静電誘導サイリスタの駆動回路 | |
| JP2812874B2 (ja) | 光結合素子 | |
| CA1050108A (en) | Photoresponsive current limiting switching circuit | |
| US5291238A (en) | Photometering circuit | |
| US4322637A (en) | Solid state switch | |
| US20240154613A1 (en) | Semiconductor relay device | |
| FR2756117A1 (fr) | Detecteur de proximite a source de courant stable | |
| Hassan et al. | A closer look to the factors affecting the switching transient times of optocouplers | |
| JPS62250719A (ja) | 半導体リレ−回路 | |
| US6054880A (en) | Circuit with high-voltage output stage | |
| JP2003133925A (ja) | 過熱保護機能付きスイッチング回路及びこれを備えた半導体リレー | |
| KR200312202Y1 (ko) | 조광장치 | |
| US4395637A (en) | Optically toggled latch-free normally off switch | |
| JP3006281B2 (ja) | 光結合型リレー回路 | |
| Das et al. | Light-Triggered, Ultrafast Gate Driver Empowered by GaN Buffer for High Power SiC Module | |
| JP2004304708A (ja) | 光電流・電圧変換回路 |