JPH0467824B2 - - Google Patents
Info
- Publication number
- JPH0467824B2 JPH0467824B2 JP60501158A JP50115885A JPH0467824B2 JP H0467824 B2 JPH0467824 B2 JP H0467824B2 JP 60501158 A JP60501158 A JP 60501158A JP 50115885 A JP50115885 A JP 50115885A JP H0467824 B2 JPH0467824 B2 JP H0467824B2
- Authority
- JP
- Japan
- Prior art keywords
- transmitting
- data
- signal
- synchronization signal
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
- Communication Control (AREA)
- Time-Division Multiplex Systems (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Dc Digital Transmission (AREA)
- Mobile Radio Communication Systems (AREA)
- Silicon Polymers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
Description
技術分野
本発明は広帯域デイジタル伝送方式に関する。
背景技術
電話装置は、多数の時分割多重化されたチヤネ
ルでデイジタル情報を伝送することができるが、
このような装置では、一つのチヤネルで伝送でき
るデイジタルデータの最大速度が、例えば64キロ
ビツト毎秒に制限される。そこで、低速のチヤネ
ルを並列に組み合わせて高速のデータを伝送する
方法が考えられている。
ルでデイジタル情報を伝送することができるが、
このような装置では、一つのチヤネルで伝送でき
るデイジタルデータの最大速度が、例えば64キロ
ビツト毎秒に制限される。そこで、低速のチヤネ
ルを並列に組み合わせて高速のデータを伝送する
方法が考えられている。
しかし、公衆交換デイジタル通信網では、多重
チヤネルの送信源から等しい遅延で多重チヤネル
の相手先に接続することを保証できない。さら
に、クロスオーバ交換機では、相手先のすべての
チヤネルが送信源の対応するチヤネルに接続され
るわけではない。
チヤネルの送信源から等しい遅延で多重チヤネル
の相手先に接続することを保証できない。さら
に、クロスオーバ交換機では、相手先のすべての
チヤネルが送信源の対応するチヤネルに接続され
るわけではない。
したがつて、高速で効果的にデータ伝送を行う
ために、これらの遅延を等化する必要があり、交
錯した接続を再配列する必要がある。
ために、これらの遅延を等化する必要があり、交
錯した接続を再配列する必要がある。
本発明は、複数の通信チヤネルに分配されたデ
ータを受信側で適切に再構成できる広帯域デイジ
タル伝送方法および装置を提供することを目的と
する。
ータを受信側で適切に再構成できる広帯域デイジ
タル伝送方法および装置を提供することを目的と
する。
発明の開示
本発明の第一の観点は広帯域デイジタル伝送装
置であり、一つのデータストリーム中のデータを
整数Ｎ個の異なる出力に分配する分配器と、この
分配器のＮ個の出力を長距離通信網の別々の通信
チヤネルを介して送信する発呼部と、この発呼部
に上記別々の通信チヤネルを介して接続される受
信部と、この受信部が上記別々の通信チヤネルか
ら受信したデータをその分配前の形状のデータス
トリームに再構成する再構成器と、この再構成器
と上記受信部との間のＮ個の信号経路にそれぞれ
挿入された可変遅延手段と、この可変遅延手段の
遅延量を信号経路毎に調整して上記別々の通信チ
ヤネルの伝送時間を等化する制御部とを備えた広
帯域デイジタル伝送装置において、上記発呼部
は、データストリームの伝送を開始する前の初期
伝送期間に、上記通信チヤネルのそれぞれに同期
信号列を送信する手段を含み、上記制御部は、上
記初期伝送期間中に上記再構成器により再構成さ
れた同期信号列を用いて上記可変遅延手段を調整
する帰還手段を含むことを特徴とする。
置であり、一つのデータストリーム中のデータを
整数Ｎ個の異なる出力に分配する分配器と、この
分配器のＮ個の出力を長距離通信網の別々の通信
チヤネルを介して送信する発呼部と、この発呼部
に上記別々の通信チヤネルを介して接続される受
信部と、この受信部が上記別々の通信チヤネルか
ら受信したデータをその分配前の形状のデータス
トリームに再構成する再構成器と、この再構成器
と上記受信部との間のＮ個の信号経路にそれぞれ
挿入された可変遅延手段と、この可変遅延手段の
遅延量を信号経路毎に調整して上記別々の通信チ
ヤネルの伝送時間を等化する制御部とを備えた広
帯域デイジタル伝送装置において、上記発呼部
は、データストリームの伝送を開始する前の初期
伝送期間に、上記通信チヤネルのそれぞれに同期
信号列を送信する手段を含み、上記制御部は、上
記初期伝送期間中に上記再構成器により再構成さ
れた同期信号列を用いて上記可変遅延手段を調整
する帰還手段を含むことを特徴とする。
本発明の第二の観点は、上述のデイジタルデー
タ伝送を双方向に行う装置であり、長距離通信網
を介して互いに接続される二つの送受信端を備
え、この二つの送受信端には、一つのデータスト
リーム中のデータを整数Ｎ個の異なる出力に分配
する分配器と、この分配器のＮ個の出力を別々の
通信チヤネルを介して相手側の送受信端に送信す
る発呼部と、相手側の送受信端に別々の通信チヤ
ネルを介して接続される受信部と、この受信部が
受信したデータをその分配前の形状のデータスト
リームに再構成する再構成器と、この再構成器と
上記受信部との間のＮ個の信号経路にそれぞれ挿
入された可変遅延手段と、この可変遅延手段の遅
延量を信号経路毎に調整して通信チヤネルの伝送
時間を等化する制御部とがそれぞれ設けられた広
帯域デイジタル伝送装置において、上記発呼部
は、データストリームの伝送を開始する前の初期
伝送期間に、相手側の送受信端との間に設定され
たＮ個の通信チヤネルのそれぞれに同期信号列を
送信する手段を含み、上記制御部は、上記初期伝
送期間中に上記再構成器により再構成された同期
信号列を用いて上記可変遅延手段を調整する帰還
手段と、同期信号列が正しく再構成されたことを
検出したとき、自分と同じ送受信端に設けられた
発呼部に対して、同期が確立されたことを相手側
の送受信端に通知する信号の送信を命令する手段
とを含むことを特徴とする。
タ伝送を双方向に行う装置であり、長距離通信網
を介して互いに接続される二つの送受信端を備
え、この二つの送受信端には、一つのデータスト
リーム中のデータを整数Ｎ個の異なる出力に分配
する分配器と、この分配器のＮ個の出力を別々の
通信チヤネルを介して相手側の送受信端に送信す
る発呼部と、相手側の送受信端に別々の通信チヤ
ネルを介して接続される受信部と、この受信部が
受信したデータをその分配前の形状のデータスト
リームに再構成する再構成器と、この再構成器と
上記受信部との間のＮ個の信号経路にそれぞれ挿
入された可変遅延手段と、この可変遅延手段の遅
延量を信号経路毎に調整して通信チヤネルの伝送
時間を等化する制御部とがそれぞれ設けられた広
帯域デイジタル伝送装置において、上記発呼部
は、データストリームの伝送を開始する前の初期
伝送期間に、相手側の送受信端との間に設定され
たＮ個の通信チヤネルのそれぞれに同期信号列を
送信する手段を含み、上記制御部は、上記初期伝
送期間中に上記再構成器により再構成された同期
信号列を用いて上記可変遅延手段を調整する帰還
手段と、同期信号列が正しく再構成されたことを
検出したとき、自分と同じ送受信端に設けられた
発呼部に対して、同期が確立されたことを相手側
の送受信端に通知する信号の送信を命令する手段
とを含むことを特徴とする。
本発明の第三の観点は広帯域デイジタル伝送方
法であり、送信端と受信端との間に長距離通信網
を経由して整数Ｎ個の通信チヤネルを確立する第
一のステツプと、データストリームの伝送を開始
する前の初期伝送期間に上記Ｎ個の通信チヤネル
のそれぞれの伝送時間差を判定する第二のステツ
プと、この第二のステツプで判定された伝送時間
差に基づいて、上記受信端において上記Ｎ個の通
信チヤネルのそれぞれの伝送時間を等化する第三
のステツプと、上記送信端において、一つのデー
タストリームをＮ個のストリームに分配し、その
Ｎ個のストリームを上記Ｎ個の通信チヤネルで
別々に伝送する第四のステツプと、上記受信端に
おいて、受信したＮ個のストリームを一つのデー
タストリームに再構成する第五のステツプとを含
む広帯域デイジタル伝送方法において、上記第二
のステツプは、上記送信端から上記Ｎ個の通信チ
ヤネルのそれぞれに同期信号列を送信するステツ
プと、上記受信端においてこの同期信号列のＮ個
のストリームを一つのデータストリームに再構成
するステツプと、これにより再構成された一つの
データストリーム中の同期信号から各チヤネルの
伝送時間の差を判定するステツプとを含むことを
特徴とする。
法であり、送信端と受信端との間に長距離通信網
を経由して整数Ｎ個の通信チヤネルを確立する第
一のステツプと、データストリームの伝送を開始
する前の初期伝送期間に上記Ｎ個の通信チヤネル
のそれぞれの伝送時間差を判定する第二のステツ
プと、この第二のステツプで判定された伝送時間
差に基づいて、上記受信端において上記Ｎ個の通
信チヤネルのそれぞれの伝送時間を等化する第三
のステツプと、上記送信端において、一つのデー
タストリームをＮ個のストリームに分配し、その
Ｎ個のストリームを上記Ｎ個の通信チヤネルで
別々に伝送する第四のステツプと、上記受信端に
おいて、受信したＮ個のストリームを一つのデー
タストリームに再構成する第五のステツプとを含
む広帯域デイジタル伝送方法において、上記第二
のステツプは、上記送信端から上記Ｎ個の通信チ
ヤネルのそれぞれに同期信号列を送信するステツ
プと、上記受信端においてこの同期信号列のＮ個
のストリームを一つのデータストリームに再構成
するステツプと、これにより再構成された一つの
データストリーム中の同期信号から各チヤネルの
伝送時間の差を判定するステツプとを含むことを
特徴とする。
本発明の第四の観点は上述の広帯域デイジタル
伝送方法を双方向に行う方法であり、二つの送受
信端の間の双方向にそれぞれ長距離通信網を経由
して整数Ｎ個の通信チヤネルを確立する第一のス
テツプと、データストリームの伝送を開始する前
の初期伝送期間に、上記二つの送受信端の間の双
方でそれぞれ、Ｎ個の通信チヤネルにそれぞれ同
期信号列を送信する第二のステツプと、上記二つ
の送受信端のそれぞれにおいて、受信したＮ個の
ストリームを一つのデータストリームに再構成す
る第三のステツプと、上記二つの送受信端のそれ
ぞれにおいて、再構成されたデータストリーム中
の同期信号列から、それぞれが受信したＮ個の通
信チヤネルの伝送時間の差を判定する第四のステ
ツプと、その伝送時間を等化する第五のステツプ
と、受信したＮ個のストリームが正しく再構成さ
れたことを示す信号を相手の送受信端に伝送する
第六のステツプと、受信したＮ個のストリームが
正しく再構成された最初の送受信端において、相
手の送受信端からストリームが正しく再構成され
たことを示す信号を受信したことを判定する第七
のステツプと、この最初の送受信端において、デ
ータをＮ個のストリームに周期的に分配してそれ
をＮ個の通信チヤネルに一つずつ送信する第八の
ステツプと、この最初の送受信端の相手の送受信
端において、同期信号の受信が終了したことを検
出してデータの分配および送信を開始する第九の
ステツプとを含むことを特徴とする。
伝送方法を双方向に行う方法であり、二つの送受
信端の間の双方向にそれぞれ長距離通信網を経由
して整数Ｎ個の通信チヤネルを確立する第一のス
テツプと、データストリームの伝送を開始する前
の初期伝送期間に、上記二つの送受信端の間の双
方でそれぞれ、Ｎ個の通信チヤネルにそれぞれ同
期信号列を送信する第二のステツプと、上記二つ
の送受信端のそれぞれにおいて、受信したＮ個の
ストリームを一つのデータストリームに再構成す
る第三のステツプと、上記二つの送受信端のそれ
ぞれにおいて、再構成されたデータストリーム中
の同期信号列から、それぞれが受信したＮ個の通
信チヤネルの伝送時間の差を判定する第四のステ
ツプと、その伝送時間を等化する第五のステツプ
と、受信したＮ個のストリームが正しく再構成さ
れたことを示す信号を相手の送受信端に伝送する
第六のステツプと、受信したＮ個のストリームが
正しく再構成された最初の送受信端において、相
手の送受信端からストリームが正しく再構成され
たことを示す信号を受信したことを判定する第七
のステツプと、この最初の送受信端において、デ
ータをＮ個のストリームに周期的に分配してそれ
をＮ個の通信チヤネルに一つずつ送信する第八の
ステツプと、この最初の送受信端の相手の送受信
端において、同期信号の受信が終了したことを検
出してデータの分配および送信を開始する第九の
ステツプとを含むことを特徴とする。
発明を実施するための最良の形態
第１図はデータストリームをＮ＝６個の通信チ
ヤネルに分けて伝送する装置の例を示すブロツク
構成図である。
ヤネルに分けて伝送する装置の例を示すブロツク
構成図である。
この装置は、384キロビツト毎秒で発生するデ
ータを一般的な電話通信網を利用して伝送する。
一般的な電話通信網では、通常、一つの通信チヤ
ネルが約64キロビツト毎秒で発生するデータを取
り扱うことができる。
ータを一般的な電話通信網を利用して伝送する。
一般的な電話通信網では、通常、一つの通信チヤ
ネルが約64キロビツト毎秒で発生するデータを取
り扱うことができる。
本装置では、最初に、384キロビツト毎秒で発
生するデータを処理して、それぞれのストリーム
に64キロビツト毎秒でデータが発生するように、
連続するデータのブロツクを６個のストリームに
周期的に分配する。このとき、６個の通信チヤネ
ルが電話通信網上に確立され、それぞれのストリ
ームが６個のチヤネルの一つを通して供給され
る。
生するデータを処理して、それぞれのストリーム
に64キロビツト毎秒でデータが発生するように、
連続するデータのブロツクを６個のストリームに
周期的に分配する。このとき、６個の通信チヤネ
ルが電話通信網上に確立され、それぞれのストリ
ームが６個のチヤネルの一つを通して供給され
る。
６個のチヤネルの他端で受信されたデータは、
元の形状すなわち384キロビツト毎秒の単一の信
号ストリームに再構成される。
元の形状すなわち384キロビツト毎秒の単一の信
号ストリームに再構成される。
伝送すべきデータストリームのビツト速度が
個々のチヤネルの伝送ビツト速度の総和と異なる
場合には、分配前のストリームに処理（例えば付
加的なビツトの挿入）を行い、所望の伝送速度の
総和に等しい速度にする。付加されたビツトは伝
送後に除去する。
個々のチヤネルの伝送ビツト速度の総和と異なる
場合には、分配前のストリームに処理（例えば付
加的なビツトの挿入）を行い、所望の伝送速度の
総和に等しい速度にする。付加されたビツトは伝
送後に除去する。
また、データを周期的にブロツクに分配するの
ではなく、個々のビツトに分配することがより単
純である。
ではなく、個々のビツトに分配することがより単
純である。
第１図に示した装置は、異なるチヤネルの経路
長が等しく、異なるチヤネルの区別が既知である
状況で使用する。データを順方向および逆方向に
伝送できる。
長が等しく、異なるチヤネルの区別が既知である
状況で使用する。データを順方向および逆方向に
伝送できる。
順方向にデータを伝送するために、送信源２は
384キロビツト毎秒の速度でデータを供給する。
電子交換子（コミユテータ）で構成された分配器
４は、送信源２からの出力のビツトで構成された
連続するブロツクを、周期的に６個の異なるスト
リームに分配する。各々のストリームのブロツク
は、一時的に記憶装置（図示せず）に蓄えられ、
64キロビツト毎秒のビツト速度でクロツクに同期
して読み出される。
384キロビツト毎秒の速度でデータを供給する。
電子交換子（コミユテータ）で構成された分配器
４は、送信源２からの出力のビツトで構成された
連続するブロツクを、周期的に６個の異なるスト
リームに分配する。各々のストリームのブロツク
は、一時的に記憶装置（図示せず）に蓄えられ、
64キロビツト毎秒のビツト速度でクロツクに同期
して読み出される。
発呼部６は、動作時に、６個の異なる電話チヤ
ネル８ないし１８を介して、受信部２０との接続
を確立する。一旦接続が確立されると、分配器４
からの６個のストリームに分配されたデータが、
６個のチヤネルを用いて供給される。再構成器３
４は、６個のストリームのデータを受信し、この
データを元の形状に再構成する。再構成器３４
は、それぞれのストリームのブロツクを蓄えるた
めの一連のメモリ（図示せず）と、連続するメモ
リから384キロビツト毎秒でデータブロツクを引
き出すための電子交換子（図示せず）とを備えて
いる。
ネル８ないし１８を介して、受信部２０との接続
を確立する。一旦接続が確立されると、分配器４
からの６個のストリームに分配されたデータが、
６個のチヤネルを用いて供給される。再構成器３
４は、６個のストリームのデータを受信し、この
データを元の形状に再構成する。再構成器３４
は、それぞれのストリームのブロツクを蓄えるた
めの一連のメモリ（図示せず）と、連続するメモ
リから384キロビツト毎秒でデータブロツクを引
き出すための電子交換子（図示せず）とを備えて
いる。
逆方向にデータを伝送するために、順方向の伝
送に用いたと同等の構成要素を使用する。同様の
構成要素については同一の参照番号で示すが、逆
方向の構成要素には符号Ａを付加する。
送に用いたと同等の構成要素を使用する。同様の
構成要素については同一の参照番号で示すが、逆
方向の構成要素には符号Ａを付加する。
第２図は本発明の実施例を示すブロツク構成図
である。
である。
この実施例装置は、通信チヤネルの相互の区別
はついているが、チヤネルが異なる交換機を経由
している等により、経路長が異なるような状況で
使用される。
はついているが、チヤネルが異なる交換機を経由
している等により、経路長が異なるような状況で
使用される。
第２図では、第１図における要素と同等の要素
を同じ参照番号で示す。
を同じ参照番号で示す。
図示したように、分配器４は、送信源２からの
出力を６個の別個のストリームに分配する。
出力を６個の別個のストリームに分配する。
発呼部１０６は、６個の異なるチヤネル１０８
ないし１１８を介して、受信部１２０との接続を
確立する。受信部１２０は、６個の異なるチヤネ
ルから、６個の可変遅延部２２ないし３２の対応
する一つを通して、信号を再構成器に供給する。
再構成器の出力は出力端子３６および６個の遅延
部２２ないし３２の遅延を制御する制御部３８に
供給される。
ないし１１８を介して、受信部１２０との接続を
確立する。受信部１２０は、６個の異なるチヤネ
ルから、６個の可変遅延部２２ないし３２の対応
する一つを通して、信号を再構成器に供給する。
再構成器の出力は出力端子３６および６個の遅延
部２２ないし３２の遅延を制御する制御部３８に
供給される。
装置の順方向および逆方向の経路は、同期のた
めに互いに連結される。したがつて、順方向経路
に用いられる制御部３８は、逆方向経路を経由し
て順方向経路の分配器４と通信する。実際上は、
制御部３８と逆方向経路の分配器４Ａとのリンク
および逆方向経路の制御部３８Ａと順方向経路の
分配器４とのリンクにより実現する。
めに互いに連結される。したがつて、順方向経路
に用いられる制御部３８は、逆方向経路を経由し
て順方向経路の分配器４と通信する。実際上は、
制御部３８と逆方向経路の分配器４Ａとのリンク
および逆方向経路の制御部３８Ａと順方向経路の
分配器４とのリンクにより実現する。
動作時には、発呼部１０６はデータを送信する
前に送信部１２０との接続を確立する。一度接続
が確立すると、発呼部は、例えば連続する数値０
ないし127のシーケンス等の所定のパターンの同
期信号を、それぞれのチヤネル１０８ないし１１
８に送信する。これらの同期信号は、遅延部２２
ないし３２および再構成器３４を通して供給さ
れ、信号出力に連結される。この出力は制御部３
８で監視され、制御部３８は分配器４と再構成器
３４との間の実効経路長を等化するように遅延部
２２ないし３２を変化させる。制御部３８は、再
構成器３４からの出力が、 ０、０、０、０、０、０ １、１、１、１、
１、１ ２、２、２、２、２、２… …127、127、127、127、127、127 のときにこの条件に達したと認識する。この条件
に達するとすぐに、制御部３８は逆方向経路を経
由して分配器４に信号を返送し、順方向経路の同
期が設定されていることを通知する。
前に送信部１２０との接続を確立する。一度接続
が確立すると、発呼部は、例えば連続する数値０
ないし127のシーケンス等の所定のパターンの同
期信号を、それぞれのチヤネル１０８ないし１１
８に送信する。これらの同期信号は、遅延部２２
ないし３２および再構成器３４を通して供給さ
れ、信号出力に連結される。この出力は制御部３
８で監視され、制御部３８は分配器４と再構成器
３４との間の実効経路長を等化するように遅延部
２２ないし３２を変化させる。制御部３８は、再
構成器３４からの出力が、 ０、０、０、０、０、０ １、１、１、１、
１、１ ２、２、２、２、２、２… …127、127、127、127、127、127 のときにこの条件に達したと認識する。この条件
に達するとすぐに、制御部３８は逆方向経路を経
由して分配器４に信号を返送し、順方向経路の同
期が設定されていることを通知する。
逆方向経路の同期を設定するために、連続する
128ないし255の数値のシーケンスで構成される同
期信号を、順方向経路を通して逆経路の分配器４
Ａに送信する。これは、前の０、１、２、３、
…、127のシーケンスに128を加えること、すなわ
ちバイト構成の同期信号の最上位ビツトである第
８ビツトを「１」にすることにより容易に実現で
きる。逆方向経路により遅延は順方向経路の場合
と同様に等化することができ、制御部３８Ａは、
再構成器３４Ａの出力が、 128、128、128、128、128、128 129、129、
129、129、129、129 …255、255、255、255、255、255 のときに等化されたことを認識する。この条件が
満たされると、制御部３８Ａは分配器４に信号を
送出し、使用者データの伝送を開始する。
128ないし255の数値のシーケンスで構成される同
期信号を、順方向経路を通して逆経路の分配器４
Ａに送信する。これは、前の０、１、２、３、
…、127のシーケンスに128を加えること、すなわ
ちバイト構成の同期信号の最上位ビツトである第
８ビツトを「１」にすることにより容易に実現で
きる。逆方向経路により遅延は順方向経路の場合
と同様に等化することができ、制御部３８Ａは、
再構成器３４Ａの出力が、 128、128、128、128、128、128 129、129、
129、129、129、129 …255、255、255、255、255、255 のときに等化されたことを認識する。この条件が
満たされると、制御部３８Ａは分配器４に信号を
送出し、使用者データの伝送を開始する。
この後、データは、再構成器３４に到達するま
で６個の別個のストリームで伝送され、再構成器
３４で元の形状に再構成されて出力端子３６に供
給される。
で６個の別個のストリームで伝送され、再構成器
３４で元の形状に再構成されて出力端子３６に供
給される。
一連の連続的な数値を同期信号とするのではな
く、同期信号を散在させることもできる。例え
ば、順方向経路の同期を最下位ビツトが「０」の
０、２、４、６、８、…、254の数値を用いて設
定し、一方、逆方向経路の同期を最下位ビツトが
「１」の１、３、５、７、…、255の数値を用いて
設定することもできる。この場合、同期信号とし
ては第８ビツトが「０」の０、２、４、６、８、
…、126と「１」の１、３、５、７、…、127を同
期信号として用い、順方向と逆方向とで同時に同
期を設定する。これは、一方から他方には第１ビ
ツトが「０」の信号を送り、他方では第一ビツト
を「１」に設定して返送すればよい。同期が確立
したときには、同期信号バイトの第８ビツトを
「１」にして分配器４，４Ａに返送する。
く、同期信号を散在させることもできる。例え
ば、順方向経路の同期を最下位ビツトが「０」の
０、２、４、６、８、…、254の数値を用いて設
定し、一方、逆方向経路の同期を最下位ビツトが
「１」の１、３、５、７、…、255の数値を用いて
設定することもできる。この場合、同期信号とし
ては第８ビツトが「０」の０、２、４、６、８、
…、126と「１」の１、３、５、７、…、127を同
期信号として用い、順方向と逆方向とで同時に同
期を設定する。これは、一方から他方には第１ビ
ツトが「０」の信号を送り、他方では第一ビツト
を「１」に設定して返送すればよい。同期が確立
したときには、同期信号バイトの第８ビツトを
「１」にして分配器４，４Ａに返送する。
このようにすれば、順方向と逆方向とで同時に
同期を確立することができる。
同期を確立することができる。
すなわち、双方の経路で共に同期が確立してい
ない場合には、分配器４は０、２、４、…、126
のシーケンスを発生し、分配器４Ａは１、３、
５、…、127のシーケンスを発生する。この時点
では双方ともに第８ビツトが「０」となつてい
る。どちらか一方の位置の制御部が、他方の位置
からの経路に正しい同期が設定されたことを検出
すると、その他方の位置に第８ビツトが「１」の
同期信号を送信する。第８ビツトが「１」の同期
信号バイトを受信した側の制御部は、受信した同
期信号バイトを相手側の位置に返送する。
ない場合には、分配器４は０、２、４、…、126
のシーケンスを発生し、分配器４Ａは１、３、
５、…、127のシーケンスを発生する。この時点
では双方ともに第８ビツトが「０」となつてい
る。どちらか一方の位置の制御部が、他方の位置
からの経路に正しい同期が設定されたことを検出
すると、その他方の位置に第８ビツトが「１」の
同期信号を送信する。第８ビツトが「１」の同期
信号バイトを受信した側の制御部は、受信した同
期信号バイトを相手側の位置に返送する。
自分宛ての方向で同期が確立されていると制御
部が認識している場合には、受信した同期信号バ
イトの第８ビツトが「１」であり、それが自分自
身の送信した同期信号バイトと所定時間以内のず
れで同一（第１ビツトを除く）であるときに、双
方向の経路の同期が設定されたことを検知する。
これにより使用者データの伝送が可能となる。
部が認識している場合には、受信した同期信号バ
イトの第８ビツトが「１」であり、それが自分自
身の送信した同期信号バイトと所定時間以内のず
れで同一（第１ビツトを除く）であるときに、双
方向の経路の同期が設定されたことを検知する。
これにより使用者データの伝送が可能となる。
自分宛ての方向で同期が確立されていることを
制御部が認識している場合に、受信した同期信号
バイトの第８ビツトが立つて（「１」となつて）
いないとすると、相手側への方向ではまだ正しい
再構成が行われていないことになる。そこで、そ
の制御部は、関連する（同じ位置に配置された）
発呼部に、その同期信号内の第ビツトを立てて送
信するように命令する。相手側の制御部では、第
８ビツトが立つている同期信号バイトが正しく再
構成されることにより、双方の経路で正しい再構
成が行われていることを知り、その関連する発呼
部に使用者データの送信を開始するように命令す
る。
制御部が認識している場合に、受信した同期信号
バイトの第８ビツトが立つて（「１」となつて）
いないとすると、相手側への方向ではまだ正しい
再構成が行われていないことになる。そこで、そ
の制御部は、関連する（同じ位置に配置された）
発呼部に、その同期信号内の第ビツトを立てて送
信するように命令する。相手側の制御部では、第
８ビツトが立つている同期信号バイトが正しく再
構成されることにより、双方の経路で正しい再構
成が行われていることを知り、その関連する発呼
部に使用者データの送信を開始するように命令す
る。
相手からのデータについて正しく再構成できる
ことを認識している制御部は、第８ビツトが
「０」の信号を受信すると、同期信号が終了した
として、そのデータを受信するとともに、その関
連する発呼部に使用者データの伝送の開始を命令
する。
ことを認識している制御部は、第８ビツトが
「０」の信号を受信すると、同期信号が終了した
として、そのデータを受信するとともに、その関
連する発呼部に使用者データの伝送の開始を命令
する。
以上の動作を第２図の一つの方向、すなわち発
呼部１０６が同期手続きを初期化する場合につい
て説明する。
呼部１０６が同期手続きを初期化する場合につい
て説明する。
この場合、発呼部１０６は、同期信号のシーケ
ンスを順方向経路に送る。信号シーケンスの数値
は０、２、４、…、126、すなわち第１ビツトを
「０」に保つて第２ないし第７ビツトを使用した
二値の値である。受信端でこの同期信号を受け取
ると、分配器４Ａは、その信号の数値を逆方向経
路に送出する。ただし、第８ビツトを「０」、第
１ビツトを「１」にする。したがつて、同期信号
の戻りシーケンスの数値は、１、３、５、…、
127となる。
ンスを順方向経路に送る。信号シーケンスの数値
は０、２、４、…、126、すなわち第１ビツトを
「０」に保つて第２ないし第７ビツトを使用した
二値の値である。受信端でこの同期信号を受け取
ると、分配器４Ａは、その信号の数値を逆方向経
路に送出する。ただし、第８ビツトを「０」、第
１ビツトを「１」にする。したがつて、同期信号
の戻りシーケンスの数値は、１、３、５、…、
127となる。
制御部３８が正しく再構成されたシーケンス
000000 222222 444444…を認識すると、「正しい
再構成が得られた」ことを示す信号を発呼部１０
６に返送する。これは、戻り同期信号の第８ビツ
トを「１」に設定することにより行われる。した
がつて、その数値は129、131、133、…、255とな
る。
000000 222222 444444…を認識すると、「正しい
再構成が得られた」ことを示す信号を発呼部１０
６に返送する。これは、戻り同期信号の第８ビツ
トを「１」に設定することにより行われる。した
がつて、その数値は129、131、133、…、255とな
る。
制御部３８Ａが可変遅延部２２Ａないし３２Ａ
を適切に調整し、正しく再構成されたシーケンス
が得られると、第８ビツトが「１」であることを
観測でき、順方向と逆方向との双方の経路がうま
く同期してデータ伝送を開始できることがわか
る。
を適切に調整し、正しく再構成されたシーケンス
が得られると、第８ビツトが「１」であることを
観測でき、順方向と逆方向との双方の経路がうま
く同期してデータ伝送を開始できることがわか
る。
制御部３８は、受信同期信号がなくなると、即
座にデータ伝送を開始させる。順方向経路は正し
く同期した最初の経路であり、その経路から同期
信号がなくなることは、逆方向の経路でも同期が
確立されたことを示すことになる。
座にデータ伝送を開始させる。順方向経路は正し
く同期した最初の経路であり、その経路から同期
信号がなくなることは、逆方向の経路でも同期が
確立されたことを示すことになる。
別の構成として、順方向と逆方向との双方の経
路で同一の同期信号を使用して同時に同期させる
こともできる。その場合には、第８ビツトが立つ
ている同期信号を正しく再構成できたことを認識
した制御部が、その関連する発呼部に、その同期
バイトの８番目のビツトを立てて返送するように
命令する。この結果、相手の制御部、すなわち先
に同期を確立している制御部は、受信した同期信
号バイトが自分の側の発呼部から送信された同期
バイトと同じであることを検出し、データ伝送を
開始させる。
路で同一の同期信号を使用して同時に同期させる
こともできる。その場合には、第８ビツトが立つ
ている同期信号を正しく再構成できたことを認識
した制御部が、その関連する発呼部に、その同期
バイトの８番目のビツトを立てて返送するように
命令する。この結果、相手の制御部、すなわち先
に同期を確立している制御部は、受信した同期信
号バイトが自分の側の発呼部から送信された同期
バイトと同じであることを検出し、データ伝送を
開始させる。
すなわち、一方の位置から同期信号として数値
１、２、３…を送信すると、相手側ではそれをそ
のまま返送する。制御部３８，３８Ａは、正しい
再構成状態に達すると、その対応する分配器に第
８ビツトを「１」に設定するように命令する。さ
らに、受信同期信号が自分側から送信したものと
同じか否かを検査する。最初に正しい再構成状態
に達した制御部は、０、１、２…のシーケンスに
対して、発呼部から128、129、130…を送信させ
る。このシーケンスを受け取つた側では、そのシ
ーケンスを用いて正しい再構成状態に達し、同期
信号の第８ビツトを「１」に設定するように発呼
部に命令する。これにより、双方が同じ同期信号
を送信するようになり、双方向に同期が確立され
たことを知ることができる。
１、２、３…を送信すると、相手側ではそれをそ
のまま返送する。制御部３８，３８Ａは、正しい
再構成状態に達すると、その対応する分配器に第
８ビツトを「１」に設定するように命令する。さ
らに、受信同期信号が自分側から送信したものと
同じか否かを検査する。最初に正しい再構成状態
に達した制御部は、０、１、２…のシーケンスに
対して、発呼部から128、129、130…を送信させ
る。このシーケンスを受け取つた側では、そのシ
ーケンスを用いて正しい再構成状態に達し、同期
信号の第８ビツトを「１」に設定するように発呼
部に命令する。これにより、双方が同じ同期信号
を送信するようになり、双方向に同期が確立され
たことを知ることができる。
制御部は、発呼部が第８ビツトを「１」にして
送信している状態で同期信号の到来がなくなつた
ときには、または、受信シーケンスと送信シーケ
ンスとが同一であるとき、データ伝送を開始させ
る。
送信している状態で同期信号の到来がなくなつた
ときには、または、受信シーケンスと送信シーケ
ンスとが同一であるとき、データ伝送を開始させ
る。
他のチヤネルとの区別が不明であり、チヤネル
により経路長が異なる状況では、第２図の発呼部
１０６、受信機１２０および制御部３８を変更す
る必要がある。
により経路長が異なる状況では、第２図の発呼部
１０６、受信機１２０および制御部３８を変更す
る必要がある。
発呼部１０６を変更し、初期発呼期間中に発呼
部が発生した符号信号に、同期情報だけでなくラ
イン識別情報を含ませる。
部が発生した符号信号に、同期情報だけでなくラ
イン識別情報を含ませる。
それぞれのチヤネル１０８ないし１１８は、連
続するデータのブロツクを受け取る。それぞれの
データのブロツクでは、一つ置きのデータ項目で
特定のチヤネルを識別し、それぞれの間に挿入さ
れたデータ項目が０から127の128個のタイミング
信号の対応する一つにより構成される。
続するデータのブロツクを受け取る。それぞれの
データのブロツクでは、一つ置きのデータ項目で
特定のチヤネルを識別し、それぞれの間に挿入さ
れたデータ項目が０から127の128個のタイミング
信号の対応する一つにより構成される。
したがつて１ブロツクのデータは、
Ｎ、０、Ｎ、１、Ｎ、２、Ｎ、３、Ｎ、４、
Ｎ、５、Ｎ、６、Ｎ、７、 …、Ｎ、126、Ｎ、127 となる。ここで、Ｎは使用する特定のチヤネルに
依存する０ないし５の数値であり、０ないし127
はタイミング信号である。
Ｎ、５、Ｎ、６、Ｎ、７、 …、Ｎ、126、Ｎ、127 となる。ここで、Ｎは使用する特定のチヤネルに
依存する０ないし５の数値であり、０ないし127
はタイミング信号である。
受信部１２０を、それぞれのラインに沿つた符
号信号を監視し、異なるチヤネルを識別し、異な
るチヤネルを正しい周期的順序で遅延部２２ない
し３２を通して再構成器３４に接続するように変
更する。再構成器３４は異なるチヤネルからの符
号信号を連結し、再連結された信号は制御部３８
により監視される。再連結された信号のデータの
順番に応じて、再連結された信号内のデータが所
定の順番になるまで制御部３８がそれぞれの遅延
部３３により遅延を変化させるように、制御部３
８を変更する。
号信号を監視し、異なるチヤネルを識別し、異な
るチヤネルを正しい周期的順序で遅延部２２ない
し３２を通して再構成器３４に接続するように変
更する。再構成器３４は異なるチヤネルからの符
号信号を連結し、再連結された信号は制御部３８
により監視される。再連結された信号のデータの
順番に応じて、再連結された信号内のデータが所
定の順番になるまで制御部３８がそれぞれの遅延
部３３により遅延を変化させるように、制御部３
８を変更する。
６個のデータ項目で構成される一つ置きのグル
ープのそれぞれが、チヤネルが正しい周期的順番
すなわち０、１、２、３、４、５の順番であるこ
とを示し、これらの間に挿入された６個のデータ
項目のグループのそれぞれが、正しい信号同期が
設定されたこと、すなわち ０、０、０、０、０、０、 １、１、１、１、
１、１、 …、127、127、127、127、127、127 となつたことを示す場合には、データが所定の順
番になつている。したがつて、再結合された信号
は、 ０、０、０、０、０、０、 ０、１、２、３、
４、５、 １、１、１、１、１、１、 ０、１、２、３、
４、５、 ２、２、２、２、２、２、…、 …、０、１、２、３、４、５、 127、127、127、127、127、127 ０、１、２、
３、４、５ として現れる。
ープのそれぞれが、チヤネルが正しい周期的順番
すなわち０、１、２、３、４、５の順番であるこ
とを示し、これらの間に挿入された６個のデータ
項目のグループのそれぞれが、正しい信号同期が
設定されたこと、すなわち ０、０、０、０、０、０、 １、１、１、１、
１、１、 …、127、127、127、127、127、127 となつたことを示す場合には、データが所定の順
番になつている。したがつて、再結合された信号
は、 ０、０、０、０、０、０、 ０、１、２、３、
４、５、 １、１、１、１、１、１、 ０、１、２、３、
４、５、 ２、２、２、２、２、２、…、 …、０、１、２、３、４、５、 127、127、127、127、127、127 ０、１、２、
３、４、５ として現れる。
データが正しい所定の順番に再構成されるとす
ぐに、変更された制御部３８は、同期および逆方
向経路の順番設定を開始するための信号を、逆方
向経路を経由して分配器４に送出する。これが完
了すると、分配器４に伝送可能になつたことが通
知され、データが、送信源２から伝送され、６個
のチヤネルに分配され、再構成され、出力端子３
６に供給される。
ぐに、変更された制御部３８は、同期および逆方
向経路の順番設定を開始するための信号を、逆方
向経路を経由して分配器４に送出する。これが完
了すると、分配器４に伝送可能になつたことが通
知され、データが、送信源２から伝送され、６個
のチヤネルに分配され、再構成され、出力端子３
６に供給される。
順方向と逆方向との双方の経路で順番が設定さ
れ同期がとられて６個の通信のチヤネルが一旦確
立されると、データをチヤネルに沿つて双方向に
伝送することができる。
れ同期がとられて６個の通信のチヤネルが一旦確
立されると、データをチヤネルに沿つて双方向に
伝送することができる。
データを伝送するためにチヤネルを６個だけ使
用するのは一例であり、必要に応じて６個より多
くても少なくてもよい。例えば、全体で２メガビ
ツト毎秒で伝送するには、30チヤネルを用いる。
これらのチヤネルには０ないし29の番号を付け
る。遅延部としては、８ビツトの遅延を挿入また
は除去できるシフトレジスタを用いることが望ま
しい。
用するのは一例であり、必要に応じて６個より多
くても少なくてもよい。例えば、全体で２メガビ
ツト毎秒で伝送するには、30チヤネルを用いる。
これらのチヤネルには０ないし29の番号を付け
る。遅延部としては、８ビツトの遅延を挿入また
は除去できるシフトレジスタを用いることが望ま
しい。
他の変更例として、通信チヤネルがすべて確立
されていることを受信機で検査できるように、発
呼部で符号化された伝送信号にチヤネルの数を示
す信号を挿入してもよい。これは、入力データ速
度が64キロビツト毎秒の整数倍でないとき、およ
びチエツク信号を予備容量で伝送するときに便利
である。これとは別に、チエツク信号（パイロツ
ト信号ともいう）が時間とともに所定の方法で変
化することができ、分配器４を、所定の順序でチ
エツク信号のビツトをデータストリーム中に挿入
する構成にすることもできる。この場合には、制
御部３８は、再構成されたデータストリーム中の
チエツク信号を識別し、チエツク信号のビツトが
出力信号に現れることを防ぐように構成される。
これは、出力信号の単純なゲートまたは再構成器
３４の制御により実現できる。
されていることを受信機で検査できるように、発
呼部で符号化された伝送信号にチヤネルの数を示
す信号を挿入してもよい。これは、入力データ速
度が64キロビツト毎秒の整数倍でないとき、およ
びチエツク信号を予備容量で伝送するときに便利
である。これとは別に、チエツク信号（パイロツ
ト信号ともいう）が時間とともに所定の方法で変
化することができ、分配器４を、所定の順序でチ
エツク信号のビツトをデータストリーム中に挿入
する構成にすることもできる。この場合には、制
御部３８は、再構成されたデータストリーム中の
チエツク信号を識別し、チエツク信号のビツトが
出力信号に現れることを防ぐように構成される。
これは、出力信号の単純なゲートまたは再構成器
３４の制御により実現できる。
制御部３８が受信チエツク信号のエラーを検出
したときには、制御部３８は、その分配器４Ａに
逆方向経路の同期および順番設定を開始するよう
に命令する。チエツク信号は同期および順番設定
の信号と異なるように選択されており、制御部３
８Ａは、受信したチエツク信号が間違つているこ
とを検出して、順方向の経路の同期および順番設
定を開始する。チエツク信号を伝送する予備容量
が無い場合には、リンクの質を監視せず、使用者
は、出力端子のエラー検出装置でその使用者の方
法により監視しなければならない。
したときには、制御部３８は、その分配器４Ａに
逆方向経路の同期および順番設定を開始するよう
に命令する。チエツク信号は同期および順番設定
の信号と異なるように選択されており、制御部３
８Ａは、受信したチエツク信号が間違つているこ
とを検出して、順方向の経路の同期および順番設
定を開始する。チエツク信号を伝送する予備容量
が無い場合には、リンクの質を監視せず、使用者
は、出力端子のエラー検出装置でその使用者の方
法により監視しなければならない。
第３Ａ図および第３Ｂ図は、第２図の広帯域デ
イジタルデータ伝送装置のさらに詳しいブロツク
構成図を示す。
イジタルデータ伝送装置のさらに詳しいブロツク
構成図を示す。
この装置はそれぞれの方向でデイジタル通信網
の６個のチヤネルを使用する。それぞれのチヤネ
ルは64キロビツト毎秒の速度でデータを伝送でき
るので、本装置は全体として384キロビツト毎秒
の速度でデータを取り扱うことができる。すなわ
ち、それぞれの方向に384キロビツト毎秒の仮想
チヤネルを提供する。
の６個のチヤネルを使用する。それぞれのチヤネ
ルは64キロビツト毎秒の速度でデータを伝送でき
るので、本装置は全体として384キロビツト毎秒
の速度でデータを取り扱うことができる。すなわ
ち、それぞれの方向に384キロビツト毎秒の仮想
チヤネルを提供する。
第３Ａ図および第３Ｂ図では、逆方向経路に使
用される構成要素は、順方向の経路に使用される
構成要素と同じものについて同じ参照番号を付け
ているが、Ａを付加して表示する。
用される構成要素は、順方向の経路に使用される
構成要素と同じものについて同じ参照番号を付け
ているが、Ａを付加して表示する。
図示したように、入力データは端子２から直列
並列変換器５０に供給される。変換器５０は並列
データをラツチする。送信メモリ５１は、変換器
５０からのデータを蓄え、これをさらにデータバ
ス線５２に送信する。送信メモリ制御部５４は変
換器５０に接続され、制御信号を送信メモリ５１
および制御バス線５６に送出する。それぞれが並
列データをラツチすることのできる６個の並列直
列変換器５８ないし６８は、それぞれバス線５
２，５６の双方に接続され、デイジタル通信網の
６個の異なるチヤネルに連結される。これらのチ
ヤネルのそれぞれは、対応する６個の直列並列変
換器７０ないし８０で終端される。それぞれの変
換器は、並列データをラツチし、二つの出力をも
ち、一方の出力は共通のデータバス線８２に接続
され、他方の出力は共通の制御バス線８４に接続
される。データは、共通のデータバス線から受信
メモリ８６および（並列データのラツチを行う）
並列直列変換器９０を通つて、出力端子３６に供
給される。受信メモリ制御部８８は受信メモリ８
６を制御する。
並列変換器５０に供給される。変換器５０は並列
データをラツチする。送信メモリ５１は、変換器
５０からのデータを蓄え、これをさらにデータバ
ス線５２に送信する。送信メモリ制御部５４は変
換器５０に接続され、制御信号を送信メモリ５１
および制御バス線５６に送出する。それぞれが並
列データをラツチすることのできる６個の並列直
列変換器５８ないし６８は、それぞれバス線５
２，５６の双方に接続され、デイジタル通信網の
６個の異なるチヤネルに連結される。これらのチ
ヤネルのそれぞれは、対応する６個の直列並列変
換器７０ないし８０で終端される。それぞれの変
換器は、並列データをラツチし、二つの出力をも
ち、一方の出力は共通のデータバス線８２に接続
され、他方の出力は共通の制御バス線８４に接続
される。データは、共通のデータバス線から受信
メモリ８６および（並列データのラツチを行う）
並列直列変換器９０を通つて、出力端子３６に供
給される。受信メモリ制御部８８は受信メモリ８
６を制御する。
インタフエイス制御部９６は、順方向経路の送
信メモリ制御部５４および逆方向経路のメモリ制
御部８８Ａに接続される。第二のインタフエイス
制御部９４は、順方向経路の受信メモリ制御部８
８および逆方向経路の送信メモリ制御部５４Ａに
接続される。
信メモリ制御部５４および逆方向経路のメモリ制
御部８８Ａに接続される。第二のインタフエイス
制御部９４は、順方向経路の受信メモリ制御部８
８および逆方向経路の送信メモリ制御部５４Ａに
接続される。
二つのインタフエイス制御部９６，９４は、デ
イジタル通信網の経路により互いに接続される。
イジタル通信網の経路により互いに接続される。
動作時には、384キロビツト毎秒のデータスト
リームが、端子２から直列並列変換器５０に供給
され、並列に変換され、これが送信メモリ５１に
蓄えられる。送信メモリ制御部５４は、メモリ５
１のシーケンシヤルな位置に蓄えられたデータを
読み出して構成したシーケンシヤルなバイトを蓄
え、データおよび制御バス線５２および５６を介
したメモリから並列直列変換器５８ないし６８へ
のデータのシーケンシヤルな転送を制御する。
リームが、端子２から直列並列変換器５０に供給
され、並列に変換され、これが送信メモリ５１に
蓄えられる。送信メモリ制御部５４は、メモリ５
１のシーケンシヤルな位置に蓄えられたデータを
読み出して構成したシーケンシヤルなバイトを蓄
え、データおよび制御バス線５２および５６を介
したメモリから並列直列変換器５８ないし６８へ
のデータのシーケンシヤルな転送を制御する。
６個の直列並列変換器７０ないし８０は、伝送
されたデータを受信し、受信したデータをデータ
バス線８２を介して受信メモリ８６に供給する。
受信メモリ制御部８８は、受信メモリ８６から並
列直列変換器９０を介して出力端子３６へのデー
タの伝送を制御する。
されたデータを受信し、受信したデータをデータ
バス線８２を介して受信メモリ８６に供給する。
受信メモリ制御部８８は、受信メモリ８６から並
列直列変換器９０を介して出力端子３６へのデー
タの伝送を制御する。
インタフエイス制御部９４は、受信メモリ制御
部８８をプログラム制御し、受信データを現在の
シーケンスに従つて並列直列変換器９０に伝送す
る構成である。したがつて、受信メモリ８６は受
信データを一時的に蓄え、これにより変換器への
伝送の順序がメモリ８６によるデータ受信の順番
と異なることを許容することができる。
部８８をプログラム制御し、受信データを現在の
シーケンスに従つて並列直列変換器９０に伝送す
る構成である。したがつて、受信メモリ８６は受
信データを一時的に蓄え、これにより変換器への
伝送の順序がメモリ８６によるデータ受信の順番
と異なることを許容することができる。
発呼が開始するときには、デイジタル通信網の
送信源インタフエイスにおけるインタフエイス制
御部９６は、最初に通信網に６つの発呼を発生
し、64キロビツト毎秒のチヤネルを６個獲得す
る。接続が確立したとき、Ｎ、１、Ｎ、２、Ｎ、
３、の形状に並んだシーケンスが、送信制御部５
４により送信メモリに書き込まれる。このシーケ
ンスは、初期化の間、６個のチヤネルにわたつて
繰り返し伝送される。この段階では、メモリ５１
は384キロビツト毎秒のデータチヤネルには接続
されていない。
送信源インタフエイスにおけるインタフエイス制
御部９６は、最初に通信網に６つの発呼を発生
し、64キロビツト毎秒のチヤネルを６個獲得す
る。接続が確立したとき、Ｎ、１、Ｎ、２、Ｎ、
３、の形状に並んだシーケンスが、送信制御部５
４により送信メモリに書き込まれる。このシーケ
ンスは、初期化の間、６個のチヤネルにわたつて
繰り返し伝送される。この段階では、メモリ５１
は384キロビツト毎秒のデータチヤネルには接続
されていない。
応答インタフエイスでは、インタフエイス制御
部９４がメモリ制御部８８をプログラム制御し、
メモリ８６からの出力を正しい順序にする。これ
が終了すると、インタフエイス制御部９４は、逆
方向のための整列シーケンスを発生する。
部９４がメモリ制御部８８をプログラム制御し、
メモリ８６からの出力を正しい順序にする。これ
が終了すると、インタフエイス制御部９４は、逆
方向のための整列シーケンスを発生する。
発呼側のインタフエイス制御部９６は、返送さ
れたパターンを検出し、正しい順序が得られるま
で、受信シーケンスのメモリ８６Ａへの書き込み
を調節する。
れたパターンを検出し、正しい順序が得られるま
で、受信シーケンスのメモリ８６Ａへの書き込み
を調節する。
メモリ８６からの出力が正しい順番のときにだ
けインタフエイス制御部９４が逆方向の整列シー
ケンスを発生する場合には、メモリ８６Ａからの
出力が正しい順番になることにより、インタフエ
イス制御部９６が双方向で同期が設定されたこと
を検知し、上述のように、順方向の「チヤネル」
バイト中のビツト（例えば８番目のビツト）を設
定することにより、インタフエイス制御部９４に
知らせる。インタフエイス制御部９４は、ここ
で、逆方向で対応するビツトを設定して応答し、
インタフエイス制御部９６は、次に、送信メモリ
５１の固定されたパターンを384キロビツト毎秒
のチヤネルからのデータに置き換えて応答する。
インタフエイス制御部９４は、整列信号が停止し
たことを検出したときに同様の応答を行う。イン
タフエイス制御部９４および９６は同等であり、
これらの動作はどちらの終端でデータの発呼を開
始したかに依存する。
けインタフエイス制御部９４が逆方向の整列シー
ケンスを発生する場合には、メモリ８６Ａからの
出力が正しい順番になることにより、インタフエ
イス制御部９６が双方向で同期が設定されたこと
を検知し、上述のように、順方向の「チヤネル」
バイト中のビツト（例えば８番目のビツト）を設
定することにより、インタフエイス制御部９４に
知らせる。インタフエイス制御部９４は、ここ
で、逆方向で対応するビツトを設定して応答し、
インタフエイス制御部９６は、次に、送信メモリ
５１の固定されたパターンを384キロビツト毎秒
のチヤネルからのデータに置き換えて応答する。
インタフエイス制御部９４は、整列信号が停止し
たことを検出したときに同様の応答を行う。イン
タフエイス制御部９４および９６は同等であり、
これらの動作はどちらの終端でデータの発呼を開
始したかに依存する。
逆方向の配列手続きを順方向の手続きと独立に
行う構成とし、それぞれのインタフエイス制御部
が、正しい順番が到達してすぐに８番目のビツト
を設定してもよい。この場合には、順方向で正し
い順番になる前に逆方向で正しい順番になること
があり、そのときにはインタフエイス制御部が反
転モード、すなわち制御部９４がデータ伝送を開
始し、制御部９６が整列信号の停止を検出するモ
ードで動作することができる。
行う構成とし、それぞれのインタフエイス制御部
が、正しい順番が到達してすぐに８番目のビツト
を設定してもよい。この場合には、順方向で正し
い順番になる前に逆方向で正しい順番になること
があり、そのときにはインタフエイス制御部が反
転モード、すなわち制御部９４がデータ伝送を開
始し、制御部９６が整列信号の停止を検出するモ
ードで動作することができる。
それぞれのインタフエイス制御部は、デイジタ
ル通信網に接続された個々の信号線に別個の信号
を供給する。したがつて、デイジタル通信網に接
続されるそれぞれの回路は、64キロビツト毎秒の
直列ストリームおよび自分自身の信号を含む。６
個のすべてのポートは共通チヤネルとして信号が
多重化され、導かれた単一の組だけが通信網に出
て行く。ただしこれは必ずしも必要ではない。
ル通信網に接続された個々の信号線に別個の信号
を供給する。したがつて、デイジタル通信網に接
続されるそれぞれの回路は、64キロビツト毎秒の
直列ストリームおよび自分自身の信号を含む。６
個のすべてのポートは共通チヤネルとして信号が
多重化され、導かれた単一の組だけが通信網に出
て行く。ただしこれは必ずしも必要ではない。
インタフエイス制御部９６および９４は、互い
に信号を交換する手段を含まなくてもよい。イン
タフエイス制御部９６および９４は、 (a) 発呼信号をアウトゴーイングポートに出し、 (b) 通信網に宛先アドレス信号を供給し、 (c) 通信網からの発呼進行（監視）信号に応答
し、 (d) 発呼の放棄を制御し、 (e) （通信網からの）インカミングポートの発呼
状況に応答し、 (f) 自動的にこれらの発呼に応答する。
に信号を交換する手段を含まなくてもよい。イン
タフエイス制御部９６および９４は、 (a) 発呼信号をアウトゴーイングポートに出し、 (b) 通信網に宛先アドレス信号を供給し、 (c) 通信網からの発呼進行（監視）信号に応答
し、 (d) 発呼の放棄を制御し、 (e) （通信網からの）インカミングポートの発呼
状況に応答し、 (f) 自動的にこれらの発呼に応答する。
デイジタル通信網が、インタフエイス制御部の
間で、帯域外の端末相互で信号の授受を許容して
いる場合には、もちろん、これを第２図に関連し
て述べた同期および順番付けの手続きに置き換え
て使用することができる。
間で、帯域外の端末相互で信号の授受を許容して
いる場合には、もちろん、これを第２図に関連し
て述べた同期および順番付けの手続きに置き換え
て使用することができる。
それぞれのインタフエイス制御部は、他の終端
における並列直列変換器が接続される信号線の本
数を記憶するメモリを備えることもできる。この
場合には、制御部は、サービスの要求が入力端子
２で発生したときに、遠くの終端を自動で呼び出
すためにこのメモリを使用する。
における並列直列変換器が接続される信号線の本
数を記憶するメモリを備えることもできる。この
場合には、制御部は、サービスの要求が入力端子
２で発生したときに、遠くの終端を自動で呼び出
すためにこのメモリを使用する。
以上説明したように、本発明の広帯域デイジタ
ル伝送方法および装置は、実際に再構成されたデ
ータストリームを用いて同期を得ている。複数の
通信チヤネルにデータストリームを分配する場合
に、それらを同期させるため、信号タイミングを
監視して一致させる方法も考えられる。これに対
して本発明では、実際に伝送されるデータを用い
る。このため、同期を確立できない場合には通信
経路上に問題があることになり、通信チヤネルの
正常動作を確認でき、データ信頼性を高めること
ができる。
ル伝送方法および装置は、実際に再構成されたデ
ータストリームを用いて同期を得ている。複数の
通信チヤネルにデータストリームを分配する場合
に、それらを同期させるため、信号タイミングを
監視して一致させる方法も考えられる。これに対
して本発明では、実際に伝送されるデータを用い
る。このため、同期を確立できない場合には通信
経路上に問題があることになり、通信チヤネルの
正常動作を確認でき、データ信頼性を高めること
ができる。
また、同期信号を通常のデータと同様に分配、
再構成を行うので、同期合わせのためだけの回路
はほとんど不要であり、回路規模が小さく済む。
再構成を行うので、同期合わせのためだけの回路
はほとんど不要であり、回路規模が小さく済む。
第１図はデータストリームをＮ＝６個の通信チ
ヤネルに分けて伝送する装置の例を示すブロツク
構成図。
ヤネルに分けて伝送する装置の例を示すブロツク
構成図。
第２図は本発明の実施例を示すブロツク構成
図。
図。
第３Ａ図および第３Ｂ図は実施例のより詳細な
ブロツク構成図。
ブロツク構成図。
Claims (1)
- 【特許請求の範囲】 １ 一つのデータストリーム中のデータをＮ個
（Ｎは整数）の異なる出力に分配する分配器と、 この分配器のＮ個の出力を長距離通信網のＮ個
の通信チヤネルを介して送信する発呼部と、 この発呼部に上記別々の通信チヤネルを介して
接続される受信部と、 この受信部が上記別々の通信チヤネルから受信
したデータをその分配前の形状のデータストリー
ムに再構成する再構成器と、 この再構成器と上記受信部との間のＮ個の信号
経路にそれぞれ挿入された可変遅延手段と、 この可変遅延手段の遅延量を信号経路毎に調整
して上記別々の通信チヤネルの伝送時間を等化す
る制御部と を備えた広帯域デイジタル伝送装置において、 上記発呼部は、データストリームの伝送を開始
する前の初期伝送期間に、前記Ｎ個の通信チヤネ
ルのそれぞれにあらかじめ設定した順序の共通符
号を同時に同期信号列として送信する手段を含
み、 上記制御部は、上記初期伝送期間中に上記再構
成器により再構成された前記同期信号列が前記順
序にＮ回づつ繰り返し現れるように上記可変遅延
手段を調整する帰還手段を含む ことを特徴とするデイジタルデータ伝送装置。 ２ 通信チヤネルは任意のチヤネルであり、 発呼部は、初期伝送期間にそれぞれの通信チヤ
ネルにチヤネル識別信号を送出する手段を含み、 受信部は、このチヤネル識別信号により個々の
通信チヤネルを識別し、正しい周期的な順番で各
通信チヤネルを上記再構成器に接続する手段を含
む 特許請求の範囲第１項に記載のデイジタルデー
タ伝送装置。 ３ 同期信号列は連続的な数値で表わされる信号
であり、 発呼部は、チヤネル識別信号とその同期信号列
とが交互に配置された符号データをそのチヤネル
識別信号で表される通信チヤネルに送信する手段
を含む特許請求の範囲第２項に記載のデイジタル
データ伝送装置。 ４ 制御部は、正しいチヤネル順序およびチヤネ
ル同期が確立したとき、分配器に対してデータの
伝送を開始するための信号を送信する送信開始要
求手段を含む特許請求の範囲第２項または第３項
に記載のデイジタルデータ伝送装置。 ５ 分配器によるデータの分配はブロツク毎であ
る特許請求の範囲第１項ないし第４項のいずれか
に記載のデイジタルデータ伝送装置。 ６ 分配器によるデータの分配はビツト毎である
特許請求の範囲第１項ないし第４項のいずれかに
記載のデイジタルデータ伝送装置。 ７ 長距離通信網を介して互いに接続される二つ
の送受信端を備え、 この二つの送受信端には、 一つのデータストリーム中のデータをＮ個（Ｎ
は整数）の異なる出力に分配する分配器と、 この分配器のＮ個の出力をＮ個の通信チヤネル
を介して相手側の送受信端に送信する発呼部と、 相手側の送受信端に別々の通信チヤネルを介し
て接続される受信部と、 この受信部が受信したデータをその分配前の形
状のデータストリームに再構成する再構成器と、 この再構成器と上記受信部との間のＮ個の信号
経路にそれぞれ挿入された可変遅延手段と、 この可変遅延手段の遅延量を信号経路毎に調整
して通信チヤネルの伝送時間を等化する制御部と がそれぞれ設けられた 広帯域デイジタル伝送装置において、 上記発呼部は、データストリームの伝送を開始
する前の初期伝送期間に、相手側の送受信端との
間に設定されたＮ個の通信チヤネルのそれぞれに
あらかじめ設定した順序の共通符号を同時に同期
信号列として送信する手段を含み、 上記制御部は、 上記初期伝送期間中に上記再構成器により再構
成された前記同期信号列が前記順序にＮ回づつ繰
り返し現れるように上記可変遅延手段を調整する
帰還手段と、 同期信号列が正しく再構成されたことを検出し
たとき、自分と同じ送受信端に設けられた発呼部
に対して、同期が確立されたことを相手側の送受
信端に通知する信号の送信を命令する手段と を含む ことを特徴とするデイジタルデータ伝送装置。 ８ 発呼部は、同期信号を構成する一連のバイト
のそれぞれに含まれる所定のビツトを用いて、相
手側の送受信端に、同期が確立したことを通知す
る手段を含む特許請求の範囲第７項に記載のデイ
ジタルデータ伝送装置。 ９ 一連のバイトは連続的な計数値を含む請求の
範囲第８項に記載のデイジタルデータ伝送装置。 １０ 制御部は、同じ送受信端の発呼部がすでに
同期が確立したことを相手側に通知する信号を送
出している状態で相手側の送受信端から同期が確
立したことを通知する信号が到来したとき、上記
同じ送受信端の発呼部に、データ伝送の開始を命
令する手段を含む特許請求の範囲第７項ないし第
９項のいずれかに記載のデイジタルデータ伝送装
置。 １１ 制御部は、周期が確立したことを相手側に
通知する信号および正しく再構成された同期信号
が受信されたときに、同じ送受信端の発呼部にデ
ータ伝送の開始を命令する手段を含む特許請求の
範囲第１０項に記載のデイジタルデータ伝送装
置。 １２ 送信端と受信端との間に長距離通信網を経
由して整数Ｎ個の通信チヤネルを確立する第一の
ステツプと、 データストリームの伝送を開始する前の初期伝
送期間に上記Ｎ個の通信チヤネルのそれぞれの伝
送時間差を判定する第二のステツプと、 この第二のステツプで判定された伝送時間差に
基づいて、上記受信端において上記Ｎ個の通信チ
ヤネルのそれぞれの伝送時間を等化する第三のス
テツプと、 上記送信端において、一つのデータストリーム
をＮ個のストリームに分配し、そのＮ個のストリ
ームを上記Ｎ個の通信チヤネルで別々に伝送する
第四のステツプと、 上記受信端において、受信したＮ個のストリー
ムを一つのデータストリームに再構成する第五の
ステツプと を含む広帯域デイジタル伝送方法において、 上記第二のステツプは、 上記送信端から上記Ｎ個の通信チヤネルのそれ
ぞれにあらかじめ設定した順序の共通符号を同時
に同期信号列として送信するステツプと、 上記受信端においてこの同期信号列のＮ個のス
トリームを一つのデータストリームに再構成する
ステツプと、 これにより再構成された一つのデータストリー
ム中の同期信号列が前記順序にＮ回づつ繰り返し
現れることにより各チヤネルの伝送時間の差を判
定するステツプと を含む ことを特徴とする広帯域デイジタル伝送方法。 １３ 同期信号列を送信するステツプは、同期信
号列と共にそれぞれの通信チヤネルにチヤネル識
別信号を送信するステツプを含み、 再構成するステツプは、正しい周期的順番にチ
ヤネルを再配列するステツプを含む 特許請求の範囲第１２項に記載の広帯域デイジ
タル伝送方法。 １４ 同期信号列は連続的な数値であり、同期信
号列を送信するステツプは、この同期信号列とチ
ヤネル識別信号とを交互に配置した符号データの
ブロツクをそのチヤネル識別信号で表される通信
チヤネルに送信する特許請求の範囲第１３項に記
載の広帯域デイジタル伝送方法。 １５ 再構成するステツプは、Ｎ個のストリーム
が正しく再構成され、周期的分配および伝送を開
始できることを示すために、受信端から送信端に
同期が確立されたことを通知する信号を伝送する
ステツプを含む特許請求の範囲第１２項ないし第
１４項のいずれかに記載の広帯域デイジタル伝送
方法。 １６ 第四のステツプは、送信端において、一つ
のデータストリームをＮ個のデータストリームに
分配する前に、受信端でＮ個の通信チヤネルのデ
ータが正しく再構成されているか否かを判定する
ためのチエツク信号をそのデータストリーム中に
組み入れるステツプを含み、 第五のステツプは、再構成されたこのチエツク
信号を監視するステツプと、Ｎ個の通信チヤネル
のそれぞれのデータが正しく再構成されているか
否かを判定するステツプを含む 特許請求の範囲第１２項ないし第１５項のいず
れかに記載の広帯域デイジタル伝送方法。 １７ 正しく再構成されているか否かを判定する
ステツプは、チエツク信号が正しく再構成されな
いことを検出するステツプを含み、 第五のステツプはさらに、送信端にデータの伝
送を停止するための信号を送出するステツプと、
第二のステツプ以降の各ステツプを再度実行する
ステツプとを含む 特許請求の範囲第１６項に記載の広帯域デイジ
タル伝送方法。 １８ 二つの送受信端の間の双方向にそれぞれ長
距離通信網を経由して整数Ｎ個の通信チヤネルを
確立する第一のステツプと、 データストリームの伝送を開始する前の初期伝
送期間に、上記二つの送受信端の間の双方でそれ
ぞれ、Ｎ個の通信チヤネルにそれぞれあらかじめ
設定した順序の共通符号を同時に同期信号列とし
て送信する第二のステツプと、 上記二つの送受信端のそれぞれにおいて、受信
したＮ個のストリームを一つのデータストリーム
に再構成する第三のステツプと、 上記二つの送受信端のそれぞれにおいて、再構
成されたデータストリーム中の同期信号列から、
それぞれが受信したＮ個の通信チヤネルの伝送時
間の差を受信した同期信号列の順序により判定す
る第四のステツプと、 その伝送時間を前記同期信号列が前記順序にＮ
回づつ繰り返し現れるように等化する第五のステ
ツプと、 受信したＮ個のストリームが正しく再構成され
たことを示す信号を相手の送受信端に伝送する第
六のステツプと、 受信したＮ個のストリームが正しく再構成され
た最初の送受信端において、相手の送受信端から
ストリームが正しく再構成されたことを示す信号
を受信したことを判定する第七のステツプと、 この最初の送受信端において、データをＮ個の
ストリームに周期的に分配してそれをＮ個の通信
チヤネルに一つずつ送信する第八のステツプと、 この最初の送受信端の相手の送受信端におい
て、同期信号の受信が終了したことを検出してデ
ータの分配および送信を開始する第九のステツプ
と を含む広帯域デイジタル伝送方法。 １９ 第一のステツプないし第六のステツプは、
二つの送受信端の間の一方の方向について終了し
た後に他方の方向について行われる特許請求の範
囲第１８項に記載の広帯域デイジタル伝送方法。 ２０ ストリームが正しく再構成されたことを示
す信号は、同期信号を構成する一連のバイトのそ
れぞれあらかじめ定められたビツト位置で表され
る特許請求の範囲第１８項または第１９項に記載
の広帯域デイジタル伝送方法。 ２１ 一連のバイトは連続的な数値を表す特許請
求の範囲第２０項に記載の広帯域デイジタル伝送
方法。 ２２ 第二のステツプは、二つの送受信端のそれ
ぞれにおいて、同期信号列をＮストリームに分配
する前に、受信側で再構成されたときに正しくＮ
チヤネルが確立されていることを判定するための
チエツク信号をデータストリーム中にあらかじめ
組み入れるステツプを含み、 第四のステツプは、Ｎチヤネルが正しく確立さ
れたかどうかを判定するために再構成されたそれ
ぞれのチエツク信号を監視するステツプと、正し
く確立されていないときには、データの伝送を停
止して第二ステツプ以降を再度実行するステツプ
とを含む 請求の範囲第１８項ないし第２１項のいずれか
に記載の広帯域デイジタル伝送方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB848407223A GB8407223D0 (en) | 1984-03-20 | 1984-03-20 | Broadband digital transmission systems |
| GB8407223 | 1984-03-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61501543A JPS61501543A (ja) | 1986-07-24 |
| JPH0467824B2 true JPH0467824B2 (ja) | 1992-10-29 |
Family
ID=10558373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60501158A Granted JPS61501543A (ja) | 1984-03-20 | 1985-03-20 | 広帯域ディジタル伝送方法および装置 |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US4775987A (ja) |
| EP (1) | EP0159810B2 (ja) |
| JP (1) | JPS61501543A (ja) |
| AT (1) | ATE46237T1 (ja) |
| AU (1) | AU575635B2 (ja) |
| CA (1) | CA1277743C (ja) |
| DE (1) | DE3572906D1 (ja) |
| DK (1) | DK161235C (ja) |
| FI (1) | FI84867C (ja) |
| GB (1) | GB8407223D0 (ja) |
| NO (1) | NO169417C (ja) |
| WO (1) | WO1985004300A1 (ja) |
Families Citing this family (68)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8528890D0 (en) * | 1985-11-23 | 1986-01-02 | Int Computers Ltd | Data transmission system |
| GB8618424D0 (en) * | 1986-07-29 | 1986-09-03 | Leslie I M | Data rate channel for digital network |
| US4862456A (en) * | 1988-05-04 | 1989-08-29 | The United States Of America As Represented By The Secretary Of The Navy | High speed modem |
| USH1175H (en) | 1988-05-04 | 1993-04-06 | The United States Of America As Represented By The Secretary Of The Navy | Dynamic channel selection system |
| US4864567A (en) * | 1988-05-04 | 1989-09-05 | The United States Of America As Represented By The Secretary Of The Navy | High throughput data communication system |
| DK167589A (da) * | 1989-04-07 | 1990-10-08 | Kjoebenhavns Telefon Aktiesels | Fremgangsmaade ved transmission af et digitalt bredbaandssignal |
| DE69125340D1 (de) * | 1990-06-01 | 1997-04-30 | Codex Corp | Datenmultiplexer mit der möglichkeit von gleichzeitiger verarbeitung von mehreren kanälen |
| FR2662887B1 (fr) * | 1990-06-01 | 1992-08-28 | Telediffusion Fse | Procede pour reduire la composante basse-frequence de la gigue dans un systeme de transmission de donnees numeriques. |
| US5119402A (en) * | 1990-06-26 | 1992-06-02 | Digital Equipment Corporation | Method and apparatus for transmission of local area network signals over unshielded twisted pairs |
| US5058133A (en) * | 1990-08-10 | 1991-10-15 | Ascend Communications, Inc. | Method and apparatus for digital communication |
| JPH04276922A (ja) * | 1991-03-04 | 1992-10-02 | Mitsubishi Electric Corp | 無線通信機 |
| US5278827A (en) * | 1991-05-28 | 1994-01-11 | British Technology Group Ltd. | Variable data rate channels for digital networks |
| ATE136181T1 (de) * | 1991-05-28 | 1996-04-15 | British Tech Group | Übertragungskanäle mit veränderlicher datenrate für digitale netzwerke |
| GB9117172D0 (en) * | 1991-08-08 | 1991-09-25 | British Telecomm | Communication system |
| US5231649A (en) * | 1991-08-08 | 1993-07-27 | Ascend Communications, Inc. | Method and apparatus for dynamic bandwidth allocation in a digital communication session |
| US5251210A (en) * | 1991-11-01 | 1993-10-05 | Ibm Corporation | Method and apparatus for transforming low bandwidth telecommunications channels into a high bandwidth telecommunication channel |
| US5457715A (en) * | 1992-01-28 | 1995-10-10 | Fuji Xerox Co., Ltd. | Method and device for communicating data using a plurality of lines |
| SE470039B (sv) * | 1992-03-17 | 1993-10-25 | Ellemtel Utvecklings Ab | Sätt att i en paketväljare åstadkomma länkgruppering |
| EP0562215A1 (en) * | 1992-03-27 | 1993-09-29 | International Business Machines Corporation | Order preserving transmission of data streams |
| DE4211671A1 (de) * | 1992-04-07 | 1993-10-14 | Philips Patentverwaltung | Multiplexer für die Daten von Zeitkanälen |
| US5440591A (en) * | 1992-04-10 | 1995-08-08 | The Grass Valley Group, Inc. | Switching apparatus for digital signals |
| EP0565890A3 (de) * | 1992-04-16 | 1995-01-11 | Siemens Ag | Verfahren und Anordnung zur Übertragung eines Digitalsignals in einem VC-12-Container über Übertragungskanäle. |
| US5345443A (en) * | 1992-04-30 | 1994-09-06 | At&T Bell Laboratories | Network-based digital bandwidth-on-demand |
| GB2267200B (en) * | 1992-05-19 | 1995-10-25 | Dowty Communications Ltd | Packet transmission system |
| US5539740A (en) * | 1992-07-20 | 1996-07-23 | Siemens Aktiengesellschaft | Method for forwarding a message cell stream via a plurality of parallel trunks while adhering to the sequence of the message cells |
| US5550836A (en) * | 1992-11-06 | 1996-08-27 | Hewlett-Packard Company | High speed data transfer over twisted pair cabling |
| US5442457A (en) * | 1993-01-11 | 1995-08-15 | Najafi; Hamid | Multi-line pooling facsimile apparatus |
| US5396503A (en) * | 1993-02-19 | 1995-03-07 | Hewlett-Packard Company | Method and system for communicating data |
| EP0711484B1 (en) * | 1993-07-30 | 1999-06-23 | BRITISH TELECOMMUNICATIONS public limited company | Communication system with traffic distribution over multiple paths |
| JPH07154447A (ja) * | 1993-11-29 | 1995-06-16 | Nec Corp | 高速データ伝送回路 |
| JP2710559B2 (ja) * | 1994-06-22 | 1998-02-10 | 静岡日本電気株式会社 | 伝送路バックアップ機能付の多重化装置 |
| US5581566A (en) * | 1995-01-06 | 1996-12-03 | The Regents Of The Univ. Of California Office Of Technology Transfer | High-performance parallel interface to synchronous optical network gateway |
| ZA961025B (en) * | 1995-02-28 | 1996-07-16 | Qualcomm Inc | Method and apparatus for providing variable rate data in a communications system using non-orthogonal overflow channels |
| US6292476B1 (en) | 1997-04-16 | 2001-09-18 | Qualcomm Inc. | Method and apparatus for providing variable rate data in a communications system using non-orthogonal overflow channels |
| US5570356A (en) * | 1995-06-07 | 1996-10-29 | International Business Machines Corporation | High bandwidth communications system having multiple serial links |
| US5598413A (en) * | 1995-07-10 | 1997-01-28 | Adtran, Inc. | Four-wire, half-rate architecture with embedded differential delay compensation for extending range of basic rate ISDN communications |
| US5809070A (en) * | 1996-02-27 | 1998-09-15 | Flat Connections, Inc. | High speed data communications using multiple low speed modems |
| US6760779B1 (en) | 1996-07-08 | 2004-07-06 | William K. Riceman | Apparatus and method for high speed data communication |
| US5781598A (en) * | 1996-08-14 | 1998-07-14 | Hardy, Iii; Harmon S. | System and method of asynchronous data transfer through a plurality of modems |
| US6496543B1 (en) | 1996-10-29 | 2002-12-17 | Qualcomm Incorporated | Method and apparatus for providing high speed data communications in a cellular environment |
| US5940403A (en) | 1996-11-07 | 1999-08-17 | Adtran, Inc. | Quarter-rate 2B1Q ISDN architecture with embedded differential delay compensation for extending range of DDS communications |
| US5878047A (en) * | 1996-11-15 | 1999-03-02 | International Business Machines Corporation | Apparatus for provision of broadband signals over installed telephone wiring |
| US7751370B2 (en) | 2001-07-13 | 2010-07-06 | Qualcomm Incorporated | Method and apparatus for forward link rate scheduling |
| US6335922B1 (en) | 1997-02-11 | 2002-01-01 | Qualcomm Incorporated | Method and apparatus for forward link rate scheduling |
| SE512153C2 (sv) * | 1997-02-24 | 2000-02-07 | Telia Ab | Anordning för flexibel kanaltilldelning i ett telekommunikationssystem |
| US6647028B1 (en) | 1997-09-30 | 2003-11-11 | Cisco Technology, Inc. | System and method for recovering and restoring lost data in a N-channel coherent data transmission system |
| US6567981B1 (en) | 1998-08-03 | 2003-05-20 | Elysium Broadband Inc. | Audio/video signal redistribution system |
| US6909727B1 (en) * | 1998-12-14 | 2005-06-21 | Agere Systems Inc. | Communications system and associated methods with out-of-band control |
| US6675327B1 (en) | 1998-12-14 | 2004-01-06 | Agere Systems Inc. | Communications system including lower rate parallel electronics with skew compensation and associated methods |
| EP1045612A1 (en) * | 1999-04-12 | 2000-10-18 | International Business Machines Corporation | Method and system for re-synchronizing channels supporting the inverse multiplexing function |
| EP1045610B1 (en) * | 1999-04-12 | 2008-04-09 | International Business Machines Corporation | Method for resynchronizing a group of B channels in an ISDN network |
| US6792003B1 (en) * | 1999-08-12 | 2004-09-14 | Nortel Networks Limited | Method and apparatus for transporting and aligning data across multiple serial data streams |
| US6498781B1 (en) | 1999-08-13 | 2002-12-24 | International Business Machines Corporation | Self-tuning link aggregation system |
| US6769033B1 (en) * | 1999-08-27 | 2004-07-27 | International Business Machines Corporation | Network processor processing complex and methods |
| US6766381B1 (en) * | 1999-08-27 | 2004-07-20 | International Business Machines Corporation | VLSI network processor and methods |
| GB2355897B (en) * | 1999-11-01 | 2003-12-10 | Virtual Access Ireland Ltd | Data communication system and method |
| US6633920B1 (en) | 2000-01-07 | 2003-10-14 | International Business Machines Corporation | Method and system for network data flow management with improved completion unit |
| US7237035B1 (en) | 2001-02-12 | 2007-06-26 | Ceterus Networks, Inc. | Frame structure and method for wavelength concatenated channel framing |
| US6785656B2 (en) * | 2001-06-05 | 2004-08-31 | Xm Satellite Radio, Inc. | Method and apparatus for digital audio playback using local stored content |
| JP4647149B2 (ja) * | 2001-08-06 | 2011-03-09 | 独立行政法人情報通信研究機構 | トランスポートストリームの送信装置および受信装置 |
| GB2415314B (en) * | 2001-08-08 | 2006-05-03 | Adder Tech Ltd | Video switch |
| GB0119331D0 (en) * | 2001-08-08 | 2001-10-03 | Adder Tech Ltd | KVM switch |
| US7289509B2 (en) * | 2002-02-14 | 2007-10-30 | International Business Machines Corporation | Apparatus and method of splitting a data stream over multiple transport control protocol/internet protocol (TCP/IP) connections |
| US7246303B2 (en) | 2002-03-25 | 2007-07-17 | Intel Corporation | Error detection and recovery of data in striped channels |
| US7633971B1 (en) | 2002-09-13 | 2009-12-15 | Ceterus Networks, Inc. | Method and system for transport of packet-based datastreams over frame-based transport systems employing physically diverse transmission channels |
| US7313639B2 (en) * | 2003-01-13 | 2007-12-25 | Rambus Inc. | Memory system and device with serialized data transfer |
| JP4612640B2 (ja) * | 2007-01-15 | 2011-01-12 | Ｎｅｃアクセステクニカ株式会社 | データ通信システムおよびデータ通信方法 |
| US8036248B2 (en) * | 2008-10-29 | 2011-10-11 | Silicon Image, Inc. | Method, apparatus, and system for automatic data aligner for multiple serial receivers |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3304500A (en) * | 1963-04-03 | 1967-02-14 | Western Union Telegraph Co | Fsk system including means for distributing data pulses into two channels to modulate two separate carrier frequencies |
| JPS52131401A (en) * | 1976-04-28 | 1977-11-04 | Hitachi Ltd | Parallel data transmission unit |
| FR2451681A1 (fr) * | 1979-03-16 | 1980-10-10 | Materiel Telephonique | Agencement de transmission numerique |
| US4383316A (en) * | 1980-04-14 | 1983-05-10 | Bell Telephone Laboratories, Incorporated | Apparatus for and method of collating partitioned time disordered synchronous data streams |
| JPS5827448A (ja) * | 1981-08-10 | 1983-02-18 | Nippon Telegr & Teleph Corp <Ntt> | 広帯域通信方式 |
| US4615040A (en) * | 1984-06-14 | 1986-09-30 | Coenco Ltd. | High speed data communications system |
-
1984
- 1984-03-20 GB GB848407223A patent/GB8407223D0/en active Pending
-
1985
- 1985-03-20 CA CA000477049A patent/CA1277743C/en not_active Expired - Lifetime
- 1985-03-20 AT AT85301951T patent/ATE46237T1/de not_active IP Right Cessation
- 1985-03-20 EP EP85301951A patent/EP0159810B2/en not_active Expired - Lifetime
- 1985-03-20 DE DE8585301951T patent/DE3572906D1/de not_active Expired
- 1985-03-20 AU AU41135/85A patent/AU575635B2/en not_active Ceased
- 1985-03-20 WO PCT/GB1985/000108 patent/WO1985004300A1/en not_active Ceased
- 1985-03-20 JP JP60501158A patent/JPS61501543A/ja active Granted
- 1985-03-20 US US06/802,007 patent/US4775987A/en not_active Expired - Fee Related
- 1985-10-29 DK DK496985A patent/DK161235C/da not_active IP Right Cessation
- 1985-11-19 NO NO85854617A patent/NO169417C/no unknown
- 1985-11-19 FI FI854547A patent/FI84867C/fi not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| WO1985004300A1 (en) | 1985-09-26 |
| DK496985A (da) | 1985-10-29 |
| FI84867B (fi) | 1991-10-15 |
| NO854617L (no) | 1985-11-19 |
| FI854547A7 (fi) | 1985-11-19 |
| NO169417C (no) | 1992-06-17 |
| FI854547A0 (fi) | 1985-11-19 |
| DK496985D0 (da) | 1985-10-29 |
| ATE46237T1 (de) | 1989-09-15 |
| EP0159810B2 (en) | 1993-05-05 |
| DE3572906D1 (en) | 1989-10-12 |
| DK161235B (da) | 1991-06-10 |
| FI84867C (fi) | 1992-01-27 |
| EP0159810B1 (en) | 1989-09-06 |
| JPS61501543A (ja) | 1986-07-24 |
| CA1277743C (en) | 1990-12-11 |
| DK161235C (da) | 1991-11-25 |
| GB8407223D0 (en) | 1984-04-26 |
| EP0159810A1 (en) | 1985-10-30 |
| US4775987A (en) | 1988-10-04 |
| AU4113585A (en) | 1985-10-11 |
| NO169417B (no) | 1992-03-09 |
| AU575635B2 (en) | 1988-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0467824B2 (ja) | ||
| JP2559411B2 (ja) | デジタル伝送システム | |
| US4413337A (en) | Time division switching system for circuit mode and packet mode lines | |
| JPS62189895A (ja) | 狭帯域チヤネルを持つ通信網を通じて広帯域通信施設を確立するための方法と装置 | |
| JPH0552118B2 (ja) | ||
| US4460994A (en) | Loop communication system | |
| WO1991005425A1 (en) | A digital data transmission system | |
| US20020021720A1 (en) | Multiplexed signal transmitter/receiver, communication system, and multiplexing transmission method | |
| US20030169780A1 (en) | Method and system for establishing link bit rate for inverse multiplexed data streams | |
| US4603415A (en) | System for linking channel group in digital communication network | |
| JP3200485B2 (ja) | Ｉｓｄｎを用いた通信方法及び通信装置 | |
| EP0111406B1 (en) | Transmission integrity arrangement and method | |
| US5228030A (en) | Time division communication system frame changeover arrangement | |
| JPH0477155A (ja) | 並列データ伝送方式 | |
| JPH1188332A (ja) | 同期ディジタルインタフェースへのセル多重装置及び方法 | |
| US6445689B2 (en) | Device for a radio-communication system, in particular for point-to-multipoint connections | |
| JP3008435B2 (ja) | 高速度電気通信リンクの設定方法及びその端末装置 | |
| JP3158758B2 (ja) | 端末アダプタ装置とデータ伝送方法 | |
| JPS5910050A (ja) | 二重ル−プ伝送方式 | |
| JPH01126052A (ja) | 端末装置の電源オン・オフ検出方式 | |
| JPS61156939A (ja) | フレ−ム同期方式 | |
| JPS5930359B2 (ja) | デイジタルチヤネル接続方式 | |
| Kubo et al. | Flexible network access structure applicable to versatile terminal distribution patterns | |
| JPH033470A (ja) | 共通線信号制御装置 | |
| JPH03270441A (ja) | 加入者線バーストタイミング制御方式 |