JPH0468393A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH0468393A JPH0468393A JP2182494A JP18249490A JPH0468393A JP H0468393 A JPH0468393 A JP H0468393A JP 2182494 A JP2182494 A JP 2182494A JP 18249490 A JP18249490 A JP 18249490A JP H0468393 A JPH0468393 A JP H0468393A
- Authority
- JP
- Japan
- Prior art keywords
- display device
- input
- logic
- terminals
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 235000002597 Solanum melongena Nutrition 0.000 description 1
- 244000061458 Solanum melongena Species 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、表示装置に関し、特に、複数の表示装置が隣
接して並べられたときにある表示装置がどこに存するの
かを認識する方法に関する。
接して並べられたときにある表示装置がどこに存するの
かを認識する方法に関する。
従来の技術
従来、複数の表示装置を隣接して並べ、各表示装置に違
った表示を行おうとする際の方法として、大きくわけて
２つの方法が知られていた。１つは、各表示装置毎に専
用の信号線を接続する方法である。もう１つは、装置の
台数分のデータ線と他の必要な信号線とでパスラインを
形成し、このパスラインに対し各表示装置を接続すると
いうものである。各表示装置内では、セレクタとデイツ
プスイッチを用い選択すべきデータ線を選択する。
った表示を行おうとする際の方法として、大きくわけて
２つの方法が知られていた。１つは、各表示装置毎に専
用の信号線を接続する方法である。もう１つは、装置の
台数分のデータ線と他の必要な信号線とでパスラインを
形成し、このパスラインに対し各表示装置を接続すると
いうものである。各表示装置内では、セレクタとデイツ
プスイッチを用い選択すべきデータ線を選択する。
発明が解決しようとする課題
しかしながら、従来の技術における前者の場合には、隣
接される表示装置の台数分だけ専用線が必要であり、台
数が多くなると専用線の引き回しが困難になる。
接される表示装置の台数分だけ専用線が必要であり、台
数が多くなると専用線の引き回しが困難になる。
後者の場合には、各表示装置毎にデイツプスイッチを所
定の状態に設定せねばならず、保守等で各装置の移動・
交換の際に再設定の手間がかかる。
定の状態に設定せねばならず、保守等で各装置の移動・
交換の際に再設定の手間がかかる。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記諸課
題を解決することを可能とした新規な表示装置を提供す
ることにある。
従って本発明の目的は、従来の技術に内在する上記諸課
題を解決することを可能とした新規な表示装置を提供す
ることにある。
課題を解決するための手段
上記目的を達成する為２に、本発明に係る表示装置は、
２進数に対応した複数の論理入力端子と、この入力端子
に入力された数値に対してプラス１しｆ、１２進数値を
発生する論理部と、このプラス１された２進数を出力す
る複数の論理出力端子とを備えて構成される。
２進数に対応した複数の論理入力端子と、この入力端子
に入力された数値に対してプラス１しｆ、１２進数値を
発生する論理部と、このプラス１された２進数を出力す
る複数の論理出力端子とを備えて構成される。
実施例
次に本発明をその好ましい各実施例について図面′５：
参照しなから具体的に説明する。
参照しなから具体的に説明する。
第１図は本発明による第１の実施例を示し、２ビツトの
場合の表示装置内の論理部の回路例を示す図、第１表は
第１図に示した論理部の論理の真理値表、第２図は本発
明による論理発生回路を含む基本的実施例を示すブロッ
ク構成図である。
場合の表示装置内の論理部の回路例を示す図、第１表は
第１図に示した論理部の論理の真理値表、第２図は本発
明による論理発生回路を含む基本的実施例を示すブロッ
ク構成図である。
第１図において、Ａ及びＢ端子が入力端子であり、Ｃ及
びＤ端子が出力端子である。Ｒは、前段の表示装置に接
続されず、入力のないときに入力を゛ハイ”レベルにす
る為のプルアップ抵抗である。１はイクスクルーシブオ
アゲートであり、２入力が一致の時には“ロウ゛レベル
、不一致の時には°゛ハイ″レベル出力する。２はイン
バータゲートであり、入力の否定論理を出力する。
びＤ端子が出力端子である。Ｒは、前段の表示装置に接
続されず、入力のないときに入力を゛ハイ”レベルにす
る為のプルアップ抵抗である。１はイクスクルーシブオ
アゲートであり、２入力が一致の時には“ロウ゛レベル
、不一致の時には°゛ハイ″レベル出力する。２はイン
バータゲートであり、入力の否定論理を出力する。
第１表にこの回路の真理値を示す。
第１表
Ｂ、Ｄを下位ビットＡ、Ｃを上位ビットと見ると、１０
進数表示に直すと０．１．２．３の各入力に対し１．２
．３．０が各々出力されることがわかる。
進数表示に直すと０．１．２．３の各入力に対し１．２
．３．０が各々出力されることがわかる。
第２図を参照するに、表示装置４は、４×４＝１６台配
置され、信号発生器３より出力されるパスライン９にそ
れぞれ接続されている。各表示装置４内では表示装置制
御部５にデータ信号を除く各信号が入力され、セレクタ
６にデータ信号１６本が入力されている。論理発生部７
．８は第１表に示された論理の入出力を行い直列に接続
されている。
置され、信号発生器３より出力されるパスライン９にそ
れぞれ接続されている。各表示装置４内では表示装置制
御部５にデータ信号を除く各信号が入力され、セレクタ
６にデータ信号１６本が入力されている。論理発生部７
．８は第１表に示された論理の入出力を行い直列に接続
されている。
左端の１列の表示装置４内の論理発生部下の出力につい
て考えると、上から順に１０進表示て０．１．２．３と
なる。上端の１行についても論理発生部８の出力は左か
ら順にＯｌｌ、２．．３となる。
て考えると、上から順に１０進表示て０．１．２．３と
なる。上端の１行についても論理発生部８の出力は左か
ら順にＯｌｌ、２．．３となる。
これら出力が各表示装置４内でセレクタ６に入力され、
セレクタ６は、表示装置４の位置と対応するデータを表
示装置制御部５に送ることができる。
セレクタ６は、表示装置４の位置と対応するデータを表
示装置制御部５に送ることができる。
つまり論理発生部７．８が従来の技術におけるデイツプ
スイッチに対応している。
スイッチに対応している。
次に本発明による第２の実施例について説明する。
第３図は本発明による第２の実施例を示し、３ビツトの
場合の表示装置内の論理部の回路例を示す図であり、第
２表はこの論理の真理値表である。
場合の表示装置内の論理部の回路例を示す図であり、第
２表はこの論理の真理値表である。
第２表
この第２の実施例の場合には、最大で２３Ｘ２３＝８ｘ
８＝６４台もの表示装置を接続することが可能である。
８＝６４台もの表示装置を接続することが可能である。
しかしながら、現実問題としてパスラインとはいえ６４
本ものデータ線を引き回すのは困難である。そこでセレ
クタでデータを選択するとともにクロック信号も選択す
るようにすれば、データ線を減らすことができる。第４
図にこの第２の実施例のタイミングチャートを示す。
本ものデータ線を引き回すのは困難である。そこでセレ
クタでデータを選択するとともにクロック信号も選択す
るようにすれば、データ線を減らすことができる。第４
図にこの第２の実施例のタイミングチャートを示す。
第４図を参照するに、参照番号ａは水平同期信号であり
、この゛°ハイ°゛レベルの期間にデータの読み込みを
行い、次の°゛ハイ°ルベル期間に読み込まれたデータ
に従いある一行を表示する。
、この゛°ハイ°゛レベルの期間にデータの読み込みを
行い、次の°゛ハイ°ルベル期間に読み込まれたデータ
に従いある一行を表示する。
ｂ、ｃは通常のクロック信号、データ信号であり、クロ
ック信号すの立上がりのタイミングでブタ信号Ｃを読み
込む。さて６４台の表示装置を独立して表示させるには
、このデータ信号線Ｃが６４本必要であることは前に述
べた。
ック信号すの立上がりのタイミングでブタ信号Ｃを読み
込む。さて６４台の表示装置を独立して表示させるには
、このデータ信号線Ｃが６４本必要であることは前に述
べた。
しかしなから、クロック信号すの周波数を２倍にしかつ
水平同期信号ａの“ハイ”レベルの期間をＡ、Ｂの２つ
にわけ、ｄ、ｅのようなりロック信号を生成し、さらに
データ信号の密度をｆのように２倍にすれば、表示装置
内でクロック信号ｄ、ｅのいずれかを選ぶことにより、
１本のデータ信号線で２台分の表示データを送ることが
できる。
水平同期信号ａの“ハイ”レベルの期間をＡ、Ｂの２つ
にわけ、ｄ、ｅのようなりロック信号を生成し、さらに
データ信号の密度をｆのように２倍にすれば、表示装置
内でクロック信号ｄ、ｅのいずれかを選ぶことにより、
１本のデータ信号線で２台分の表示データを送ることが
できる。
すなわち、データ信号線が６４本、クロック信号線が１
本必要だったものか、データ信号線３２本、クロック信
号線２本ですむ。
本必要だったものか、データ信号線３２本、クロック信
号線２本ですむ。
もちろん、クロック信号の周波数をさらに上げることが
できれば、データ信号線の数も反比例して減らすことが
できる。
できれば、データ信号線の数も反比例して減らすことが
できる。
発明の詳細
な説明したように、本発明によれば、表示装置において
、２進数に対応した複数の論理入力端子と、この入力さ
れた数値に対しプラス１した２進数値を発生する論理部
と、このプラス１された２進数を出力する複数の論理出
力端子とを備えることにより、複数の表示装置制御部し
て並へ各表示装置に違った表示を行おうとする際に各装
置毎にデイツプスイッチ等を設けることなく自動的に位
置に応じた表示を行えるという効果が得られる。
、２進数に対応した複数の論理入力端子と、この入力さ
れた数値に対しプラス１した２進数値を発生する論理部
と、このプラス１された２進数を出力する複数の論理出
力端子とを備えることにより、複数の表示装置制御部し
て並へ各表示装置に違った表示を行おうとする際に各装
置毎にデイツプスイッチ等を設けることなく自動的に位
置に応じた表示を行えるという効果が得られる。
第１図は本発明による第１の実施例を示し、２ビツトの
場合の表示装置内の論理部の回路例を示す図、第２図は
本発明による論理発生部を含む基本的実施例を示すブロ
ック構成図、第３図は本発明による第１の実施例を示し
、３ビツトの場合の表示装置内の論理部の回路例を示す
図、第４図は本発明による第２の実施例を説明する為の
タイミングチャートである。 １・・・イクスクルーシブオアゲート、２・・インバー
タゲート、３・・・信号発生器、４・・表示装置、５・
・表示装置制御部、６・・セレクタ、７．８・・・論理
発生部、９・・・パスライン、１０・・アンドゲート、
１１・・・オアゲート ａ・・・水平同期信号、ｂ、ｄ、ｅ ・クロック信号
、ｃ、ｆ・・データ信号、Ｒ・抵抗 Ａ、Ｂ：入力端子 Ｃ，Ｄニー出力茄子 Ｒ：１臣抗 １：イクスクルーシブオアゲート ２：インバータゲート 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷 雄太部 第１図 Ａ−Ｃ： 入カグ４＋ Ｄ−Ｆ： 出力端÷ Ｒ：擦拭 １０：アソドケート １１ニオアゲート 第３図 ａ：水平周期信号 す、ｄ、ｅ ： クロック信号 ｃ、ｆ ニ データ信号 第４図
場合の表示装置内の論理部の回路例を示す図、第２図は
本発明による論理発生部を含む基本的実施例を示すブロ
ック構成図、第３図は本発明による第１の実施例を示し
、３ビツトの場合の表示装置内の論理部の回路例を示す
図、第４図は本発明による第２の実施例を説明する為の
タイミングチャートである。 １・・・イクスクルーシブオアゲート、２・・インバー
タゲート、３・・・信号発生器、４・・表示装置、５・
・表示装置制御部、６・・セレクタ、７．８・・・論理
発生部、９・・・パスライン、１０・・アンドゲート、
１１・・・オアゲート ａ・・・水平同期信号、ｂ、ｄ、ｅ ・クロック信号
、ｃ、ｆ・・データ信号、Ｒ・抵抗 Ａ、Ｂ：入力端子 Ｃ，Ｄニー出力茄子 Ｒ：１臣抗 １：イクスクルーシブオアゲート ２：インバータゲート 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷 雄太部 第１図 Ａ−Ｃ： 入カグ４＋ Ｄ−Ｆ： 出力端÷ Ｒ：擦拭 １０：アソドケート １１ニオアゲート 第３図 ａ：水平周期信号 す、ｄ、ｅ ： クロック信号 ｃ、ｆ ニ データ信号 第４図
Claims (1)
- 複数個の表示器を組合せてなる表示装置において、前記
の表示器各々に２進数に対応した複数の論理入力端子と
、この論理入力端子に入力された数値に対してプラス１
した２進数値を発生する論理部と、このプラス１された
２進数を出力する複数の論理出力端子とを備えることを
特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2182494A JP3028562B2 (ja) | 1990-07-09 | 1990-07-09 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2182494A JP3028562B2 (ja) | 1990-07-09 | 1990-07-09 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0468393A true JPH0468393A (ja) | 1992-03-04 |
| JP3028562B2 JP3028562B2 (ja) | 2000-04-04 |
Family
ID=16119271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2182494A Expired - Lifetime JP3028562B2 (ja) | 1990-07-09 | 1990-07-09 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3028562B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05257437A (ja) * | 1992-03-13 | 1993-10-08 | Nec Corp | 表示装置 |
-
1990
- 1990-07-09 JP JP2182494A patent/JP3028562B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05257437A (ja) * | 1992-03-13 | 1993-10-08 | Nec Corp | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3028562B2 (ja) | 2000-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4532503A (en) | Sequence controlled pixel configuration | |
| US4499459A (en) | Drive circuit for display panel having display elements disposed in matrix form | |
| US3795864A (en) | Methods and apparatus for generating walsh functions | |
| EP0032822A2 (en) | Information display apparatus | |
| JP2007511118A (ja) | 伝送媒体によってデータユニットを送り、受信する方法および装置 | |
| US3636524A (en) | Multiplex communication system | |
| US3715746A (en) | Keyboard input device | |
| US4785297A (en) | Driver circuit for matrix type display device | |
| EP1096506A1 (en) | Shift register allowing direct data insertion | |
| US3749896A (en) | Leading zero suppression display system | |
| US3582936A (en) | System for storing data and thereafter continuously converting stored data to video signals for display | |
| JPH0682146B2 (ja) | スキヤンパス方式の論理集積回路 | |
| KR950010213B1 (ko) | 디지탈 코드 변환 장치 및 방법 | |
| JPH05257437A (ja) | 表示装置 | |
| US4127851A (en) | Device for displaying characters | |
| KR20010050603A (ko) | 그레이 스케일 변경에서 초기값을 변경시키기 위한 방법 | |
| JP3028562B2 (ja) | 表示装置 | |
| EP0461309A1 (en) | Data transfer apparatus comprising a primary device connected to a plurality of secondary devices | |
| US4032720A (en) | Integrated demultiplexing circuit with continuously variable outputs | |
| JP2957250B2 (ja) | パイロットパタン検査回路 | |
| SU1508272A1 (ru) | Устройство дл отображени информации на экране телевизионного индикатора | |
| JPH0535230A (ja) | 表示装置 | |
| US3828342A (en) | Monitoring and display apparatus | |
| SU1410013A1 (ru) | Устройство дл ввода информации | |
| SU739586A1 (ru) | Устройство дл отображени информации на экране элт |