JPH0468786B2 - - Google Patents

Info

Publication number
JPH0468786B2
JPH0468786B2 JP57026877A JP2687782A JPH0468786B2 JP H0468786 B2 JPH0468786 B2 JP H0468786B2 JP 57026877 A JP57026877 A JP 57026877A JP 2687782 A JP2687782 A JP 2687782A JP H0468786 B2 JPH0468786 B2 JP H0468786B2
Authority
JP
Japan
Prior art keywords
polysilicon
layer
oxide
region
strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57026877A
Other languages
English (en)
Other versions
JPS5877253A (ja
Inventor
Beingurasu Isuraeru
Tsuai Nannshin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JPS5877253A publication Critical patent/JPS5877253A/ja
Publication of JPH0468786B2 publication Critical patent/JPH0468786B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/40Resistors
    • H10D1/47Resistors having no potential barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00Three-dimensional [3D] integrated devices

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は集積回路抵抗器の分野に関するもので
ある。
集積回路(以下、ICと記す)の製造において
は抵抗器をしばしば必要とする。ある場合には、
ポリシリコンのように比較的高い抵抗値を有する
材料が用いられる。低い導電度を有する能動素子
も抵抗器のために用いられる。金属−酸化物−半
導体(MOS)スタチツク・ランダム・アクセ
ス・メモリ(RAM)の製造においては、双安定
(フリツプフロツプ)メモリ・セルにおける負荷
としてポリシリコン抵抗器がしばしば用いられ
る。
米国特許第4178674号には、ポリシリコン層と
一体ポリシリコン抵抗器との接触領域を形成する
方法が開示されている。この抵抗器は抵抗領域を
含み、この抵抗領域には低抵抗区域が接続され
る。抵抗器は第1の細長いポリシリコン条を第1
の濃度レベルまでまずドーピングすることにより
作られる。このレベルによつて抵抗領域の抵抗率
が希望の値になる。次に、抵抗領域の上にマスキ
ング部材を置き、ポリシリコンを第2のより高い
レベルまでドープしてその導電度を高くし、抵抗
領域の両側に低抵抗値領域(リード)を形成す
る。
米国特許第4178674号に開示されているような
抵抗器の形成においては、抵抗領域に接続される
導電領域(リード)の抵抗値を低くすることが望
ましい。それらの領域の抵抗値が低いと回路はよ
り高速で動作できる。ある場合には抵抗値を低く
するために導電領域には(たとえばりんまたはひ
素)が高濃度にドープされる。しかし、これらの
ドーパントはポリシリコン中での拡散長が比較的
長い(リンの場合には約6.5ミクロン)。長さが約
5ミクロンの抵抗領域が求められたとすると、導
電領域から抵抗領域の中へドーパントが横方向に
拡散するために、ポリシリコンの全長は少くとも
約18ミクロンなければならない。したがつて、高
密度ICの場合にはそれらのポリシリコン抵抗器
にはかなりの長さを要求される。
以下に説明するように、抵抗器の導電領域の長
さ、したがつて抵抗器の全長を大幅に短くした抵
抗器の製造方法を本発明は提供するものである。
導電領域の抵抗値を低くするためにはポリシリコ
ンの高濃度ドーピングは用いられない。この理由
から、導電領域からの横方向拡散にともなう諸問
題は大幅に解決される。
この明細書では二酸化シリコン層のような第1
の絶縁層の上に集積回路抵抗器を製造する方法を
説明する。本発明は、絶縁層上にポリシリコン層
を形成する工程と、前記ポリシリコン層の上に酸
化物層を成長させる工程と、前記ポリシリコン層
の上に窒化シリコン層を形成する工程と、前記酸
化物層から形成された酸化物部材と前記窒化シリ
コン層から形成された窒化シリコン部材とが上に
重ねられている細長いポリシリコン条を前記ポリ
シリコン層からエツチングする工程と、前記細長
いポリシリコン条の所定の領域において窒化シリ
コン部材の一部を除去する工程と、前記細長いポ
リシリコン条の側面に第2酸化物層が形成される
ように前記細長いポリシリコン条を酸化する工程
と、前記窒化シリコン部材を除去する工程と、前
記第1の酸化物部材のうち、前記窒化シリコン部
材の下で、前記所定の領域の両側の部分を除去し
て前記細長いポリシリコン条の両端部分を露出さ
せる工程と、前記細長いポリシリコン条の前記露
出部分の上に金属部材を形成する工程と、を備
え、前記細長いポリシリコン条の前記所定領域が
抵抗領域を形成し、前記金属部材が前記抵抗領域
から低抵抗リードを形成することを特徴とするも
のである。
以下、図面を参照して本発明を詳細に説明す
る。
抵抗領域と、この領域に接続された高導電度領
域を含む集積回路抵抗器を以下に説明する。ま
た、本発明の抵抗器を製造する方法についても説
明する。以下の説明においては、本発明を完全に
理解できるように導電型層の厚さ、ドーパントの
濃度などのような数多くの特定事項を述べてあ
る。しかし、それらの特定事項を用いることなし
に本発明を実施できることが当業者には明らかで
あろう。他の場合には、不必要に詳しく説明して
本発明の要旨を不明瞭にしないように、周知の処
理工程および集積回路構造についての詳しい説明
は省略する。
まず第1図を参照して、本発明の抵抗器は細長
いポリシリコン部材28aを含む。この細長いポ
リシリコン部材の少くとも抵抗領域37に所定レ
ベルまでドープして領域37に所定の抵抗値を持
たせる。
抵抗領域37に接続される導電度領域は、その
上の金属部材35a,35bのために抵抗値が低
い。一方の金属部材35aはポリシリコン条28
aの一端に沿つて抵抗領域37まで延び、他方の
金属部材35bはポリシリコン条28aの他端側
に沿つて抵抗領域37の他端部まで延びる。金属
部材35a,35bは細長いポリシリコン条28
に電気的に接触し、ししたがつて抵抗領域37の
リードとして機能する。ここで説明している実施
例においては、金属部材35a,35bはタング
ステンで構成する。
細長いポリシリコン条28aは二酸化シリコン
層21のような絶縁層の上に形成させる。また、
付加酸化物層38が部材35a,35bの上を延
びて、領域37においてポリシリコン部材28a
に接触する。
説明のために、1つの接点51がポリシリコン
条28aの一端と金属部材35aに接触し、別の
接点52がポリシリコン条28bの他端と金属部
材35bに接触している様子が示されている。実
際には、上側の層から金属部材35a,35bへ
接触が行われ、ポリシリコン条28aへの接触
は、ポリシリコン構造体の基板領域に接触する埋
込まれている接点により行われる。
次に第2図を参照する。ある周知の処理を行つ
た後の基板12の一部が第2図に示されている。
ここで説明している実施例では、基板12として
は低抵抗率(50オームcm)の単結晶基板が用いら
れる。約250オングストロームの厚さまでゲート
酸化物層16が成長した後で、このゲート酸化物
層の上に第1のポリシリコン層を形成する。この
ポリシリコン層からゲート部材17のようなポリ
シリコン部材を形成する。それから、領域14
a,14bのようなソース領域とドレイン領域を
ゲート部材に整列して形成する。この実施例で
は、ポリシリコン層の厚さは約3000オングストロ
ームで、リンを4オーム/正方形のレベルまでド
ープする。ソース領域とドレイン領域は約1020
cm2のレベルまでひ素イオンを注入することにより
形成する。
次に、基板を再び酸化して約500オングストロ
ームのより厚い二酸化シリコン層19を形成す
る。それから、基板(層19)の上に約3000オン
グストロームの厚さの二酸化シリコン層21を付
着する。この実施例においてはこの二酸化シリコ
ン層は低圧化学蒸着プロセス(LP−CVD)で形
成する。
次に第3図を参照する。通常のホトリソグラフ
イー工程を用いて層19,21に開口部23,2
4をあげ、ゲート部材17と領域14bとの部分
を露出させる。次に、基板にリンをドープして周
知のグラフ領域を形成する。
それから、基板上に第2のポリシリコン層28
を形成する。この層は開口部23と24において
ゲート部材17,14bにそれぞれ接触する。こ
の実施例では、層28の厚さは約2000オングスト
ロームである。第2図に示すように、ポリシリコ
ン層28にひ素イオンを一面に注入して約4×
1013/cm2のレベルまでドープする。この濃度レベ
ルはポリシリコン層28から作られる抵抗領域の
抵抗率を大幅に決定する。
次に第4図を参照する。第4図には第3図に示
されている層28から形成された細長いポリシリ
コン条28aが、このポリシリコン条28aを含
む基板の上に二酸化シリコン層30が形成された
後の状態として示されている。ポリシリコン層か
ら部材を形成するために通常のホトリソグラフ技
術、ここで説明している実施例ではプラズマ・エ
ツチングが用いられる。この実施例では、酸化物
層30の厚さは約1500オングストロームで、低圧
化学蒸着法で形成する。
次に第5a,5b図を参照する。基板の上にホ
トレジスト層が形成されており、次に通常のホト
リソグラフ技術を用いて、ポリシリコン層28a
の上の酸化物層30の上にマスキング部材32を
形成する。ポリシリコン条28aに沿うマスキン
グ部材32の寸法は、ポリシリコン条28aの中
に形成する抵抗領域の長さをほぼ決定する。
マスキング部材32を所定位置に置いてから、
基板にエツチング操作を施して、マスキング部材
32の下になつている部分を除いて層30を除去
する。このようにして作られた構造を、マスキン
グ部材32を除いた状態で第6a,6bに示す。
この構造は細長いポリシリコン条28と、このポ
リシリコン条の領域の上に付着された酸化物部材
30aとより成る。
次に第7図を示す。ここで説明している実施例
では、ポリシリコン条を含めた基板にりんを比較
的低濃度にドープする。ポリシリコン条には約40
〜50オーム/cm2のレベルまでドープする。この工
程の間にドーピングされる不純物は酸化物部材3
0aの下側まで横方向に十分な拡散を行わせるほ
ど十分高い濃度ではないから、米国特許第
4178674号に開示されている先行技術とは異り、
ポリシリコン条28aを十分に短くできる。しか
し、この付加ドーピング工程により、ポリシリコ
ン条28aと、このポリシリコン条28aの上に
後で形成された金属部材35a,35bとの間の
接触抵抗値が低くなる。また、このドーピング工
程により、基板領域に接触している接点のような
埋込まれた接点の領域内のポリシリコンの導電度
が高くなる。
再び第7図を参照して、りん拡散工程の間に、
ポリシリコン条28aを含めた基板の上に薄い酸
化物層33を形成する。この酸化物層33はエツ
チング(たとえばHF浸し)により除去する。
第8図に示すように、酸化物部材33を除い
て、ポリシリコン条28aの上に金属部を形成す
る。この実施例では、AMT社(AMT
Corporation)から入手できる化学蒸着法でこの
金属部形成を行うことができる。この方法でタン
グステンが露出ポリシリコンの上に形成される
が、二酸化シリコンまたは窒化シリコン上にはタ
ングステンは付着されない。したがつて、この方
法でポリシリコン条28aにだけタングステン部
材35a,35bが形成される。ポリシリコン条
28aの領域37上の酸化物部材に加えて、基板
の他の区域に第2図の絶縁層21が露出されるこ
と、およびこの酸化物層がそれらの他の区域にタ
ングステン層が付着することを阻止することに注
意すべきである。この実施例では、金属部材35
a,35bの厚さは約1500〜2000オングストロー
ムである。
部材35a,35bの形成には他の金属、たと
えばアルミニウム/銅合金を用いることができ
る。もつとも、ポリシリコン条28aとの位置合
わせ付着は、この合金では現在の所可能ではな
い。アルミニウム/銅合金を用いる場合には、前
記したひ素の全面注入後にポリシリコン層の上に
この合金を付着させるようにする。ポリシリコン
条28aは、その上に付着されている金属をエツ
チングで除去することにより形成する。次に、ポ
リシリコン条28aの領域37の上の金属を除去
するために付加金属マスキング工程を用いる。
次に第9図を参照する。この実施例では、タン
グステンの付着に続いて、金属部材35a,35
bと酸化物部材30aを含む基板上に酸化物層3
8を更に付着する。この酸化物層38は二酸化シ
リコンの付着に用いた低圧化学蒸着法で付着させ
る。
次に第10図を参照する。この図には第1図乃
至第9図に示した抵抗が集中回路中に含まれてい
る様子が示されている。領域14a,14bとゲ
ート部材17を含むトランジスタ42が別のトラ
ンジスタ44の一部とともに示されている。領域
14bはトランジスタ44のゲート部材の縁部ま
で延びる。金属線47から延びた金続接点46が
金属部材37bに接触する。第9図の層38と、
しばしば用いられる他の保護層を含む層50を接
点46が貫通する。別の金属線48も示されてい
る。第11図に示す等価回路図においては、抵抗
領域37はリード35a,35bを有する抵抗器
37として示されている。リード35aはトラン
ジスタ42のゲートおよびソースとトランジスタ
44の1つの端子とに接続される。
第10図および第11図は、抵抗領域に形成さ
れている1つの可能な相互接続と、本発明の低抵
抗領域とを示すものである。本発明の抵抗器はそ
の他の数多くの回路に使用できる。
以上説明した抵抗器の製造中に問題が起ること
が見出されている。とくに、第3図と第4図に示
されている層28からポリシリコン条28aをエ
ツチングしている時と、第5図と第6図に関連す
るエツチング工程中にポリシリコン条28aのア
ンダーカツトが起ることがある。このアンダーカ
ツトは第12図にポリシリコン条28aの下の酸
化物層の侵食として示されている。タングステン
のような金属がポリシリコン条の選択された部分
に上に形成されると、ポリシリコン条の下側にあ
る金属領域62(第12図)が形成される。この
ためにポリシリコン条に機械的応力が生じて、そ
の応力のためにポリシリコン条は持ち上げられる
力を受ける。更に、アンダーカツト領域に空所が
生ずる。それらの空所は上に付着される誘電体に
よつては埋められない。それらの空所の存在によ
り腐食のような別の問題も起ることがある。
第13図乃至第17b図はアンダーカツトの問
題を解消した別の方法を示すものである。第2図
と第3図を参照して説明した工程は、第3図に示
す第2のポリシリコン層のイオン注入を含めて行
われる。しかし、第4図に示す二酸化シリコンの
低圧化学蒸着は行わない。その代りに、第2のポ
リシリコン層28の上に薄い酸化物層を成長させ
る。たとえば、920℃の乾燥酸素雰囲気中に基板
を10分間置く。次に、酸化物層の上に、この実施
例では約400オングストロームの厚さの窒化シリ
コン層を形成する。ここで、通常のマスキングお
よびエツチング工程を用いて、第2のポリシリコ
ン層28から本発明の抵抗構造体の形成に用いら
れたポリシリコン条28aのような各種の部材を
形成する。酸化物層と窒化シリコン層とから形成
された上側に付着された酸化物部材と窒化シリコ
ン部材はポリシリコン部材のエツチング中にマス
キング部材として用いられるから、ポリシリコン
上の所定位置に残る。
酸化物条52と窒化シリコン条53が上に形成
されているポリシリコン条28aが第13図に示
されている。ウエハ上にホトレジスト層54を付
着し、抵抗領域のために開口部55のような開口
部を形成するために通常のマスキング工程を用い
る。これは先に説明した方法とは異なつており、
抵抗領域の形成に逆の分野が用いられることに注
意すべきである。第5a図では抵抗領域の上にホ
トレジスト部材が残つているのに反して、第13
図ではホトレジスト層は抵抗領域の開口部55か
ら除去されていることに注意すべきである。
開口部55の下側の窒化シリコン層53を除去
して残りの部材53a(第14図)を残す。この
エツチング工程後の構造を、ホトレジスト層54
が除去されている第14図に示す。
次に、基板に対して酸化工程を施す。それによ
り、抵抗領域55とポリシリコン条28aの側面
に酸化物が成長する。窒化シリコン部材53の下
側には酸化物は成長しないことに注意すべきであ
る。このようにして得た構造の端面図を第15a
図と第15b図に示す。抵抗領域においてはポリ
シリコン条28aの周囲に比較的厚い酸化物層5
7が成長させられる。リード領域においては、酸
化物層57はポリシリコン条28aの側面では比
較的厚いが、ポリシリコン条の表面では薄い層5
2aが残つている。たとえば、この酸化工程にお
いては酸化物は酸化物層52aの厚さの2倍まで
成長させられる。
残つている窒化シリコン層を除去してから基板
に酸化物エツチング剤を付着する。このエツチン
グ工程で、層52aの厚さに対応する厚さの酸化
物を除去する。このエツチングによつてポリシリ
コン条28aの上面のポリシリコンが露出させら
れ、抵抗領域となる。しかし、ポリシリコン条の
側面の酸化物層は窒化シリコン層の下側の酸化物
層より厚いから、ポリシリコン条28aの側面と
ポリシリコン条の抵抗領域は酸化物層で保護され
たままである。
ここで、金属部材が、先にのべた方法で説明し
たように、ポリシリコン条28aの露出部分上に
形成される。この実施例においては、部材59
a,59bのようなタングステン部材を第16図
に示すように形成する。抵抗領域は層57のエツ
チング後にも残つている酸化物層57aにより覆
われる。
第17a図に示されている抵抗領域の横断面図
においては、ポリシリコン条の側面と上面が抵抗
領域における酸化物層57aにより覆われている
ことが明らかに示されている。第17b図におい
ては、抵抗領域へのリードはタングステン部材に
より覆われ、ポリシリコン条の側面は酸化物で覆
われる。
以上説明した本発明の実施例ではアンダーカツ
トは生じない。また、タングステン部材はポリシ
リコンの上面にのみ形成されるから、ポリシリコ
ン条の側面に金属層が形成されたことによりひき
起される応力の問導は解消される。また、最初に
述べた例と対比すると、熱成長させられた酸化物
が第2のポリシリコン層の上に形成され、その酸
化物は化学蒸着された酸化物よりも絶縁機能は良
い。この実施例の別の利点は、第2のレベルのポ
リシリコン上に酸化物が熱成長させられるため
に、得られる構造が一層平らなことである。その
ために、金属付着工程にむける金属化の問題が少
くなる。
1981年6月29日付の本願出願人が譲り受けた未
決の米国特許出願第278656号には、金属で覆われ
た別のポリシリコン回路部材と、その製造方法が
開示されている。
以上、集積回路抵抗体の構造と、その製造方法
について説明した。本発明の抵抗器はポリシリコ
ン抵抗領域とその抵抗領域を相互に接続する高導
電度領域を含む。従来のポリシリコン抵抗器と比
較すると、本発明の抵抗器が基板に占める面積は
十分に小さい。さらに、本発明はエツチング工程
中に生じるポリシリコン条のアンダーカツトの問
題を解決することができる。
【図面の簡単な説明】
第1図は一体の導電領域を有する本発明の抵抗
器の構造を示す横断面図、第2図はゲート部材と
ソース領域およびゲート領域ならびにその上の酸
化物層を含む基板の横断面図、第3図はゲート部
材と基板中の1つの領域を露出させるために酸化
物層にあけられた開口部と、酸化物層の上に形成
された第2のポリシリコン層とを有する第2図の
基板の横断面図、第4図は第3図に示す第2のポ
リシリコン層から形成され、かつ上に酸化物層が
形成されているポリシリコン条の横断面図、第5
a図はマスキング部材が付着されている第4図の
ポリシリコン条と酸化物層を示す横断面図、第5
b図は第5a図の構造体の平面図、第6a図は酸
化物層をエツチングした第5a図の構造体の横断
面図、第6b図は第6a図の構造体の平面図、第
7図はドーピング工程の第6a図の構造体を示す
横断面図、第8図はポリシリコン条の露出されて
いる領域上に金属部材が形成された第7図の構造
体の横断面図、第9図は付加酸化物層を有する第
8図の構造体の横断面図、第10図は一対のトラ
ンジスタと本発明の抵抗体を含む基板の横断面
図、第11図は第10図に示す構造体の等価回
路、第12図は第3図乃至第9図に示す工程に従
つて作られた本発明の抵抗体の一部部の、起り得
る問題を示すために用いられる、横断面図、第1
3図乃至第17b図は第12図に示す問題を解消
するための別の方法を示すもので、第13図は第
3図に示されている第2の酸化物ポリシリコン層
から形成され、かつ上に酸化物層と、窒化シリコ
ン層と、開口部が設けられているホトレジスト層
が形成されているポリシリコン条の横断面図、第
14図は付加エツチング工程後の第13図のポリ
シリコン条の横断面図、第15a図は酸化物成長
工程後の第14図に示す構造体を示す第14図の
15a−15a線に沿う断面図、第15b図は付
加酸化工程後における第14図の構造体を示す第
14図の15b−15b線に沿う断面図、第16
図は付加エツチング工程と金属化工程後の第15
a図と第15b図に示す構造体の横断面図、第1
7a図は第16図の17a−17a線に沿う横断
面図、第17b図は第16図の17b−17b線
に沿う断面図である。 12……基板、16……ゲート酸化物層、1
9,21,33,38……絶縁層、28a……ポ
リシリコン条、30,52,57……酸化物層、
32……マスキング部材、35a,35b……金
属部材、37……抵抗領域、46……金属接点。

Claims (1)

  1. 【特許請求の範囲】 1 絶縁層上にポリシリコン層を形成する工程
    と、 前記ポリシリコン層の上に第1の酸化物層を成
    長させる工程と、 前記ポリシリコン層の上に窒化シリコン層を形
    成する工程と、 前記酸化物層から形成された酸化物部材と前記
    窒化シリコン層から形成された窒化シリコン部材
    とが上に重ねられている細長いポリシリコン条を
    前記ポリシリコン層からエツチングする工程と、 前記細長いポリシリコン条の所定の領域におい
    て窒化シリコン部材の一部を除去する工程と、 前記細長いポリシリコン条の側面に第2酸化物
    層が形成されるように前記細長いポリシリコン条
    を酸化する工程と、 前記窒化シリコン部材を除去する工程と、 前記第1の酸化物部材のうち、前記窒化シリコ
    ン部材の下で、前記所定の領域の両側の部分を除
    去して前記細長いポリシリコン条の両端部分を露
    出させる工程と、 前記細長いポリシリコン条の前記露出された部
    分の上に金属部材を形成する工程と、 を備え、前記細長いポリシリコン条の前記所定領
    域が抵抗領域を形成し、前記金属部材が前記抵抗
    領域から低抵抗リードを形成することを特徴とす
    る絶縁層の上に集積回路抵抗器を作る方法。
JP57026877A 1981-10-19 1982-02-23 集積回路抵抗の作成方法 Granted JPS5877253A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/312,771 US4446613A (en) 1981-10-19 1981-10-19 Integrated circuit resistor and method of fabrication
US312771 1981-10-19

Publications (2)

Publication Number Publication Date
JPS5877253A JPS5877253A (ja) 1983-05-10
JPH0468786B2 true JPH0468786B2 (ja) 1992-11-04

Family

ID=23212944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57026877A Granted JPS5877253A (ja) 1981-10-19 1982-02-23 集積回路抵抗の作成方法

Country Status (2)

Country Link
US (1) US4446613A (ja)
JP (1) JPS5877253A (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4810663A (en) * 1981-12-07 1989-03-07 Massachusetts Institute Of Technology Method of forming conductive path by low power laser pulse
US4585490A (en) * 1981-12-07 1986-04-29 Massachusetts Institute Of Technology Method of making a conductive path in multi-layer metal structures by low power laser beam
US4636404A (en) * 1982-06-17 1987-01-13 Mass. Institute Of Technology Method and apparatus for forming low resistance lateral links in a semiconductor device
US4685203A (en) * 1983-09-13 1987-08-11 Mitsubishi Denki Kabushiki Kaisha Hybrid integrated circuit substrate and method of manufacturing the same
JPS60130844A (ja) * 1983-12-20 1985-07-12 Toshiba Corp 半導体装置の製造方法
JPS60163455A (ja) * 1984-02-03 1985-08-26 Toshiba Corp 読み出し専用記憶装置及びその製造方法
JPS60263455A (ja) * 1984-06-04 1985-12-26 インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン ポリシリコン構造
US4606781A (en) * 1984-10-18 1986-08-19 Motorola, Inc. Method for resistor trimming by metal migration
US4604789A (en) * 1985-01-31 1986-08-12 Inmos Corporation Process for fabricating polysilicon resistor in polycide line
US4784719A (en) * 1985-06-28 1988-11-15 American Telephone And Telegraph Company, At&T Bell Laboratories Dry etching procedure
JPH0620110B2 (ja) * 1985-10-07 1994-03-16 日本電気株式会社 半導体装置
JPS62145863A (ja) * 1985-12-20 1987-06-29 Sanyo Electric Co Ltd 半導体記憶装置
IT1186485B (it) * 1985-12-20 1987-11-26 Sgs Microelettronica Spa Circuito integrato monolitico,in particolare di tipo mos o cmos e processo per la realizzazione di tale circuito
US4717886A (en) * 1986-06-30 1988-01-05 Motorola, Inc. Operational amplifier utilizing resistors trimmed by metal migration
US4833094A (en) * 1986-10-17 1989-05-23 International Business Machines Corporation Method of making a dynamic ram cell having shared trench storage capacitor with sidewall-defined bridge contacts and gate electrodes
US5240511A (en) * 1987-02-20 1993-08-31 National Semiconductor Corporation Lightly doped polycrystalline silicon resistor having a non-negative temperature coefficient
US5164338A (en) * 1988-04-28 1992-11-17 U.S. Philips Corporation Method of manufacturing a polycrystalline semiconductor resistance layer of silicon on a silicon body and silicon pressure sensor having such a resistance layer
US5214497A (en) * 1988-05-25 1993-05-25 Hitachi, Ltd. Polycrystalline silicon resistor for use in a semiconductor integrated circuit having a memory device
US4924294A (en) * 1989-03-01 1990-05-08 The Boeing Company Structure and method for selectively producing a conductive region on a substrate
US5218225A (en) * 1990-03-30 1993-06-08 Dallas Semiconductor Corp. Thin-film resistor layout
EP0482556A1 (en) * 1990-10-22 1992-04-29 Nec Corporation Polysilicon resistance element and semiconductor device using the same
US5683939A (en) * 1993-04-02 1997-11-04 Harris Corporation Diamond insulator devices and method of fabrication
US5530418A (en) * 1995-07-26 1996-06-25 Taiwan Semiconductor Manufacturing Company Method for shielding polysilicon resistors from hydrogen intrusion
KR100767540B1 (ko) * 2001-04-13 2007-10-17 후지 덴키 홀딩스 가부시끼가이샤 반도체 장치
US6927153B2 (en) * 2003-02-25 2005-08-09 Xerox Corporation Ion implantation with multiple concentration levels
US10263065B2 (en) 2015-11-04 2019-04-16 Globalfoundries Inc. Metal resistor forming method using ion implantation

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5215262A (en) * 1975-07-28 1977-02-04 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and its manufacturing method
US4075045A (en) * 1976-02-09 1978-02-21 International Business Machines Corporation Method for fabricating FET one-device memory cells with two layers of polycrystalline silicon and fabrication of integrated circuits containing arrays of the memory cells charge storage capacitors utilizing five basic pattern deliberating steps
JPS6030112B2 (ja) * 1976-11-22 1985-07-15 日本電気株式会社 トランジスタの製造方法
DE2751481C2 (de) * 1976-11-22 1986-10-23 Mostek Corp. (n.d.Ges.d.Staates Delaware), Carrollton, Tex. Lastimpedanz für eine statische Halbleiterspeicherzelle
JPS54108588A (en) * 1978-02-14 1979-08-25 Nippon Telegr & Teleph Corp <Ntt> Structure of large-scale integrated circuit chip
JPS5680154A (en) * 1979-12-06 1981-07-01 Toshiba Corp Production of semiconductor device
JPS56115558A (en) * 1980-02-18 1981-09-10 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit and manufacture thereof

Also Published As

Publication number Publication date
US4446613A (en) 1984-05-08
JPS5877253A (ja) 1983-05-10

Similar Documents

Publication Publication Date Title
JPH0468786B2 (ja)
EP0170250B1 (en) Bipolar transistor and method for producing the bipolar transistor
US4966864A (en) Contact structure and method
US5373192A (en) Electromigration resistance metal interconnect
EP0289163B1 (en) Method of manufacturing a silicide semiconductor element with polysilicon regions
US5834816A (en) MOSFET having tapered gate electrode
EP0090520B1 (en) A method of manufacturing a semiconductor device for forming a deep field region in a semiconductor substrate
EP0152116A2 (en) Lateral bipolar transistor and method of producing the same
US5296719A (en) Quantum device and fabrication method thereof
EP0058124B1 (en) Polycrystalline silicon schottky diode array and method of manufacturing
US4933297A (en) Method for etching windows having different depths
EP0183995B1 (en) Semiconductor device having a polycrystalline silicon interconnection layer and method for its manufacture
EP0160965B1 (en) Method of manufacturing a semiconductor device with a stacked-gate-electrode structure
US4628339A (en) Polycrystalline silicon Schottky diode array
US5521416A (en) Semiconductor device having gate electrode and impurity diffusion layer different in conductivity type and method of manufacturing the same
EP0621631A1 (en) Method of forming resistors for integrated circuits by using trenches
EP0274390A2 (en) Semiconductor memory device and method of manufacturing the same
EP0264309B1 (en) Self-aligned base shunt for transistor
JPS61140133A (ja) 半導体装置の製造方法
KR970005729B1 (ko) 반도체 장치의 제조방법
JPH02246137A (ja) 集積回路構造及びその自己整合トレンチ形成方法
JP2003060044A (ja) 半導体抵抗素子及びその製造方法
JPH04113655A (ja) 半導体装置およびその製造方法
JP2790514B2 (ja) 半導体装置の製造方法
JPS5882577A (ja) 金属シリサイドコンタクトを有するポリシリコンダイオ−ド