JPH0469734A - 浮動小数点加減算のアンダーフロー例外発生予測回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し発明の１Ｉ　ｒ＋′Ｊ］ （産業上の利用分野） 本発明は、浮動小数点加減算を行う情報処理装置に関し
、さらに特定すると浮動小数点加減算時のアンダーフロ
ー例外発生を、演算の初期に予測することか可能なアン
ダーフロー例外発生予測回路に関する。

（従来の技術） 情報処理を行うために製品化されるマイクロプロセツサ
では、処理を高速に行うために、命令実行をパイプライ
ンで処理するものか多い。すなわち、各命令の実行をい
くつかのステージに分ケ、各ステージを数ザイクルで実
ｆｉする。そして、先ｆｉ命令の実行か終ｒする前に、
次命令の実行を開始する。このようにすることにより、
動作ザイクルの短縮化をはかり、命令実行のスルーブツ
トを上げ−Ｃいる。

各命令の実行内容は、命令の種類により異なるので、命
令の実行サイクル数は命令の種類により異なる。例えば
、浮動小数点演算命令の実ｊ１は、他の命令に比べ、必
要な実行サイクル数か多いのが普通である。

近年、Ｌ　Ｓ　Ｉの集積度向」−にけって、１７動小数
点演算命令を備えたプロセッサが多数製品化されつつあ
る。？′ｉ＋動小数点演算の実行では、オペランドの種
類及び旧讐結東により発１（−する例外を処理する必要
が１１し７る事かある。これらの例久は、数種類あり、
その処理をハードウェアで行うには、動作速度および回
路規模の点から、負荷の大きいものもある。したかって
、実装上のトレードオフから、ある種の例外は、ソフト
ウェアで処理するプロセッサが多い。

ずなわぢ、バー１〜ウエアでは、ある種の例外が発生し
たときにはｌ・ラップを発１１する回路のみ実装してお
き、演算途中でその例夕Ｉが発イ１１．たときはトラッ
プか発１１シ、トラップルーチンのｈか実行されること
になる。このトラップルーチンは、例外を発生したｌイ
動小数点演算命令をソノトウエアで実行する。例外の処
理もそのトラップルーチンで行い、演算結果を算出する
。

命令のバイブライン実行を行うプロセッサでは、いくつ
かの命令が並列に実行されている。あるｌ′Ｐ動小動点
数点演算命令ラップルーチンで処理する必要のある例夕
Ｉか発」−シた場合、プロセッサで実行中の命令のうち
、前記浮動小数点演算命令よりも前に実行すべき命令は
ずバーＣ終了さぜ、前記ｌｆ動小数点演′Ｌ全命令より
後に実行すべき命令は無効にして、トラップルーチンに
処理を移す。トラップルーチン内で前記ｌｆ動小数点演
算命令の実行が終ｒするとトラップルーチンから処理が
復帰する。

復Ｎ’ｒ後に実行する命令は、前記ン乎動小数点演ｐ命
令の次の命令である。

このようなプロセッサを設５１する場合に重要なことは
、トラップを発生した命令より後の命令は、まったく実
行されなかった場合と同し状態でトラップルーチンに処
理を移す制御を行わせることである。

例えば、第７図（ａ）の命令列を考える。図において、
ＦＡＤＤはメゾ動小数点加所を行う命令である。Ｆ　Ｍ
　ＯＶはレジスタ間の転送命令である。

Ｆ　Ａ　Ｄ　Ｄ命令は、レジスタｒ〕の値とレジスタ１
の値の浮動小数点加算を実行し、その結果をレジスタ２
に格納する。最初のＦＭＯＶ命令は、レジスタ３の値を
レジスタ（）に転送する。２番１−１のＦＭＯＶ命令は
、１ノジスタ０の値をレジスタ１に転送する。

命令実行バイシラインを、命令フェッチ（Ｆ）、デコー
ドおよびレジスタ読み出しくＤ）、演算（Ｅ）、レジス
タ書き込＝７＞（Ｗ）というように構成したとする。ま
た、レジスタの読み出しハードウェア、演豹結果をバイ
パス出来るように構成し、ｌデ動小数点加減仲器は１ザ
イクル毎に演算結果を出力することがｉ＋Ｊ能なパイプ
ライン構成であるものとする。

この場合、トラップを引き起こす例外か１１シないとす
ると、第７図（１））に示すような命令実ｆｉ制御か可
能である。すなわち１サイクル１１て命令をフェッチ（
Ｆ）し、２ザイクル］−１てこれをデ：１１−シ、３４
５６サイクルて演ｐを実装（Ｅ　）する。さらにその結
果を７ザイクルｌｌ’ｆｆレジスタに書き込む（Ｗ）。

しかし、トラップをづき起こす例外か生しる場合、この
ような制御では不都合か生じる場合かある。たとえば、
６ザイクル［１にＦ　Ａ　Ｉ）　Ｄかトラップを発４（
シた場合、システム的なエラーが生１２る。すなわち、
トラップルチンを開始したときにはすてに、最初のＦＭ
ＯＶ命令の実行（）２）か終γした状態になっており、
トラップルーチンで、ＦＡＤＤ命令を？−ｉうときに用
いるレジスタ〔）の値は、本来用いるべき値とは異なっ
ている。

したがって、ＦＡＤＤ命令かトラップを発１１する可能
性がある場合は、第７図（Ｃ）のような制御を行う必要
かある。ずなわぢ、最初のＦＭＯＶ命令は、Ｆ　Ａ　Ｉ
）　Ｄ命令かトラップを発生しないことが判明するま−
Ｃ１具体的には６→ノイクル１−１までレジスタ０への
書き込み動作を待たせる必要かある。また、その結果、
２番「１のＦＭＯＶ命令も、図示するように待たされる
ことになる。

このように、例外の処理をトラップルーチンで行う場合
、ブロセッ→ノ゛の性能を低ドさせることになる。

ｉｆ動小数点の加減算において、発ノ１する例外は数種
類ある。演算実行の最初のステージで発生ずる例外もあ
るし、演算実行の終了間際に発生ずる例外もある。前述
の説明から明らかなように、前者の例外処理をトラップ
ルーチンでｊｊう場合、性能に及はず影響は少ない。し
かし、後右の例外をトラップルーチンで行う場合は、著
しく性能を低１・させる。

後者の種類に属する例外に、アンダーフロー例外がある
。この例外は、演算結果の指数部が、そのフ）−マット
の表現範囲よりも小さい値になったときに発生ずる。

ＩＥＥＥ７５４規格を例にとり、このアンダーロー例外
について、説明する。この規格では、演算結果を原則と
して１１−現化して出力することを定めている。演算結
果の指数部か市規化数での表現範囲より小さい場合の処
理は、ユーザーの指定する動作モートにより異なってい
る。デフォルト処理を行った結果を用いて旧算処理を続
ける動作モードと、旧算処理を中断させる動作モードと
である。

後者の動作モードの場合、計算処理を中断するときにア
ンダーフロー例外フラグをセットシて、ユーザーに通知
する。

前者の動作モードを選択した場合、非正規化数で演算結
果を表す。先ず、指数部を表現範囲の最小値で表すため
、必要なたけ仮数部を右シフトする。そして、この中間
結果を指定された丸めモトに従い丸める。この丸め処理
で精度落ちが発生したとき、アンダーフロー例外フラグ
をセットする。

なおこの説明から明らかなように、Ｉ　ＥＥＥ７４５現
格のアンダーフロー例外と「演算結果の指数部か、その
フォーマットの表現範囲よりも小さい値になる場合」と
は、厳密にいうと異なる。本明細書でいうアンダーフロ
ー例外は後者のことを指すということを注意のために（
＝１記しておく。

この」二連したデフォルト処理をハードウェアで行うた
めには、仮数部のシフト数を判断するためのプライオリ
ティエンコーダと、仮数部をシフＩ・させるためのバレ
ンシフタが必要となる。そしてこれらの回路のために、
回路規模の増大、動作速度の低下といった負荷が生じる
。そのため、この例外は、トラップルーチンで処理する
ように実装されることか多い。

前述した後続命令の待ち合わせ制御は、実際に例外が発
生ずる時には必要であるが、発生しなかったときは全く
無駄な制御をしたことになる。したかって、演算実行の
早期にこの例外が発生しないことが判断出来れば、例外
の発生をＰ測した制御を行うことが可能である。

すなわち、例外か発生しないと判断された場合は、第７
図（ｂ）に示す制御を行い、それ以外の時は、例外か発
生ずると予測し、第７図（ｃ）に示す制御を行う。この
ようにすることにより、プロセッサの性能低下を抑える
のに大きく貢献する。

このように、浮動小数点加減算のアンダーフロー例外を
トラップルーチンで行うプロセッサでは、性能低下を抑
えるために、演算実行の早期にアンダーフロー例外の発
生を検査し、アンダーフロ例外発生か判断出来ないとき
のろ例外発生子４Ｉ］信号を出力するアンダーフロー例
外発生子δＩ１１回路か求められている。

（発明が解決しようとする課題） 以上に説明したように、浮動小数点加減算のアンダーフ
ローをトラップルーチンで処理する従来のプロセッサで
は、後続命令の待ち合わせ制御のためにプロセッサの処
理スピード、ずなわぢプロセッサの性能が大幅に低下す
るという欠点を有している。

本発明は、従来装置のこのような欠点に関して成された
もので、その目的は、前記性能の低下を最小限に抑える
ために、浮動小数点加減算実行の早期にアンダーフロー
例外の発生を検査し、アンダーフロー例外発生か判断て
きないときのみ例外発生予測信号を出力するアンダーフ
ロー例外発生予測回路を提供することである。

［発明の構成コ （課題を解決するだめの手段） 本発明の特徴は、前記の課題を解決するために、第１　
第２オペランドの浮動小数点加減算を実行するにあたっ
て選択された最大オペランド指数部に対して行われる正
規化処理で、該指数部から減算される可能性のある最大
数を、真の加算を行うか否かを示す信号と単精度演算で
あるか倍精度演算であるかを示す信号と前記第１．第２
オペランドの指数部の差が２以上であるか否かを示す信
号とに応じて定数として発生ずる定数発生手段と、　該
定数発生手段により生成された定数値と前記第１．第２
オペランドの浮動小数点加減算の算出途中で選択される
最大指数部の値とを比較する比較手段、とを備え、前記
比較結果に応じてアンダーフロー例外発生を子ｉ’ＴＩ
ＩＩする信号を出力する浮動小数点加減算のアンダーフ
ロー例外発生予測回路にある。

（作用） この回路では、まず定数発生１段において、浮動小数点
の加減算時における選択された最大指数部の値に対して
行イつれる正規化処理で減算される可能性のある最大値
を定数として発生ずる。この定数値は、浮動小数点加減
算の状態、すなわち単精度演算であるか、倍精度演算で
あるか、真の加算であるか、真の減算であるかおよび演
算すべき両オペランドの指数部の差が２以」−であるか
否かに対応じて、それぞれ設定されている。次にこれら
の定数値は、比較手段において、浮動小数点加減算の算
出途中の選択された最大指数部の値と比較される。この
比較結果は、演算結果の指数部が正規化数の指数部表現
範囲に入るか否かを表示するものであるため、比較結果
がこの表現範囲を越えると判定された場合、前記浮動小
数点加減３？においてアンダーフロー例外の発生を予測
することかできる。したかってこの回路では、比較手段
の出力によりアンダーフロー例外の発生を予測すること
ができる。

（実施例） ］　２ 第１図は本発明の一実施例にかかるアンダフロー例外発
生予測回路を示すブロック図、第２図は第１図に示すア
ンダーフロー例外発生Ｔ−測回路を接続した浮動小数点
加減算装置を示すブロック図である。

第１図に示すアンダーフロー例外発生子−〇１回路の説
明に先立って、一般的な浮動小数点加減算装置の構成と
、〆ｆ動小数点加減算の動作１順を第２図を参照しなが
ら説明し、本発明の実施例の理解を容易にする。

第２図の点線で囲った部分２００は、一般的な浮動小数
点加減算装置の構成を示すものである。

図示のように、この装置は、指数部計算回路２１６、ス
ワップ回路２１７、桁合わせ回路２１８、仮数部加減算
回路２１９、正規化／丸め回路２２０、および指数部調
整回路２２１からなっている。

なおこの装置において、当然符号部を５１算する回路か
（ｎｉえられているか、本発明のアンダーフロ例外発生
の説明には関係ないので、第２図では省略している。ま
た、本発明の一実施例であるアンダーフロー例外発生予
測回路２２２は、図示するように指数部計算回路２１６
における出力を人力とするように浮動小数点加減算装置
に接続されている。

この装置において、指数部８１算回路２１６には、第１
オペランドの指数部信号２０２と第２オペランドの指数
部信号２０５が入力され、スワップ回路２］７には第１
オペランドの仮数部信号２０３と第２オペランドの仮数
部信号２０６が人力される。また演算結果として、指数
部調整回路２２］から、指数部信号２０８が、正規化／
丸め回路２２０から仮数部信号２０９か出力される。な
お７１号部は、仮数部の演算結果により決定されるか、
これは合本発明の内容とは関係ないので、説明は省略す
る。

浮動小数点加減算における指数部と仮数部の算出は、大
きく分けて次のような４つの処理ステジに分けられる。

処理１：　（指数部中間結果算出および仮数部桁合わせ
） 第１．第２のオペランド指数部２０２．　２　ｆ’、１
５を指数部加算結果２１６で比較］〜、大きい方を指数
部中間結果２１０として出力する。また仮数部は、指数
部の演算結果を用いて桁合わせをする。

すなわち指数部の小さい方のオペランド仮数部２１３を
桁合わせ回路２］８において２つのオペランド指数部の
差２１５たけ右シフトし、桁合わせされた仮数部の値２
１４を生成する。他方のオペランド仮数部は、信号２］
２としてそのまま出力する。

処理２：　（仮数部中間結果算出） 仮数部の中間結果を算出する。桁合わせした仮数部の値
２１４と他方のオペランド仮数部の値２１２との固定小
数点加減算を加減算回路２１９において実行し、仮数部
中間結果２１１を算出する。

加算を行うか減算を行うかは、命令の種類とオペランド
の符号部を用いて決定する。なお、ここでの加減算を命
令の加減算と区別するため、この明細書では、真の加算
、真の減算とよぶ。

処理３：　（正規化） 仮数部の正規化を行い、それに伴い、指数部の調節をす
る。ｉＥ規化とは、仮数部中間結果２１１の最」二値に
ある１”を所定の桁位置に合わせることである。したか
って、仮数部中間結果２１１をシフトすることにより行
う。結果２１１を右にシフトした場合、シフトした数を
指数部中間結果２１０に加算する必要がある。また、結
果２１１を左にシフトシた場合、ンフｌ−した数を指数
部１間結果２１０から減算する必要かある。

処理４：　（丸め／再１Ｆ規化） 正規化された仮数部中間結果の下位数ビットを参照し、
丸めモードに従い、必要ならば前記中間結果をインクリ
メントする。インクリメンＩ・した場合、１Ｆ規化され
ている仮数部中間結果の最」二値ビットから桁上かりが
生じることかある。この場合、仮数部の再正規化を行う
必要かある。すなわち、仮数部を右に１桁シフトし、指
数部の値を１インクリメントする。以」二のようにして
ｌ？動小数点の加減算か実行される。

本発明のアンダーフロー例外発生予測回路では、前記処
理フローのうち処理１で行なわれる最大指数部選択の結
果を入力とし、この人力値を所定の定数と比較すること
によってアンダーフローの発生を予測することを基本と
している。上述した処理フローから分かるように、この
人力信号は演算開始直後に生成される。したがってこの
信号を用いてたたちにアンダーフロー例外の発生予測を
行って、アンダーフロー例外がほぼ発生しないと判断で
きれば、第７図（ｂ）に示した命令実行制御を行い、そ
れ以外の場合はアンダーフロー例夕Ｉか発生しうるちの
と判断して第７図（Ｃ）に示した後続命令の待ち合わせ
制御を行う。このようにすることによって、アンダーフ
ロー例外が発生しない場合も常に待ち合わせ制御を行っ
ていたずらにブロセッザの処理スピードを落とすことな
く、迅速に処理を実行することか可能となる。

さらに第２図から明らかなように、この人力値２１０か
ら減算されるｒｉ工能性のある最大値は、処理３におけ
る仮数部止規化に伴う前記減算値、ずなわぢ左シフト数
である。したかって、指数部加算結果からこの値を引い
た値が、指数部の表現範囲を下回った場合に、アンダー
フロー例外の発生の可能性かあると予測することができ
る。それ以外の場合は、アンダーフロー例外を発生しな
いと決定できる。本発明では、基本的にこの煮え方に基
づいてアンダーフロー例外の発生を予測する回路を構成
している。また、指数部表現範囲に比べて、正規化によ
り指数部中間結果の値が変動する範囲は、非常に小さい
。さらに、正規化による返答範囲を、単精度演痺である
か、倍精度演算であるかという情報と真の加算であるか
真の減算であるかという情報と両オペランド指数の差が
２以上であるか白かという情報とて判定する。このよう
にすることによって、アンダーフロー例外か発４１゛し
ない大２Ｆのケースは、例外か発生しないと早期に判断
できる。

次に、」二連した基本概念に基づく本発明の実施例を、
以ドに説明する。なおこの実施例は、ＩＥＥＥ７５４規
格に準拠する浮動小数点加減算装置を対象にして構成さ
れたものである。この装置は、単精度および倍精度演算
の両者を実行することができる。また、正規化数しかオ
ペランドとして扱えない。非正規化数のオペランドが人
力された場合、トラップルーチンによりソフトウェアで
処理される。このトラップの発生は、演算開始直後にオ
ペランド値を参照することにより判断できるため、この
仕様が性能に及はず影響は少ない。

ＩＥＥＥ７５４規格における、ｔｉｔ精度データのフォ
ーマットを第３図（ａ）に、倍精度データのフォーマッ
トを第３図（ｂ）に示す。両図において、Ｓは符号部、
ｅは指数部、さらにｆは仮数部を示し、記載された数字
は各部のビット数を表す。

なお指数部は、ケタばき表現を取っている。また、仮数
部は、絶対値と符号により表現されている。

データフォーマットと表現された数との対応を、第４図
に示す。第４図（ａ）は、ｉ、１１−精度の対応表であ
り、図（ｂ）は、倍精度の対応表である。

この様なフォーマットによって、指数部の値はり１精度
ては、０〜２５５、倍精度では、０〜２゜４７になる。

単精度正規化数の指数部表現範囲は、１〜２５４てあり
、倍精度の場合１〜２０４６である。

（７たがって、第２図の加減ｐ装置では、計算結果の指
数部がＯより小さくなった時にアンダーフロー例外とな
り、トラップを発生する。

なお、旧算途中において、指数部の値がＴＩ７現化数の
指数部表現範囲を逸脱してもその正確な値がわかるよう
に、演算器内の指数部の表現は、ビット値を拡張した２
の補数データを用いることが多い。

第１図に、本発明の一実施例にかかる例外発生予測回路
を示す。図示のようにこの回路２２２は、後述する所定
の信号の入力によって定数を発生する定数回路１０１、
第２図に示した指数部中間し一果２１０を入力とする符
号拡張回路１０２、および定数回路１０１と符号拡張回
路１０２の出力を比較する比較回路１０　’ｌとから構
成されている。

この比較回路１０３は、アンダーフロー例外発生”Ｉ’
−ｆｌｌり信号２２３を発生する。

この予測回路２２２は、単精度および倍精度演　Ｑ 算の双方に対応する必要があるので、回路内で指数部中
間結果２１０を同一ビット幅のデータ１０９に変換して
扱う必要がある。そのために、単精度の場合入力値２１
０を符号拡張ｌ−倍精度演呻時と同一のビット幅データ
に変換する必要がある。

符号拡張回路１０２はこのためのビット幅拡張を行う回
路である。実行中の演算か、）１１精度演呻であるか、
倍精度演算であるかは、信号１０５によって指定される
。

比較回路１０３は、信号］０９と信号１０８を比較し、
信号１０９の値か信号１０８の値以下である時、アンダ
ーフロー例外発生を予測することを示す信号値を、信号
２２３として出力する。

定数回路１０１は、前記信号１０８を発生ずる回路であ
る。この回路１．０１には、倍精度が１１１．精度かを
指定する信号、ずなわぢ１の時用精度演算を示し、０の
時ｆ１″Ｓ精度演算を示す信号１（）５と、真の加算か
減算かを指定する信号、すなわち１の防具の加算を示し
、０の防具の減算を示す信号１０６と、さらに両オペラ
ンド指数の差が２以りがあるいは１以ドであることを指
定する信号、ずなわぢ１の詩画オペランドの指数の差が
２以」二である事を示し、０の詩画オペランドの指数の
差が１以下であることを示す信号］０７がそれぞれ人力
される。

第５図は、両オペランドの状態を示す前記各信号１−０
５．　１０６、および１０７によって定数回路１０１が
との様な定数を発生ずるかを示す表である。すなわち定
数回路１．０１は、ｊｌｌ、精度、倍精度にかかわらず
、信号１０６によって真の加算が実行されるものと判断
された場合は定数０を発生し、単精度、倍精度にかかわ
らず信号１０６によって真の減算か実行され、さらに両
オペランドの指数の差が２以上である場合には定数１を
発生し、単精度演算であって信号１０６により真の減算
でありまた信号１０７によって両オペラン！・の指数の
差が１以下である場合には定数２４を発生し、さらに倍
精度演算であって信号１０６によって真の減呻てありま
た信号１０７によって両オペランドの指数の差か１以下
であると判断される場合は定数５３を発！１する。これ
らの各定数は、−１一連（またように比較回路１０３に
おい′Ｃ信号１　（，１９、ずなわち初号拡張された最
大オペランド指数部の値を示す信号と比較され、信号１
０９かこれらの定数よりも小さい場合はアシ・ダーツロ
ー例夕Ｉの発１１を′ｆ−４ｉｌｌするものと判断され
る。

次に、前記第５図に示した各定数の根拠を説明し、本発
明の理解をより明らかにする。

第２図および前記処理３，４の説明の項で述べたように
、指数部の宿所結果は、指数部中間１ｔ’ｉ果を）ｌ規
化およびｉｆｆ＋１．’、　ＩＪＪ、化する時点て、仮
数部のジット ｉ”’Ｔ　、ｉ．ＩＥ規化における、１ｉＪ能な仮数部
の最大シフト桁数は、第６図に示すようになる。アンダ
ーフロ例夕Ｉの発イトは、ノＩシフト桁数１．：Ｏ関係
［７ており、また当然Ｊ′！の減算＋１．’ｊのみ問題
となるものである。したかー・て第６図に示す最大左シ
フト桁数から、第５図に示す各状態にλ・１応（−、た
定数を得ることができる，。

前述したＪうに、前記各定数と信号１　０　（Ｊとを比
較回路１０３で比較することによって、アンダーフロー
例外の発生を予測する。次にこのアンダフロー例外の発
生な測を具体例を」二げて説明する。

単精度浮動小数点加減算においてアンダーフロ例外か発
生しない場合、指数部の中間結果は、ゲタばき表現で−
１から２５４の範囲の値を取る。

本発明による例外発生予測回路は、この値から前記定数
２４を引いた値か１以上である時、すなわち指数部の中
間結果が２５から２５４の範囲の時、アンダーフロー例
外か発生しないと判断する。また両オペランド指数部の
差か２以」二である場合は、定数か１であるため指数部
の中間結果が２から２５４の範囲の値の時、アンダーフ
ロー例外が発生しないと判断する。さらに、真の加算を
行っているときは、指数部の中間結果が１〜２５４の範
囲のとき、アンダーフロー例外が発生ｌ−ないと判断す
る。

また、倍精度浮動小数点加減算においてアンダフロー例
外か発生１，ない場合、指数部の中間結２′−３ 宋１４、ゲタばき表現で−　１から２０４６の範囲の値
をとる。し、たかっ°Ｃ本発明の例外発生予測回路では
、定数が５３であるので指数部の中間結果か５４から２
　ｆ’ｌ　４　６の範囲の値のとき、アンターフロー例
外か発生し７ないと判断する。また両オペランド指数部
の差が２以十゛Ｃある場合は、定数か１であるので指数
部の中間結果か２から２　０　４　６の範囲の値のとき
アンターフロー例外か発生しないと判断する。さらに真
の加算を行っているときは、指数部の中間結果か１から
２　０　４　６の範囲の値のとき、アンダーフロー例外
が発生しないと判断する。

このようにして、前記アンダーフロー例外発生予測回路
を用いれば、アンダーフロー例外を発生し，ない浮動小
数点演算を行った場合のその大部分のケースについて、
演算の早期に例夕１が発／１しないと判断てきる。その
ためこの場合には第７図（　ｂ　）に示す命令実行制御
を行っ一Ｃ１処理スビドを上げることか可能である。一
方この回路でアンダーフロー例夕１の発生が予測された
場合のみ、第７図（Ｃ）に示すような待ち合わせ制御に
よる命令の実行を行う。このようにすることによって、
全体とｌ〜でブロセッザの命令実行制御の効率を大幅に
改善することかできる。

［発明の効果］ 以−に、実施例を挙げて詳細に説明したように、本発明
によるアンダーフロー例外発生′ｒ−測回路では、アン
ダーフロー例外の発生しない浮動小数点加減算を行った
場合、その大部分のケースにり・１して、早期に例外か
発生しないと判断てきる。そのため、この回路を使用し
たブロセッザでは、効率の良い命令実行制御が１１能と
なる。

【図面の簡単な説明】

第１図は本発明の一実施例にかかるアンダーフロー例外
発生予測回路のブロック図、 第２図は第１図に示す回路と一般のｔ７動小数点加減算
装置との接続関係を示す図、 第３図および第４図はＩＥＥＥ規格におけるンデ動小数
点データのフォーマツ！・を示す図、第５図は第１図の
回路において発生される定数を示す図、 第６図は正規化および再正規化における仮数部の最大シ
フト桁数を示す図、 第７図はトラップルーチンで例外処理を行う１１！ｉの
命令実行制御を説明する為の図である。 １０１・・・定数発生回路　１０２・・・符号拡張回路
１０３・・比較回路

Claims (1)

1. 【特許請求の範囲】 第１、第２オペランドの浮動小数点加減算を実行するに
   あたって選択された最大オペランド指数部に対して行わ
   れる正規化処理で、該指数部から減算される可能性のあ
   る最大数を、真の加算を行うか否かを示す信号と単精度
   演算であるか倍精度演算であるかを示す信号と前記第１
   、第２オペランドの指数部の差が２以上であるか否かを
   示す信号とに応じて定数として発生する定数発生手段と
   、該定数発生手段により生成された定数値と前記第１、
   第２オペランドの浮動小数点加減算の算出途中で選択さ
   れる最大指数部の値とを比較する比較手段、 とを備え、前記比較結果に応じてアンダーフロー例外発
   生を予測する信号を出力することを特徴とする浮動小数
   点加減算のアンダーフロー例外発生予測回路。