JPH0469738A - データ型タグ生成方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ型タグ生成方式に関し、特にマイクロ
プロセッサシステムによりＬ　ｉ　ｓ　ｐ等の記憶処理
言語を扱うためのデータ型タグ生成方式〔従来の技術〕 一般に、Ｌｉ　ｓｐに代表されるような記号処理言語で
は、実行時にオブジェクトのデータ型を判定する必要が
ある。しかし、オブジェクトのデータ型はコンパイル時
には判断できない。つまりＬｉ５ｐでは処理系の高速化
のためには、高速な動的データ型判定が必要とされる。

そのため、以下に説明するような様々なデータ型判定方
式が考案されてきた。

これらは、大別して、ラフ１ヘウエアによる方式とハー
ドウェアによる方式とに分けられる。

まず、ソフトウェアによる方式について説明する。

その第一はポインタ内蔵方式である。

この方式は、Ｌｉ５ｐオブジエクトへのポインタの一部
をタグ用ビットとして割り当て、データ型判定を行う方
式である。

３２ビツトマシンでよく見られる例としては、第５図の
ように上位８ピツＩ・をタグ′、下位２４ヒツトをアド
レスとして用いる方式である。

この方式では、データ型判定をするためにＡＮＤまたは
５ＨＩＦＴ命令等を使ってソフトウェアでポインタマス
クする必要かある。また、アドレス空間が２４ビツト分
しか利用できない。

第二の方式とはオフシェクトタグ方式である。

第６図のようにポインタ中ではなく、Ｌ、　ｉ　ｓ　ｐ
オブジェクＩ・の中にデータ型タグを持つ方式である。

この方式では、３２ビツトをすべてアドレスとして使え
、またマスク演算も不要である反面、データ型判定のな
めに必ずメモリアクセスを必要とする。また各オブジェ
クトにデータ型タグを持つため、メモリを多く消費して
しまう。

第三の方式はヒープ分割方式である。

第７図のように、ヒープ領域をＬｉ　ｓｐオブジェクト
のデータ型によって分割して利用する方式この方式では
データ型の判定は、アドレスがどのデータ型の領域の範
囲内にあるかを比較することによって行う。

しかし、各領域の上限、下限アドレスの全てをレジスタ
にアサインできないときは、メモリアクセスを必要とす
る。また、各領域の配分が非常に難しいこともある。

以上のように、高速なデータ型判定に対するソフトウェ
アでの対応が困難なところから、タグアーキテクチャと
呼ばれるハードウェアが考案された。

次に、ハードウェアであるタグアーキテクチャについて
説明する。

第８図は、４０ビツトタグアーキテクチヤのデータフォ
ーマットの例である。

下位３２ビツトは前述の各方式と同様にアドレス用とし
、上位８ビツトをタグ専用としている。

ＣＰＵ内部では、タグ部専用の比較器を持つことにより
、高速にデータ型判定が出来る。

第４図はタグアーキテクチャによる従来のデータ型タグ
生成方式のシステム構成例である。

第４図において、従来のデータ型タグ生成方式はアドレ
スおよびデータ３２ビツトで、タグ８ビツトのＣＰＵＩ
と、４０ビツト幅主記憶２と、３２ビツト幅アドレスバ
ス３と、４０ビツト幅データバス４から構成されていた
。

次に、従来のデータ型タグ生成方式の動作について説明
する。

まず、ＣＰＵＩはアドレスバス３に一連の処理を実行す
るため、主記憶２のデータをアクセスするアドレスを出
力する。

主記憶２はアドレスを受は取り該当するデータ３２ビツ
トとタグ８ビツトを併せた４０ピツ）・データをデータ
バス４に出力する。

次に、ＣＰ、Ｕｌは、データバス４から４０ピツ１ヘデ
ータを読み込む。

最後に、ＣＰＵＩは、４０ビツトデータより、タグ専用
の上位８ビツトのデータをＣＰＵ内部のタグ専用比較器
に入力し、データ型タグを生成する。

この方式では、最も高速にデータ型判定を行えるが、外
部データバスか４０ビツト幅必要なため、ＶＭＥ、Ｍｕ
ｌｔｉｂｕｓ、ＮｕｂｕｓＦｕｔｕｒｅｂｕｓなどの汎
用バスを利用することができず、また主記憶も４０ビツ
ト幅が必要であった。

〔発明が解決しようとする課題〕

上述した従来のデータ型タグ生成方式では、ソフトウェ
アによってデータ型を判定する方式では速度が遅いとい
う欠点があった。

またハードウェアによってデータ型を判定する方式では
システムコストが高くなってしまうという欠点があった
。

〔課題を解決するための手段〕

本発明のデータ型タグ生成方式は、ＣＰＵと主記憶を有
し、信号処理言語によるプログラムを実行する記号処理
言語プロセッサシステムにおいて、 前記主記憶に対するアドレスにより読出すように前記記
号処理言語のオブジェクトのデータ型に対応するタグを
記憶した記憶手段を有するものである。

〔実施例〕 次に、本発明の構成並びに動作について図面を用いて説
明する。

第１図は本発明の第１の実施例を示すブロック図である
。

第１図において、本発明のデータ型タグ生成方式はアド
レスおよびデータ３２ビツトでタグ８ビ・ｙ１〜のＣＰ
ＵＩと、３２ビット幅主記憶２と３２ヒッ１−幅アドレ
スバス３と、３２ビット幅データバス４と、データ型タ
グ生成器５とから構成されている。

ＣＰＵＩは従来例と同様、第８図のようなデータフォー
マットを用いる。

データ型タグ発生器５は、たとえば、あらかじめデータ
型に対応するタグを記憶した８ビツトのＲＯＭであり、
第２図に示すように入力アドレスに対応するタグ“を出
力するものである。

次に本実施例の動作について説明する。

まず、ＣＰＵＩは一連の処理を実行するため、主記憶２
のデータを、アクセスするアドレスを出力する。出力さ
れたアドレスは、アドレスバス３と同様にデータ型タグ
生成器５にも送られる。

次に、主記憶２は、アドレスバス３からアドレスを読み
、該当するデータをデータバス４に出力する。

データ型タグ発生器５は、ＣＰＵｌが出力したアドレス
を読み、第２図に示すようなアドレスに対応したタグを
出力する。

次に、ＣＰＵＩは、データバス４から３２とットデータ
を、データ型タグ生成器］５から８ビツトのタグをそれ
ぞれ読み込む。

最後に、ＣＰＵ１は、データ型タグ生成器５から読み込
んだ８ビートタグを用いて高速にデータ型判定を行う。

なお、第２図に示したデータ型分類によるタグ生成は一
例であり、より細かいデータ型分類によるタグ生成も可
能である。

次に、本発明の第２の実施例について説明する。

第４図に第２の実施例を示す。

第４図において、ＣＰＵＩ、主記憶２．アドレスバス３
およびデータバス４は、第一の実施例と同様のものであ
る。データ型タグ生成器５はＣＰＵＩのＩ１０空間上に
マツピングされている点が、第一の実施例と異なる。

次に、本箱２の実施例の動作について説明する。

本実施例の動作が第１の実施例と異なる点は、第一の実
施例では固定であったアドレスに対するタグの値を動的
に変えることができる点である。

すなわち、データ型タグ生成器５は、該当する１、１０
アドレスへのライト命令によりアドレス空間を分割する
境界を変更することができる。

これにより、たとえば、Ｌ　ｉ　ｓ　ｐ処理系が動作中
にコンスセル領域が足りなくなった場合に、Ｉ１０命令
によりコンスセル領域を拡張することができる。

〔発明の効果〕 以上説明したように、本発明は、ＣＰＵが出力するアド
レスによりデータ型タグを生成するデータ型タグ生成に
より、ＣＰＵが読み込むデータを動的に生成するので、
タグアーキテクチャを用いながら、システムデータバス
幅、主記憶幅を増加することなく高速なデータ型判定を
行うことができるという効果がある。

したがって、システムコストの上昇も抑えることができ
るという効果がある。

【図面の簡単な説明】

第１図は本発明の第一の実施例を示すブロック図、第２
図は第１図で示したＣＰＵアドレスとデータ型タグの対
応を示す図、第３図は本発明の第二の実施例を示すブロ
ック図、第４図は従来のデータ型タグ生成方式の一例を
示すブロック図、第５図はポインタ内蔵方式のデータフ
ォーマットの一例を示す図、第６図はオブジェクトタグ
方式のデータオブジェクトの一例を示す図、第７図はヒ
ープ分割方式のメモリマツピングの一例を示す図、第８
図はタグアーキテクチャのデータフォーマットの一例を
示す図である。 ］・・・ＣＰＵ、２・・・主記憶、３・・・アドレスバ
ス、＝９ １〇− ４・・・データバス、 ５・・・データ型タグ生成器。 １−１＝

Claims (1)

1. 【特許請求の範囲】 ＣＰＵと主記憶を有し、信号処理言語によるプログラム
   を実行する記号処理言語プロセッサシステムにおいて、 前記主記憶に対するアドレスにより読出すように前記記
   号処理言語のオブジェクトのデータ型に対応するタグを
   記憶した記憶手段を有することを特徴とするデータ型タ
   グ生成方式。