JPH0469908B2 - - Google Patents
Info
- Publication number
- JPH0469908B2 JPH0469908B2 JP59257411A JP25741184A JPH0469908B2 JP H0469908 B2 JPH0469908 B2 JP H0469908B2 JP 59257411 A JP59257411 A JP 59257411A JP 25741184 A JP25741184 A JP 25741184A JP H0469908 B2 JPH0469908 B2 JP H0469908B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- image memory
- display
- mode
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004040 coloring Methods 0.000 description 9
- 239000013256 coordination polymer Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000003086 colorant Substances 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/391—Resolution modifying circuits, e.g. variable screen formats
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/024—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour registers, e.g. to control background, foreground, surface filling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/026—Control of mixing and/or overlay of colours in general
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Television Systems (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は表示制御装置に係り、特にラスタース
キヤン方式のカラーグラフイツク表示装置に使用
される画像メモリの表示制御装置に関する。
キヤン方式のカラーグラフイツク表示装置に使用
される画像メモリの表示制御装置に関する。
テレビジヨン信号の垂直帰線期間内で今まで無
信号部分であつた水平走査期間に、デイジタル信
号を重畳して伝送する文字放送システムが開発さ
れている。この文字放送システムの受信端末で
は、伝送される文字・図形情報を画像データとし
て一旦画像メモリに蓄積し、蓄積した画像データ
を読み出してラスタースキヤン方式のカラーグラ
フイツク表示装置に表示している。
信号部分であつた水平走査期間に、デイジタル信
号を重畳して伝送する文字放送システムが開発さ
れている。この文字放送システムの受信端末で
は、伝送される文字・図形情報を画像データとし
て一旦画像メモリに蓄積し、蓄積した画像データ
を読み出してラスタースキヤン方式のカラーグラ
フイツク表示装置に表示している。
上記システムの表示画面の画素数は、第１０図
に示すように248（横）×204（縦）となつている。
一方、着色、フラツシング（明滅）等の機能は、
画面情報の伝送時間の短縮や端末価格の低減のた
め、機能ブロツクを単位として行なう。この機能
ブロツクの最小単位を構成する画素数は４（横）×
４（縦）である。そこで、輝度情報であるドツト
パターンDP4（横）×４（縦）に対して、色情報で
ある文字・図形色（前景色）FGと文字・図形背
景色（背景色）BGが夫々４ビツトずつ、さらに
フラツシングの位相情報CCが４ビツト割り当て
られている。ここで、前景色FG、背景色BGの４
ビツトの色情報は赤色情報Ｒ、緑色情報Ｇ、青色
情報Ｂ、半輝度情報RIから構成されている。
に示すように248（横）×204（縦）となつている。
一方、着色、フラツシング（明滅）等の機能は、
画面情報の伝送時間の短縮や端末価格の低減のた
め、機能ブロツクを単位として行なう。この機能
ブロツクの最小単位を構成する画素数は４（横）×
４（縦）である。そこで、輝度情報であるドツト
パターンDP4（横）×４（縦）に対して、色情報で
ある文字・図形色（前景色）FGと文字・図形背
景色（背景色）BGが夫々４ビツトずつ、さらに
フラツシングの位相情報CCが４ビツト割り当て
られている。ここで、前景色FG、背景色BGの４
ビツトの色情報は赤色情報Ｒ、緑色情報Ｇ、青色
情報Ｂ、半輝度情報RIから構成されている。
以上のように、ドツトパターンDP4ビツトに対
して前景色FG、背景色BG、位相情報CCが各４
ビツトずつ割り当てられている。また、上記シス
テムにおいては、従来、画像データの処理は８ビ
ツト単位で行なわれることが多く、画像メモリの
データバスは通常８ビツト構成となつている。従
つて、８ビツト構成のデータバスで画像データを
処理する場合、８画素（８ビツト）の表示期間に
ドツトパターンDP8ビツト、前景色FG8ビツト、
背景色BG8ビツト、位相情報CC8ビツトの４種類
の８ビツトデータを画像メモリから読み出さなけ
ればならない。
して前景色FG、背景色BG、位相情報CCが各４
ビツトずつ割り当てられている。また、上記シス
テムにおいては、従来、画像データの処理は８ビ
ツト単位で行なわれることが多く、画像メモリの
データバスは通常８ビツト構成となつている。従
つて、８ビツト構成のデータバスで画像データを
処理する場合、８画素（８ビツト）の表示期間に
ドツトパターンDP8ビツト、前景色FG8ビツト、
背景色BG8ビツト、位相情報CC8ビツトの４種類
の８ビツトデータを画像メモリから読み出さなけ
ればならない。
また、上記システムの画像メモリとしては、ビ
ツト当りの単価が安く大容量に適するダイナミツ
クRAM（以下DRAMという）を用いることが多
い。ところが、DRAMは通常サイクルタイムが
200〜260nsecであるため比較的アクセス時間が遅
い。データの読み出し基準を周波数5.73MHz（周
期約175nsec）の表示クロツクCPとした場合、デ
ータの読み出しには、１クロツクCP期間
（175nsec）では間に合わず、２クロツクCP期間
（350nsec）必要となる。従つて、従来の表示制御
装置では、８ビツト期間は第１１図に示すよう
に、全て４種類の表示用データの読み出しに使わ
れてしまう。第１１図ｂにおいて、DPAdr，
FGAdr，BGAdr，CCAdrは夫々DF，FG，BG，
CCの各アドレスを出力している期間を示す。即
ち、画像メモリは、表示期間中にあつては表示用
データの読み出し専用となつてしまい、画像メモ
リへのデータの書き込み等は非表示期間のみ可能
となり、データ書き込み効率が悪くなる欠点を有
していた。
ツト当りの単価が安く大容量に適するダイナミツ
クRAM（以下DRAMという）を用いることが多
い。ところが、DRAMは通常サイクルタイムが
200〜260nsecであるため比較的アクセス時間が遅
い。データの読み出し基準を周波数5.73MHz（周
期約175nsec）の表示クロツクCPとした場合、デ
ータの読み出しには、１クロツクCP期間
（175nsec）では間に合わず、２クロツクCP期間
（350nsec）必要となる。従つて、従来の表示制御
装置では、８ビツト期間は第１１図に示すよう
に、全て４種類の表示用データの読み出しに使わ
れてしまう。第１１図ｂにおいて、DPAdr，
FGAdr，BGAdr，CCAdrは夫々DF，FG，BG，
CCの各アドレスを出力している期間を示す。即
ち、画像メモリは、表示期間中にあつては表示用
データの読み出し専用となつてしまい、画像メモ
リへのデータの書き込み等は非表示期間のみ可能
となり、データ書き込み効率が悪くなる欠点を有
していた。
上記欠点を除去するために画像メモリとしてア
クセス時間の速いスタテイツクRAMを用いる
と、表示期間中にもサイクルスチルによつてデー
タの書き込みが可能となるが、画像メモリが高価
となり、かつハードウエアのタイミング設計も難
しくなる。また、画像メモリを同一アドレス空間
上に設定せず、第１２図ａ〜ｄに示すように４種
類のデータ毎に格納する空間を分割して並列に配
列することによつても、表示期間中のデータ書き
込みは可能になるが、メモリの空き領域が増大す
るとともに、メモリ素子数が増加して回路規模が
大きくなる問題がある。
クセス時間の速いスタテイツクRAMを用いる
と、表示期間中にもサイクルスチルによつてデー
タの書き込みが可能となるが、画像メモリが高価
となり、かつハードウエアのタイミング設計も難
しくなる。また、画像メモリを同一アドレス空間
上に設定せず、第１２図ａ〜ｄに示すように４種
類のデータ毎に格納する空間を分割して並列に配
列することによつても、表示期間中のデータ書き
込みは可能になるが、メモリの空き領域が増大す
るとともに、メモリ素子数が増加して回路規模が
大きくなる問題がある。
さらに、２画面分の画面情報を格納する画像メ
モリを持ち、２画面分の画面情報を１画面に合成
して表示するハイブリツド表示を行なう場合があ
る。従来、１画面分の画像メモリを制御する従来
の表示制御装置を２個用いることにより、２画面
分の画面情報を独立に読み出して上記ハイブリツ
ド表示を実現していた。しかし、回路規模が増大
し、端末コストも上昇してしまう問題点を有して
いた。
モリを持ち、２画面分の画面情報を１画面に合成
して表示するハイブリツド表示を行なう場合があ
る。従来、１画面分の画像メモリを制御する従来
の表示制御装置を２個用いることにより、２画面
分の画面情報を独立に読み出して上記ハイブリツ
ド表示を実現していた。しかし、回路規模が増大
し、端末コストも上昇してしまう問題点を有して
いた。
本発明の目的は、表示期間中にも画像メモリに
画像データを書き込めるモード、複数画面分の画
面情報を画像メモリから独立に読み出すモード
等、設定されたモードに応じて種々のアドレス供
給を画像メモリに行ないうる表示制御装置を提供
することにある。
画像データを書き込めるモード、複数画面分の画
面情報を画像メモリから独立に読み出すモード
等、設定されたモードに応じて種々のアドレス供
給を画像メモリに行ないうる表示制御装置を提供
することにある。
この発明では、例えば第１図に示すように画像
メモリ１０へのデータバスMDを16ビツト構成に
して、16ビツト期間に４種類の表示用データの読
み出し期間の他に画像メモリ１０へのアクセス期
間を設ける。このアクセス期間をモードレジスタ
４０に設定されたモードに応じて表示用のアドレ
スを種々のアドレスに切換えることによつて、画
像メモリ１０に対して種々のアドレツシングを可
能としている。
メモリ１０へのデータバスMDを16ビツト構成に
して、16ビツト期間に４種類の表示用データの読
み出し期間の他に画像メモリ１０へのアクセス期
間を設ける。このアクセス期間をモードレジスタ
４０に設定されたモードに応じて表示用のアドレ
スを種々のアドレスに切換えることによつて、画
像メモリ１０に対して種々のアドレツシングを可
能としている。
以下、図面を参照して本発明の表示制御装置
を、文字放送システムの受信端末に適用した場合
の一実施例について説明する。
を、文字放送システムの受信端末に適用した場合
の一実施例について説明する。
この実施例では第１図に示す画像メモリ１０へ
のデータバスMDを16ビツト構成とし、16ビツト
期間中に４種類の16ビツトの表示用データ、即ち
ドツトパターンDP、前景色FG、背景色BG、位
相情報CCを読み出している。この場合も８ビツ
ト構成のデータバス時と同様に、データの読み出
しには２クロツクCP期間必要となるので、16ビ
ツトバス構成にした場合には第２図に示すように
16ビツト期間中に表示データ読み出し以外の目的
の画像メモリ１０のアクセス期間が４期間設けら
れる。第２図ｂにおいてACCESSは画像メモリ
１０をCPU等によつてアクセスすべきアドレス
が出力されるアクセス期間を示す。さらに、この
実施例では上記４個のアクセス期間をアドレツシ
ングモードレジスタ４０にセツトされたアドレツ
シングモードに応じて切換えて使うことにより、
画像メモリ１０に対して種々のアドレツシングを
実現している。
のデータバスMDを16ビツト構成とし、16ビツト
期間中に４種類の16ビツトの表示用データ、即ち
ドツトパターンDP、前景色FG、背景色BG、位
相情報CCを読み出している。この場合も８ビツ
ト構成のデータバス時と同様に、データの読み出
しには２クロツクCP期間必要となるので、16ビ
ツトバス構成にした場合には第２図に示すように
16ビツト期間中に表示データ読み出し以外の目的
の画像メモリ１０のアクセス期間が４期間設けら
れる。第２図ｂにおいてACCESSは画像メモリ
１０をCPU等によつてアクセスすべきアドレス
が出力されるアクセス期間を示す。さらに、この
実施例では上記４個のアクセス期間をアドレツシ
ングモードレジスタ４０にセツトされたアドレツ
シングモードに応じて切換えて使うことにより、
画像メモリ１０に対して種々のアドレツシングを
実現している。
また、文字放送システムにおける表示画面の画
素構成は第１０図を用いて上述したように、248
（横）×204（縦）となつている。従つて、横及び縦
とも画像表示領域上の座標として８ビツトのアド
レス（以下、夫々Ｘアドレス、Ｙアドレスとい
う）で表現される。この実施例では、画像メモリ
１０へのデータバスMDを16ビツト構成とし、横
方向16ビツトを一括して処理するので、８ビツト
の表示領域上のＸアドレスの上位４ビツトが実際
に画像メモリに与えられる横方向単位のアドレス
となる。また、前景色FG、背景色BG、位相情報
CC等の着色情報は、４（横）×４（縦）に各々４ビ
ツトの情報が割り当てられているので、上記着色
情報の縦方向のアドレスは８ビツトの表示領域上
のＹアドレスの上位６ビツトを使用することにな
る。
素構成は第１０図を用いて上述したように、248
（横）×204（縦）となつている。従つて、横及び縦
とも画像表示領域上の座標として８ビツトのアド
レス（以下、夫々Ｘアドレス、Ｙアドレスとい
う）で表現される。この実施例では、画像メモリ
１０へのデータバスMDを16ビツト構成とし、横
方向16ビツトを一括して処理するので、８ビツト
の表示領域上のＸアドレスの上位４ビツトが実際
に画像メモリに与えられる横方向単位のアドレス
となる。また、前景色FG、背景色BG、位相情報
CC等の着色情報は、４（横）×４（縦）に各々４ビ
ツトの情報が割り当てられているので、上記着色
情報の縦方向のアドレスは８ビツトの表示領域上
のＹアドレスの上位６ビツトを使用することにな
る。
次に、本実施例のブロツク図を示す第１図を参
照して、その説明をする。
照して、その説明をする。
同図において、画像メモリ１０には１画面を構
成する４種類の画像データ、例えばドツトパター
ンDP、前景色FG、背景色BG、位相情報CCが同
一アドレス空間上に、16ビツト並列に格納されて
いる。この画像メモリ１０に供給するアクセスア
ドレスはアドレス発生部２０によつて発生する。
ここで、Ｘ、Ｙ、Y′アドレスカウンタ２１〜２
３はラスタースキヤン方式のカラーグラフイツク
表示装置に表示するための表示用データの読み出
しアドレスを発生し、ワード、ラインンアドレス
レジスタ２４，２５はCPU等の制御部が上記画
像メモリ１０に画像データをアクセスするときの
アクセス先アドレスを発生する。また、Ｘ、Ｙ、
Y′アドレスレジスタ２６〜２８は、スクロール
表示を行なう際の表示開始アドレスを格納し、こ
れによりスクロール表示を実現している。
成する４種類の画像データ、例えばドツトパター
ンDP、前景色FG、背景色BG、位相情報CCが同
一アドレス空間上に、16ビツト並列に格納されて
いる。この画像メモリ１０に供給するアクセスア
ドレスはアドレス発生部２０によつて発生する。
ここで、Ｘ、Ｙ、Y′アドレスカウンタ２１〜２
３はラスタースキヤン方式のカラーグラフイツク
表示装置に表示するための表示用データの読み出
しアドレスを発生し、ワード、ラインンアドレス
レジスタ２４，２５はCPU等の制御部が上記画
像メモリ１０に画像データをアクセスするときの
アクセス先アドレスを発生する。また、Ｘ、Ｙ、
Y′アドレスレジスタ２６〜２８は、スクロール
表示を行なう際の表示開始アドレスを格納し、こ
れによりスクロール表示を実現している。
上記Ｘアドレスカウンタ２１はラスタースキヤ
ンに同期した表示用のクロツクCPを計数する８
ビツトのカウンタで、上述した表示用の８ビツト
のＸアドレスを発生する。この場合、カウンタ２
１の上位４ビツト出力X4〜X7が画像メモリ１０
に与えられる横方向アドレスとなり、下位４ビツ
ト出力X0〜X3は16ビツト期間内のタイミングを
発生させる基準として用いられる。一方、Ｙアド
レスカウンタ２２は１水平周期に同期した水平ド
ライブパルスHDを計数する８ビツトのカウンタ
で、表示用の８ビツトのＹアドレスを発生する。
上述したように、ドツトパターンDPの縦方向の
アドレスは、カウンタ２の全出力Y0〜Y7が使用
され、前景色FG、背景色BG、位相情報CC等の
着色情報の縦方向のアドレスは、上位６ビツト出
力Y2〜Y7が使われる。また、Y′アドレスカウン
タ２３は上記Ｙアドレスカウンタ２２と同等のカ
ウンタであり、詳細は後述するが、これにより画
像メモリ１０に２画面分の画像データを格納した
場合でも、２画面の表示を独立に行なうことが可
能になる。
ンに同期した表示用のクロツクCPを計数する８
ビツトのカウンタで、上述した表示用の８ビツト
のＸアドレスを発生する。この場合、カウンタ２
１の上位４ビツト出力X4〜X7が画像メモリ１０
に与えられる横方向アドレスとなり、下位４ビツ
ト出力X0〜X3は16ビツト期間内のタイミングを
発生させる基準として用いられる。一方、Ｙアド
レスカウンタ２２は１水平周期に同期した水平ド
ライブパルスHDを計数する８ビツトのカウンタ
で、表示用の８ビツトのＹアドレスを発生する。
上述したように、ドツトパターンDPの縦方向の
アドレスは、カウンタ２の全出力Y0〜Y7が使用
され、前景色FG、背景色BG、位相情報CC等の
着色情報の縦方向のアドレスは、上位６ビツト出
力Y2〜Y7が使われる。また、Y′アドレスカウン
タ２３は上記Ｙアドレスカウンタ２２と同等のカ
ウンタであり、詳細は後述するが、これにより画
像メモリ１０に２画面分の画像データを格納した
場合でも、２画面の表示を独立に行なうことが可
能になる。
ワードアドレスレジスタ２４は、画像メモリ１
０のアクセス先のワード単位の横方向アドレス４
ビツト（BA0〜BA3）と、画像データの種類に対
応した同一アドレス空間内の領域を指定する２ビ
ツト（P0、P1）の計６ビツト構成である。ライ
ンアドレスレジスタ２５はアクセス先の縦方向の
アドレス８ビツト（LA0〜LA7）で構成される。
以上、レジスタ２４，２５はCPUの出力ポート
となつており、図示しないアドレスデコーダから
出力されるラツチパルスによつてデータバスＤ上
に出力されているアドレスデータBA0〜BA3，
P0，P1，LA0〜LA7がラツチされる。
０のアクセス先のワード単位の横方向アドレス４
ビツト（BA0〜BA3）と、画像データの種類に対
応した同一アドレス空間内の領域を指定する２ビ
ツト（P0、P1）の計６ビツト構成である。ライ
ンアドレスレジスタ２５はアクセス先の縦方向の
アドレス８ビツト（LA0〜LA7）で構成される。
以上、レジスタ２４，２５はCPUの出力ポート
となつており、図示しないアドレスデコーダから
出力されるラツチパルスによつてデータバスＤ上
に出力されているアドレスデータBA0〜BA3，
P0，P1，LA0〜LA7がラツチされる。
また、アドレスレジスタ２６〜２８は夫々横ス
クロール表示や縦スクロール表示を行なうため、
アドレスカウンタ２１〜２３に一定のタイミング
でロードする表示開始アドレスを格納しておくレ
ジスタで、表示開始アドレスを変えることによつ
て横スクロール表示や縦スクロール表示を実現し
ている。ここで、Ｘアドレスカウンタ２１にはＸ
アドレスレジスタ２６に格納された表示開始Ｘア
ドレスを水平周期単位のロードパルスHLでロー
ド、Ｙ、Y′アドレスカウンタ２２，２３にはＹ、
Y′アドレスレジスタに格納された表示開始Ｙ、
Y′アドレスを垂直周期単位のロードパルスVLで
ロードしている。
クロール表示や縦スクロール表示を行なうため、
アドレスカウンタ２１〜２３に一定のタイミング
でロードする表示開始アドレスを格納しておくレ
ジスタで、表示開始アドレスを変えることによつ
て横スクロール表示や縦スクロール表示を実現し
ている。ここで、Ｘアドレスカウンタ２１にはＸ
アドレスレジスタ２６に格納された表示開始Ｘア
ドレスを水平周期単位のロードパルスHLでロー
ド、Ｙ、Y′アドレスカウンタ２２，２３にはＹ、
Y′アドレスレジスタに格納された表示開始Ｙ、
Y′アドレスを垂直周期単位のロードパルスVLで
ロードしている。
上記アドレス発生部２０が発生する複数のアド
レスを画像メモリ１０に供給するタイミングは、
タイミング制御信号発生部３０によつて規定され
る。即ち、このタイミング制御信号発生部３０
は、上記Ｘアドレスカウンタ２１から与えられる
下位４ビツトX0〜X3をデコードして、クロツク
CPの16ビツト期間内のタイミングを、第２図に
示すように８期間に時分割して発生する。
レスを画像メモリ１０に供給するタイミングは、
タイミング制御信号発生部３０によつて規定され
る。即ち、このタイミング制御信号発生部３０
は、上記Ｘアドレスカウンタ２１から与えられる
下位４ビツトX0〜X3をデコードして、クロツク
CPの16ビツト期間内のタイミングを、第２図に
示すように８期間に時分割して発生する。
ここで、この実施例では第３図に画像メモリ１
０の内容を示すように、３種類の画像データの格
納形態、即ちアドレツシングモードを有してい
る。モードＩは第３図ａに示すように１画面分の
画像データを格納し、モードは２画面分の画像
データを格納し、上述したハイブリツド表示を行
なうモードである（第３図ｂ）。また、モード
は着色を４（横）×４（縦）画素単位ではなく１画
素単位に行なう、いわゆるドツト単位着色モード
である（第３図ｃ）。上記３種類のモード毎に画
像メモリ１０へ供給するアドレスは異なるので、
アドレツシングモードレジスタ４０に上記３種類
のモードを格納して、アドレス供給の制御を行な
う。
０の内容を示すように、３種類の画像データの格
納形態、即ちアドレツシングモードを有してい
る。モードＩは第３図ａに示すように１画面分の
画像データを格納し、モードは２画面分の画像
データを格納し、上述したハイブリツド表示を行
なうモードである（第３図ｂ）。また、モード
は着色を４（横）×４（縦）画素単位ではなく１画
素単位に行なう、いわゆるドツト単位着色モード
である（第３図ｃ）。上記３種類のモード毎に画
像メモリ１０へ供給するアドレスは異なるので、
アドレツシングモードレジスタ４０に上記３種類
のモードを格納して、アドレス供給の制御を行な
う。
即ち、このアドレツシングモードレジスタ４０
に格納されたアドレツシングモードと、上記タイ
ミング制御信号発生部３０が発生する16ビツト期
間内のアクセスタイミングに応じて、アドレスス
イツチ５０がアドレス発生部２０から供給される
種々のアドレスを切換えてアドレスバスMAを介
して画像メモリ１０に与えている。これにより、
画像メモリ１０からは与えられたアドレスにより
画像データがアクセスされる。ここで、CPUが
画像データを読み出す場合には読み出し用データ
レジスタ６１を介して、また書き込み場合には書
き込み用データレジスタ６２を介して行なう。一
方、表示用の画像データを読み出す場合には、
RGBデコーダレジスタ群６３に一旦読み出され、
ここでRGB信号に変換して表示装置に出力する。
に格納されたアドレツシングモードと、上記タイ
ミング制御信号発生部３０が発生する16ビツト期
間内のアクセスタイミングに応じて、アドレスス
イツチ５０がアドレス発生部２０から供給される
種々のアドレスを切換えてアドレスバスMAを介
して画像メモリ１０に与えている。これにより、
画像メモリ１０からは与えられたアドレスにより
画像データがアクセスされる。ここで、CPUが
画像データを読み出す場合には読み出し用データ
レジスタ６１を介して、また書き込み場合には書
き込み用データレジスタ６２を介して行なう。一
方、表示用の画像データを読み出す場合には、
RGBデコーダレジスタ群６３に一旦読み出され、
ここでRGB信号に変換して表示装置に出力する。
次に、上述した実施例の３種類のモード毎の動
作について、第３図乃至第９図を参照して説明す
る。
作について、第３図乃至第９図を参照して説明す
る。
まず、モードは第３図ａに示すように、１画
面分の画像データを画像メモリ１０に格納し、タ
イミング制御信号発生部３０が16ビツト期間に設
けた４つのアクセス期間ACCESSを画像メモリ
１０への書き込み期間WRITEとして使用する。
この書き込み期間WRITE（第４図ｄ）には、ワ
ードアドレスレジスタ２４とラインアドレスレジ
スタ２５の出力が第５図に示すアドレスとしてア
ドレススイツチ５０から画像メモリ１０へ供給さ
れる。また、第４図ｄにおいてDPAdr，
FGAdr，BGAdr，CCAdrはDP，FG，BG，CC
を画像メモリ１０から読み出す期間を示し、夫々
の情報に対応するアドレスが、第５図に示すよう
にＸアドレスカウンタ２１、Ｙアドレスカウンタ
２２から画像メモリ１０に与えられる。ここで、
画像メモリ１０の上位ビツトのアドレスA12によ
り輝度情報（ドツトパターンDP）と色情報（前
景色FG、背景色BG、位相情報CC）を格納する
空間を分割する。さらに色情報では、Ｘアドレス
カウンタ２１の出力X2，X3（第４図ｂ，ｃ）であ
るアドレスA10，A11により上記FG，BG，CCの
格納空間を規定している。このモードは、いわ
ゆるサイクルスチールと呼ばれるモードで、表示
期間中にもCPUが画像メモリ１０へ画像データ
のアクセスを行なうことが可能となり、画像デー
タの書き込み効率が向上する。
面分の画像データを画像メモリ１０に格納し、タ
イミング制御信号発生部３０が16ビツト期間に設
けた４つのアクセス期間ACCESSを画像メモリ
１０への書き込み期間WRITEとして使用する。
この書き込み期間WRITE（第４図ｄ）には、ワ
ードアドレスレジスタ２４とラインアドレスレジ
スタ２５の出力が第５図に示すアドレスとしてア
ドレススイツチ５０から画像メモリ１０へ供給さ
れる。また、第４図ｄにおいてDPAdr，
FGAdr，BGAdr，CCAdrはDP，FG，BG，CC
を画像メモリ１０から読み出す期間を示し、夫々
の情報に対応するアドレスが、第５図に示すよう
にＸアドレスカウンタ２１、Ｙアドレスカウンタ
２２から画像メモリ１０に与えられる。ここで、
画像メモリ１０の上位ビツトのアドレスA12によ
り輝度情報（ドツトパターンDP）と色情報（前
景色FG、背景色BG、位相情報CC）を格納する
空間を分割する。さらに色情報では、Ｘアドレス
カウンタ２１の出力X2，X3（第４図ｂ，ｃ）であ
るアドレスA10，A11により上記FG，BG，CCの
格納空間を規定している。このモードは、いわ
ゆるサイクルスチールと呼ばれるモードで、表示
期間中にもCPUが画像メモリ１０へ画像データ
のアクセスを行なうことが可能となり、画像デー
タの書き込み効率が向上する。
モードは第３図ｂに示すように２画面分の画
像データを画像メモリ１０に格納し、４個のアク
セス期間ACCESSにもう１つの表示データ用の
アドレスを出力するモードで、DP′Adr，
FG′Adr，BG′Adr，CC′Adr期間（第６図ｄ）に
Ｘアドレスカウンタ２１とY′アドレスカウンタ
２３の出力を第７図に示すアドレスとしてアドレ
ススイツチ５０から画像メモリ１０へ供給する。
DPAdr，…，CCAdr期間については、モード
と同じである。ここで、画像メモリ１０の最上位
ビツトA13により２画面の画像データを格納する
空間を区別している。このモードは、２つの独
立した表示画面のアドレスを供給するモードで、
上述したハイブリツド表示モードに対応してい
る。また、縦方向のアドレスの発生に関しは、Ｙ
アドレスカウンタ２２とY′アドレスカウンタ２
３の２個を独立に有しているため、２画面独立に
縦スクロール表示を行なえる利点を有する。ただ
し、CPU等による画像データの画像メモリ１０
への書き込みは、第６図ｄからも分かるように表
示期間中には行なえず、非表示期間中のみ可能と
なる。
像データを画像メモリ１０に格納し、４個のアク
セス期間ACCESSにもう１つの表示データ用の
アドレスを出力するモードで、DP′Adr，
FG′Adr，BG′Adr，CC′Adr期間（第６図ｄ）に
Ｘアドレスカウンタ２１とY′アドレスカウンタ
２３の出力を第７図に示すアドレスとしてアドレ
ススイツチ５０から画像メモリ１０へ供給する。
DPAdr，…，CCAdr期間については、モード
と同じである。ここで、画像メモリ１０の最上位
ビツトA13により２画面の画像データを格納する
空間を区別している。このモードは、２つの独
立した表示画面のアドレスを供給するモードで、
上述したハイブリツド表示モードに対応してい
る。また、縦方向のアドレスの発生に関しは、Ｙ
アドレスカウンタ２２とY′アドレスカウンタ２
３の２個を独立に有しているため、２画面独立に
縦スクロール表示を行なえる利点を有する。ただ
し、CPU等による画像データの画像メモリ１０
への書き込みは、第６図ｄからも分かるように表
示期間中には行なえず、非表示期間中のみ可能と
なる。
次に、モードはモードと同様に４個のアク
セス期間ACCESSを画像メモリ１０への書き込
み期間WRITEとして使用する（第８図ｄ）が、
ドツト単位着色を実現するため画像メモリ１０に
は４個のドツトパターン面を格納している（第３
図ｃ）。例えば、ドツトパターンDP１にはＲ面
（赤色情報の面）、DP２にはＧ面（緑色情報の
面）、DP３にはＢ面（青色情報の面）、DP４には
Ｉ面（輝度情報の面）を対応させて、１画素単位
に８色２段階、即ち16色の細精な着色を行なう。
そこで、第８図ｄにおけるDP１Adr，DP２
Adr，DP３Adr，DP４Adr期間にＸアドレスカ
ウンタ２１とＹアドレスカウンタ２２の出力を第
９図に示すように画像メモリ１０に供給する。こ
こで、Ｘアドレスカウンタ２１の出力X2，X3（第
８図ｂ，ｃ）であるアドレスA12，A13により、
上記ドツトパターンDP１〜DP４の格納空間を分
割している。書き込み期間WRITEにおけるアド
レス供給はモードのときと同じである。このモ
ードでもモードのときと同様に、表示期間中
にも画像メモリ１０への書き込みが行なえるのは
言うまでもない。
セス期間ACCESSを画像メモリ１０への書き込
み期間WRITEとして使用する（第８図ｄ）が、
ドツト単位着色を実現するため画像メモリ１０に
は４個のドツトパターン面を格納している（第３
図ｃ）。例えば、ドツトパターンDP１にはＲ面
（赤色情報の面）、DP２にはＧ面（緑色情報の
面）、DP３にはＢ面（青色情報の面）、DP４には
Ｉ面（輝度情報の面）を対応させて、１画素単位
に８色２段階、即ち16色の細精な着色を行なう。
そこで、第８図ｄにおけるDP１Adr，DP２
Adr，DP３Adr，DP４Adr期間にＸアドレスカ
ウンタ２１とＹアドレスカウンタ２２の出力を第
９図に示すように画像メモリ１０に供給する。こ
こで、Ｘアドレスカウンタ２１の出力X2，X3（第
８図ｂ，ｃ）であるアドレスA12，A13により、
上記ドツトパターンDP１〜DP４の格納空間を分
割している。書き込み期間WRITEにおけるアド
レス供給はモードのときと同じである。このモ
ードでもモードのときと同様に、表示期間中
にも画像メモリ１０への書き込みが行なえるのは
言うまでもない。
以上説明したように、この実施例では画像メモ
リ１０のデータバスMDを16ビツト構成にし、16
ビツト期間に４個のアクセス期間ACCESSを設
け、さらにアドレツシングモードレジスタ４０に
格納された３種類のモードに応じてアドレス発生
部２０から供給されるアドレスをアドレススイツ
チ５０が切換えて出力することにより、画像メモ
リ１０に対して種々のアドレツシングを可能とし
ている。従つて、モードに応じた最適な画像メモ
リ１０のアドレス制御を行ないうる利点を有す
る。
リ１０のデータバスMDを16ビツト構成にし、16
ビツト期間に４個のアクセス期間ACCESSを設
け、さらにアドレツシングモードレジスタ４０に
格納された３種類のモードに応じてアドレス発生
部２０から供給されるアドレスをアドレススイツ
チ５０が切換えて出力することにより、画像メモ
リ１０に対して種々のアドレツシングを可能とし
ている。従つて、モードに応じた最適な画像メモ
リ１０のアドレス制御を行ないうる利点を有す
る。
さらに、この実施例の表示制御装置をLSI化し
た場合には、アドレツシングモードを変えるだけ
で、１個のLSIで種々のシステム、例えばサイク
ルスチルモード、ハイブリツドモード、ドツト単
位着色モードに対応できる。
た場合には、アドレツシングモードを変えるだけ
で、１個のLSIで種々のシステム、例えばサイク
ルスチルモード、ハイブリツドモード、ドツト単
位着色モードに対応できる。
なお、本発明は上記実施例で説明したデータバ
スの構成、アドレツシングモードの種類に限定さ
れるものではない。また、文字放送システムの受
信端末に限定されるものではない。
スの構成、アドレツシングモードの種類に限定さ
れるものではない。また、文字放送システムの受
信端末に限定されるものではない。
本発明によれば、画像メモリに対し、設定され
たモードに応じたアドレツシングを行なえるの
で、画像メモリの同一アドレス空間上に格納され
た複数種類の画像データを効率よくアクセスする
ことができるとともに、複数画面の画像データの
アドレス制御も行なうことが可能となる。
たモードに応じたアドレツシングを行なえるの
で、画像メモリの同一アドレス空間上に格納され
た複数種類の画像データを効率よくアクセスする
ことができるとともに、複数画面の画像データの
アドレス制御も行なうことが可能となる。
第１図は本発明の表示制御装置に係る一実施例
を示すブロツク図、第２図、第４図、第６図及び
第８図は第１図に示す実施例の動作を説明するタ
イミングチヤート、第３図は画像メモリの内容を
示すメモリマツプ、第５図、第７図及び第９図は
アドレススイツチが供給するアドレスを示す説明
図、第１０図は表示画面の画素構成を示す構成
図、第１１図は従来の表示制御装置の動作を説明
するタイミングチヤート、第１２図は従来の表示
制御装置の画像メモリの内容を説明するメモリマ
ツプである。 １０…画像メモリ、２０…アドレス発生部、３
０…タイミング制御信号発生部、４０…アドレツ
シングモードレジスタ、５０…アドレススイツ
チ。
を示すブロツク図、第２図、第４図、第６図及び
第８図は第１図に示す実施例の動作を説明するタ
イミングチヤート、第３図は画像メモリの内容を
示すメモリマツプ、第５図、第７図及び第９図は
アドレススイツチが供給するアドレスを示す説明
図、第１０図は表示画面の画素構成を示す構成
図、第１１図は従来の表示制御装置の動作を説明
するタイミングチヤート、第１２図は従来の表示
制御装置の画像メモリの内容を説明するメモリマ
ツプである。 １０…画像メモリ、２０…アドレス発生部、３
０…タイミング制御信号発生部、４０…アドレツ
シングモードレジスタ、５０…アドレススイツ
チ。
Claims (1)
- 【特許請求の範囲】 １ 少なくとも１画面を構成する複数種類の画像
データを、画像表示領域上の座標に対応した各々
のアドレスによつて、同一アドレス空間上に格納
する画像メモリと、 この画像メモリをアクセスすべき複数のアドレ
スであつて、少なくとも前記複数種類の画像デー
タのアクセスに対応したアドレスを発生するアド
レス発生手段と、 このアドレス発生手段が発生する複数のアドレ
スを前記画像メモリに供給すべきアクセスタイミ
ングを、所定期間を時分割して規定するタイミン
グ制御手段と、 前記複数種類の画像データが前記画像メモリに
格納されるべき格納形態を設定するモード設定手
段と、 このモード設定手段により設定された前記画像
データの格納形態、及び前記タイミング制御手段
により規定されるアクセスタイミングに応じて、
前記アドレス発生手段が発生するアドレスを切換
えて前記画像メモリに供給するアドレス切換え手
段とを具備したことを特徴とする表示制御装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59257411A JPS61137186A (ja) | 1984-12-07 | 1984-12-07 | 表示制御装置 |
| US06/805,901 US4780708A (en) | 1984-12-07 | 1985-12-06 | Display control system |
| DE19853543252 DE3543252A1 (de) | 1984-12-07 | 1985-12-06 | Vorrichtung und verfahren zur anzeigesteuerung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59257411A JPS61137186A (ja) | 1984-12-07 | 1984-12-07 | 表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61137186A JPS61137186A (ja) | 1986-06-24 |
| JPH0469908B2 true JPH0469908B2 (ja) | 1992-11-09 |
Family
ID=17306001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59257411A Granted JPS61137186A (ja) | 1984-12-07 | 1984-12-07 | 表示制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4780708A (ja) |
| JP (1) | JPS61137186A (ja) |
| DE (1) | DE3543252A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0757098A (ja) * | 1993-08-16 | 1995-03-03 | Ricoh Co Ltd | 画像データ記憶装置 |
| JP4683384B2 (ja) * | 2004-09-22 | 2011-05-18 | 株式会社ソニー・コンピュータエンタテインメント | メモリ制御方法、グラフィックプロセッサおよび情報処理装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4564915A (en) * | 1980-04-11 | 1986-01-14 | Ampex Corporation | YIQ Computer graphics system |
| JPS5713484A (en) * | 1980-04-11 | 1982-01-23 | Ampex | Video output processor |
| US4459677A (en) * | 1980-04-11 | 1984-07-10 | Ampex Corporation | VIQ Computer graphics system |
| US4475161A (en) * | 1980-04-11 | 1984-10-02 | Ampex Corporation | YIQ Computer graphics system |
| US4580134A (en) * | 1982-11-16 | 1986-04-01 | Real Time Design, Inc. | Color video system using data compression and decompression |
| JPS59116787A (ja) * | 1982-12-24 | 1984-07-05 | 株式会社日立製作所 | デイスプレイ表示方式 |
-
1984
- 1984-12-07 JP JP59257411A patent/JPS61137186A/ja active Granted
-
1985
- 1985-12-06 DE DE19853543252 patent/DE3543252A1/de active Granted
- 1985-12-06 US US06/805,901 patent/US4780708A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61137186A (ja) | 1986-06-24 |
| DE3543252A1 (de) | 1986-06-12 |
| US4780708A (en) | 1988-10-25 |
| DE3543252C2 (ja) | 1990-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6172669B1 (en) | Method and apparatus for translation and storage of multiple data formats in a display system | |
| US5559954A (en) | Method & apparatus for displaying pixels from a multi-format frame buffer | |
| US5129059A (en) | Graphics processor with staggered memory timing | |
| EP0201210B1 (en) | Video display system | |
| JPH0222957B2 (ja) | ||
| CA1220293A (en) | Raster scan digital display system | |
| JPS6360492A (ja) | 表示制御装置 | |
| US5508714A (en) | Display control apparatus for converting CRT resolution into PDP resolution by hardware | |
| US5903253A (en) | Image data control apparatus and display system | |
| GB2202978A (en) | Video apparatus employing vrams | |
| US5086295A (en) | Apparatus for increasing color and spatial resolutions of a raster graphics system | |
| US4620186A (en) | Multi-bit write feature for video RAM | |
| US4591845A (en) | Character and graphic signal generating apparatus | |
| US4626839A (en) | Programmable video display generator | |
| JPH0469908B2 (ja) | ||
| JPH0664452B2 (ja) | デイジタル表示システム | |
| US4901062A (en) | Raster scan digital display system | |
| JPS63250689A (ja) | ラスタ走査表示システム | |
| JPS6024586A (ja) | 表示デ−タの処理回路 | |
| GB2245729A (en) | Video apparatus employing vrams | |
| JPS604988A (ja) | 画像表示装置 | |
| JPH0316037B2 (ja) | ||
| JPH05265441A (ja) | グラフィック表示装置 | |
| JPH0879625A (ja) | ディジタル画像分割表示システム | |
| JPH05341753A (ja) | ビデオメモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |