JPH0470065A - 波形等化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は波形等化技術に関する。特にＭＵＳＥ（Ｍｕｌ
ｔｉｐｌｅ　　５ｕｂ−Ｎｙｑｕｉｓｔ　　Ｓａｍｐｌ
ｔｎｇ　　Ｅｎｃｏｄｉｎｇ）イ言号の伝送用の適応型
波形等化技術に関する。

（ロ）従来の技術 高品位映像信号を帯域圧縮する技術として、多重サブナ
イキストサンプリングエンコード方式（ＭＵＳＥ方式）
　（Ｍ’ｕｌＬｉｐｌｅ　５ｕｂ−ＮｙｑｕｉｓＬ　Ｓ
ａｍｐｌｉｎｇＥｎｃｏｄｉｎｇ）が、ＮＨＫ　（日本
放送協会）により開発され、衛星放送で定時実験放送が
試されている。

このＭＵＳＥ方式は、帯域幅２７Ｍ）Ｉｚの衛星放送の
１チヤンネルで、高品位映像信号を伝送するために、こ
の高品位映像信号を帯域圧縮エンコーダによ？２、サブ
ナイキストサンプリングを行い帯域幅８　、１　ＭＨｚ
の帯域圧縮信号に変換する。

尚、ＭＵＳＥ方式に関しては、以下の文献に紹介されて
いる。

（Ａ）ＮＨＫ技術研究　昭和６２年第３９巻第２号　通
巻１７２号　１８　（７６）〜５３　（１１１）頁二宮
、大塚、和泉、合意、岩館著、ｒＭＵＳＥ方式の開発」 （Ｂ）　　日経マグロウヒル社発行の雑誌「日経エレク
トロニクス、１９８７年１１月２日号、＆４３３Ｊ１８
９頁〜２１２頁、二宮著、「衛星を使うハイビジョン放
送の伝送方式ＭＬＩ　Ｓ　ＥｌこのＭＵＳＥ信号の波形
等化について、説明する。

ＭＵＳＥ信号は、波形等化の為のトレーニング信号が、
予かしめ送信側で挿入付加されている。

このトレーニング信号は、ＶＩＴ信号（Ｖｅｒｔｉｃａ
ｌＩｎｔｅｒｖａｌ　Ｔｅ５ｔ　Ｓｉｇｎａｌ）（ＶＩ
ＴＳ）（ＶＩＴパルス）と呼称されている。

受信側では、このＭ　Ｕ　Ｓ　Ｅ信号を、アナログ／デ
ジタル変換した後、ＶＩＴ信号の応答波形を取り込み、
理想的なインパルスレスポンスとの誤差が少なく成るよ
うに、受信側の等化フィルタの特性を操作することによ
り、伝送路の特性を等化する。

ＭＵＳＥ信号用の波形等化装置は、Ｎ９８９年　電子情
報通信学会春季全国大会講演論文集分冊３　３−２９０
　　講演ＮＱＢ　−５８４Ｊ及び、特開昭６４−８２７
７８号にも示されている。

従来の波形等化装置の１例の概要を第３図を参照しつつ
簡単に説明する。

（１０）は伝送され且つデジタル信号に変換されたＭＵ
ＳＥ信号が入力される入力端子である。

（１４）はトランスバーサル型の等化フィルタである。

この等化フィルタ（１４）は、Ｎ＋１個の夕・ンプを持
つトランスバーサル型デジタルフィルタであり、Ｎ個の
データラッチ回路（１６，〜１６、）、Ｎ＋１個の乗算
器（１８゜〜１８Ｎ）、Ｎ個の加算器（２０，〜２０、
）を備える。

（２２）はこの等化フィルタ（］４）のタップ係数を設
定記憶するタップ係数メモリである。

（２４）は等化処理されたＭＬＪＳ−Ｅ信号を出力する
出力端子である。

（２６）はＭＵＳＥ信号の垂直帰線期間に多重されたＶ
ＩＴ信号を抜き取り記憶するＶＩＴＳメモリである。（
２８）は伝送歪みのない理想のＶＩＴ信号のデータを記
憶する理想ＶＩＴＳデータ記憶回路である。（３０）は
理想のＶＩＴデータとＶＩＴＳメモリ（２６）のデータ
とを演算してタップ係数メモリ（２２）を設定して等化
処理を行う等化演算処理回路である。

上記動作を説明する。伝送路中で歪みを受けたＭＵＳＥ
信号が、入力端子（１０）から入力され等化フィルタ（
１４）に付与される。ＭＵＳＥ信号はデータラッチ回路
でそれぞれ３２．４ＭＨｚのクロック単位で遅延され、
それぞれが、タップ係数メモリ（２２）からのタップ係
数と乗算器（１８゜〜１８０で乗算される。この乗算器
（１８゜〜１８、）の出力を加算器（２０，〜２ＯＮ）
で加算して、出力する。この様にして、フィルタ処理さ
れたＭＵＳＥ信号を出力する。

このフィルタ処理されたＭＵＳＥ信号のうちＶＩＴ信号
部分をＶＩＴＳメモリ（２６）に記憶する。

そして、この記憶されたＶＩＴ信号のデータと理想ＶＩ
Ｔ信号のデータとを等化演算処理回路（３０）で比較し
て、誤差を求め、等化アルゴリズムにより、タップ係数
を演算し、タップ係数メモリ（２２）に書き込み等化フ
ィルタでの等化を行う。

（ハ）発明が解決しようとする課題 波形等化装置に入力される信号は種々のものがあり、例
えば、光ディスクから再生されたＭＵＳＥ信号のように
Ｓ／Ｎの良い信号や、伝送途中で歪みをレベル的及び時
間的に大きく受けた信号も入力される。

この歪みを大きく受けたＭＵＳＥ信号の場合、トランス
バーサルフィルタでの遅延範囲を広げて、長期間に渡っ
て発生する歪みを除去する。

又、この時、ＶＩＴＳメモリ（２６）に記憶するＶｌＴ
信号の期間ら大きくして、長期間に渡って発生する歪み
を除去するためのタップ係数を演算する。このようにす
れば、原信号から時間的に離れたところに発生するゴー
スト歪みを除去出来る。

しかし、そのためには、タップ数の大きなトランスバー
サルフィルタが必要となる。

このため、トランスバーサルフィルタのクロック周間が
長くなるように変更すればよい。

第４図ａに○印で、クロック周波数が３２．４〜ＩＨｚ
の時の、サンプリング点を示す。第４図すに○印で、ク
ロック周波数が１６．２ＭＨｚのサンプリング点を示す
。

つまり、トランスバーサルフィルタへのクロック周波数
を半分の１６．２＼ＩＨｚに変更すれば、トランスバー
サルフィルタの各データラッチ回路を増加しなくても、
長期間に渡って発生する歪みを除去することが、出来る
。

しかし、このようにすると、光ディスクから再生された
ＭＵＳＥ信号のようにＳ／Ｎの良い信号が入力された場
合は、必要以上に、長期間に渡りて発生する歪みを除去
する動作をすることとなる。しかも、当然、等化精度は
、サンプリング周波数が３２．４ＭＨｚの場合に比べて
劣化する。

（ニ）課組を解決するための手段 本発明は、デジタル信号が通過するトランス−バーサル
フィルタ（１５）と、 トレーニング信号期間（〜７１ＴＳ期間）の前記デジタ
ル信号が書き込まれるトレーニング信号記憶手段（ＶＩ
ＴＳメモリ）　（２６）と、前記トランスバーサルフィ
ルタ（１５）のクロックを切り換える選択手段（３６）
と、 前記トレーニング信号記憶手段（２６）のデータを読み
込んで、前記選択手段（３６）により切り換えられたク
ロックに適合する前記トランスバーサルフィルタのタッ
プ係数を演算出力する演算手段（３０，３１，３８，４
０）と、 を備えることを特徴とする。

（ホ）作　用 本発明では、トランスバーサルフィルタ（１５）のクロ
ック周波数を、切り換える。

（へ）実施例 第１図を参照しつつ、本発明の一実施例を説明する。尚
、第１図において、第３図と同一部分には、同一符号を
付して重複説明を省略する。

（３２）は３２．４ＭＨｚのサンプリングクロックが入
力される入力端子、（３４）は１６．２ＭＨｚのサンプ
リングクロックが入力される入力端子である。（３６）
は、ＶＩＴＳ信号の取り込み期間の選択回路である。（
ＳＷｌ）は、クロック選択スイッチである。

（１５）はトランスバーサル型の等化フィルタＩＣであ
り、この等化フィルタＩ　Ｃ（１５）は、第３図の等化
フィルタ（１５）をＩＣ化したものである。

（１５ａ）は、この等化フィルタＩＣ（１５）のクロッ
ク入力端子であり、クロック信号に応じて、内部のデー
タラッチ回路を動作させる。

（２６）はＭＵＳＥ信号の垂直帰線期間に多重されたＶ
ＩＴ信号を抜き取り記憶するＶＩＴＳメモリであり、こ
のＶＩＴＳメモリ（２６）は選択回路（３６）からの信
号及び入力クロックの周波数により抜き取り期間が変更
される。

（２９）は１６．２ＭＨｚのサンプリングによる伝送歪
みのない理想のＶＩＴ信号のデータを記憶する第２理想
Ｖ　Ｉ　Ｔ　Ｓデータ記憶回路である。

（３１）はコノ第２理想のＶＩＴデータとＶＩＴＳメモ
リ（２６）のデータとを演算して、１６．２ＭＨｚクロ
ック動作時の等化フィルタＩＣのタップ係数を求めて、
出力する第２等化演算処理回路である。

（ＳＷ２）はスイッチである。

上記動作を説明する。

入力端子より、歪みの少ないＭＵＳＥ信号が入力されて
いる時は、使用者は、選択回路（３６）により、スイッ
チ（ＳＷＩ、５Ｗ２）を３２．４ＭＨｚ側に接続して、
従来と同様に動作する。このとき、ＶＩＴＳメモリ（２
６）には、第４図ａのＴ１期間のデータが書き込まれる
。

そして、入力端子より、歪みの大きいＭＵＳＥ信号が入
力されている時は、使用者は、選択回路（３６）により
、スイッチ（ＳＷＩ、５Ｗ２）を１６　、２　ＭＨｚｉ
　Ｇ’ニー接続する。Ｖ　Ｉ　ＴＳ／モ’Ｊ（２６）＋
：は、同じサンプル数のデータが書き込めるので当然、
書き込まれるＶＩＴＳの期間は２倍になる（第４図すの
Ｔ２参照）。

そして、この書き込まれたデータは第２の理想ＶＩＴ信
号のデータとを第２等化演算処理回路（３１）で比較し
て、誤差を求め、等化アルゴリズムによｔノ、１６．２
〜ＩＨ２動作時のタップ係数を演算し、等化フィルタＩ
Ｃ（１５）を設定する。

尚、上記実施例では、信号線路が１本のタイプを説明し
たが、本願は前記特開昭６４−８２７７８号で示される
ような本線系と副線系からなり、この副線系に設けた等
化フィルタで本線系の歪みを打ち消すための信号を作成
する波形等化装置にも適応可能である。

又、上記実施例では、回路（２６１２８，２９，３０，
３１、ＳＷ２．３６）をハードウェアで示したが、実際
には、マイクロコンピュータのソフトウェア処理により
実現されるのが一般的である。

又、上記実施ρｊでは、ＭＵＳＥ信号のトレーニング信
号であるＶＴＴＳ信号の例を示したが、別に本願はこれ
に限られるわけではない。

又、上記実施例では、クロック信号を１６．２〜ＩＨｚ
に切り換えたときにＶＩＴＳメモリ（２６）への取り込
みサンプリング周波数も１６．２ＭＨｚに切り換えたが
、別に本願はこれに限られるわけではない。例えば、第
２図に示すごとく、ＶＩＴＳメモＪ　（２６）に３２．
４ＭＨｚのサンプリングによるＴ２１Ａ間のデータを書
き込み、これで演算処理して、タップ係数を演算出力す
る。

第２図の回路では、二〇Ｔ２期間用の３２．４Ｍ１＋ｚ
用のタップ係数を、１６．２ＭＨｚに変換する変換回路
（４０）と、このＴ２期間用の３２．４ＭＨｚ用のタッ
プ係数から７１ｗ４間用の３２．４ＭＨｚ用のタップ係
数を抜き取る抜き取り回路（３８）とを、設けている。

そして、１６．２ＭＨｚのクロック選択時に、この変換
回路（４０）から出力されるタップ係数を選択出力する
。また、３２．４ＭＨｚのクロック選択時には、抜き取
り回路（３８）から出力されるタップ係数を選択出力す
る。尚、このようにすると、演算処理が複雑となり、又
、ＶＩＴＳメモリの容量も多く必要となる。

（ト）発明の効果 本発明によれば、トランスバーサルフィルタ（１５）の
タップ数を増加させることなく入力信号の歪みに応じた
波形等化処理が行える。

【図面の簡単な説明】

第１図は本願の第１実施例を示す図である。 第２図は本願の第２実施例を示す図である。 第３図は従来例を示す図である。 第４図はサンプリング点を示す図である。 （１５）・・・・・・等化フィルタＩＣ（トランスバー
サルフィルタ）、 （２６）・・・・・・ＶＩＴＳメモリ（トレーニング信
号記憶手段）、 （３０，、　３１，　３８．　４０）・・・・・等化演
算処理回路、第２等化演算処理回路、抜き取り回路、変 換回路（演算手段）、 （３６）・・・・・・選択回路（選択子段）。

Claims (2)

【特許請求の範囲】
1. （１）デジタル信号が通過するトランスバーサルフィル
   タ（１５）と、 トレーニング信号期間の前記デジタル信号が書き込まれ
   るトレーニング信号記憶手段（２６）と、このトレーニ
   ング信号記憶手段（２６）のデータを読み込んで、前記
   トランスバーサルフィルタのタップ係数を演算出力する
   演算手段（３０、３１、３８、４０）と、 前記トランスバーサルフィルタ（１５）のクロックを切
   り換える選択手段（３６）と、 を備える波形等化装置。
2. （２）デジタル信号が通過するトランスバーサルフィル
   タ（１５）と、 トレーニング信号期間の前記デジタル信号が書き込まれ
   るトレーニング信号記憶手段（２６）と、前記トランス
   バーサルフィルタ（１５）のクロックを切り換える選択
   手段（３６）と、 前記トレーニング信号記憶手段（２６）のデータを読み
   込んで、前記選択手段（３６）により切り換えられたク
   ロックに適合する前記トランスバーサルフィルタのタッ
   プ係数を演算出力する演算手段（３０、３１、３８、４
   ０）と、 を備える波形等化装置。