JPH0470914A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は制御装置によって電源装置の出力電圧をオン、
オフする情報処理装置に関する。

〔従来の技術〕

従来、電池を電力源とするポータプルタイプの情報処理
装置の電源オン、オフは一般には電源ラインのオン、オ
フによるものである。しかし、これでは情報処理中に誤
ってスイッチをオフした場合、処理中のデータは消失し
てしまうため、電源オフのときはデータ退避の保持時間
を考慮する必要があった。また、オペレータのスイッチ
切り忘れによる電池消耗を防止する為にオートオフ機能
を設けているのが一般的である。この機能は。

ＣＰＵ自身が電源オフを制御しているので、データ退避
の保持時間を考慮する必要がない。

〔発明が解決しようとする課題〕

上記従来技術はオートオフ機能と電源ラインの電源スィ
ッチを別々に設け、電源ラインのオフによりオートオフ
機能のリセットを実施し、再度の電源オンによりオート
オフ機能をセット状態にしていた。また、電源ラインの
オン、オフを強制的に行うため、スイッチオフ時にはデ
ータ退避の保持時間を持たせる必要があった。このため
、オートオフ回路の規模増大、電源スィッチの大型化、
更に、スイッチオフ時の保持時間確保のため、電源回路
の規模が増大した。

本発明の目的は電源の２次側出力の有無によって、オペ
レータの操作がスイッチオンか、オフかの指示かを判定
し、オン指示の場合にはＣＰＵの介在なしに強制的に電
源を立上げる。オフ指示の場合には、オートオフ機能を
ＣＰＵが動作させ、電源をオフにすることにより、電源
オフ制御とオートオフ制御の共用化、リセット回路の簡
素化。

スイッチの小型化、データ退避の保持時間を短くして電
源回路の簡素化を図ることにある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明はスイッチオン、オ
フの指示を判定しその結果をラッチするスイッチ信号ラ
ッチ回路と前記スイッチ信号ランチ回路により電源装置
の動作、及び停止を制御するオン、オフ制御回路、及び
前記スイッチ信号ラッチ回路とオン、オフ制御回路をｃ
ＰＵの信号によりリセットするセット、リセット回路を
設けたものである。

［作用〕 本発明は、スイッチオン、オフ時、電源の２次側出力の
有無によりスイッチ信号ラット回路はスイッチオン指示
か、オフ指示かをラットして、オン、オフ制御回路によ
り電源装置の動作、及び停止を行う。オン指示の場合は
、ＣＰＵの介在なしに電源を強制的に立上げる。オート
オフ及び、オフ指示の場合ＣＰＵは、バックアップメモ
リヘデータ退避を実行後、ＣＰＵが、セット、リセット
回路を介して、スイッチ信号ラッチ回路とオン。

オフ制御回路のリセットを実行して、電源装置の停止を
行う。

〔実施例〕

以下１本発明の実施例を図面をもとに説明する。

第１図は本発明に係る情報処理装置の全体構成である。

情報処理装置は電池１の電力を安定化直流電力に変換す
る電源装置２．情報の処理、及びキーボード１９９周辺
装置２０を制御する主制御回路１８により構成される。

電源装置２はスイッチングコントローラ９がトランジス
タ８をスイッチングし、トランス７の２次側のダイオー
ド３とコンデンサ４により整流平滑を行い負荷に安定化
直流電力を供給する。更に、スイッチングコントローラ
９は、スイッチ１３．電源スイツチ制御部１４、主制御
回路１８、及びセット、リセット回路１７により、オン
、オフの制御がなされる。第２図は主制御回路１８を詳
細に示したブロック図である。主制御回路１７は情報処
理装置としての機能を実行するためのメインメモリ３１
．ワークメモリ３２．電源装置２がオフ時に情報を保持
するバンクアップメモリ３３．電池３４．情報の入力を
行うキーボード１９を制御するキーボードコントローラ
３５９周辺装置２０を制御する周辺装置コントローラ３
７９文字をドツトデータとして記憶しているキャラクタ
ジェネレータ３６．電源スイツチ制御部１４のオン又は
オフのランチ動作状態を伝えるラッチ信号２２．電源装
置２をオフさせるパワーリセット信号２１により構成さ
れ、これらはパスライン３８を介してＣＰＵ３０により
制御される。以上のような情報処理装置におけるＣＰＵ
３０により実行される処理プログラムを第３図に示す、
電源オン４０の後、処理ステップ４１．４２，４３．で
各イニシャルを実行した後。

処理ステップ４４の情報処理へと移行する。この処理ス
テップ４４の情報処理の実行中、タイマ割込みによるパ
ワーオン、オフ処理４５を実行する。

第４図にパワーオン、オフ処理４５の処理過程を説明す
る。処理ステップ５０で電源オフの指示があるか判定す
る。オフの指示がある場合は、処理ステップ５５のデー
タをバックアップへと移行し、処理ステップ５６で主制
御回路１８がセット、リセット回路１７にリセット指示
を行い電源スイツチ制御部１４をリセットし、電源コン
トロール９の動作停止をし、電源装置１の動作を停止さ
せる。

また、処理ステップ５０でオフの指示が無い場合には、
処理ステップ５１でカウンタのイニシャルを実行し、処
理ステップ５２でキーボード１９のキー操作が行われて
いるのかを判定する。キー操作が行われている場合は、
処理ステップ５７に移行し処理ステップ４４の情報処理
を行う、キー操作が行われていない場合は、処理ステッ
プ５３でカウンタのインクリメントを行い、処理ステッ
プ５４でカウンタと設定値の比較を行い設定値に達して
いなければ、再度処理ステップ５２の判定を実行する・
カウンタ設定値に達した場合は、処理ステップ５５のデ
ータをバックアップへと移行し、処理ステップ５６で電
源装置２の動作を停止させる。

第５図は電源スイツチ制御部１４とセット、リセット回
路１７の詳細なブロック図である。電源スイツチ制御部
１４は、スイッチ信号ラッチ１５とオン、オフ制御１６
の、ふたつのフリップフロップにより構成され、電池１
により常に動作可の状態になっている。スイッチ信号ラ
ッチ１５は、スイッチパルス信号２６が電源オン指示か
オフ指示かをＶｃｃの有無により判定し、データをＣＰ
Ｕ３０に伝える。オン、オフ制御１６のオン制御は、ス
イッチパルス信号２６により電源をオンさせる。

オフ制御は、ＣＰＵ３０の制御により電源をオフさせる
。セット、リセット回路１７は電池１の電圧を検知する
ツェナーダイオード６１とトランジスタ５２．５３で構
成される０次に、電源装置のオン、オフ制御の動作シー
ケンスを第６図により詳細に説明する。電池電圧Ｏｖ状
態から電池電圧が徐々に上がって行くと、電源スイツチ
制御部１４のＱｌ、Ｑ２には不定領域があるので、前記
電源スイツチ制御部１４の安全動作電圧以上に達したら
、セット、リセット回路１７のツェナーダイオード６１
によりトランジスタ５２がオンし、リセットを解除しス
タンバイ状態にして、出力停止状態と同じとする。スイ
ッチ信号ラッチ１５のＤｌは、ランチアップ防止用バッ
ファとレベルシフトを行うインバータ６０によって、Ｖ
ｃｃがある場合にはＬに、Ｖｃｃが無い場合にはＨにな
る。

また、オン、オフ制御１６のＤ２は、電池電圧なので常
にＨになる。次に、電源装置２をオンする場合を説明す
る。スイッチ１３が押されるとスイッチパルス信号２６
が発生しスイッチ信号ラッチ１５はＤｌのデータＨをラ
ッチし、ラッチ信号２２をＨにしてＣＰＵ３０へ伝える
。オン、オフ制御１６は、前記スイッチ信号ラッチ１５
と同様にスイッチパルス信号２６によりＤ２のデータＨ
をラッチし、パワーオンオフ信号２４をＨにして電源コ
ントロール９を動作させ電源装置２がオンし、情報処理
装置が動作可能になる。電源装置２をオフする場合は、
スイッチ１３を押すと、スイッチパルス信号２６により
スイッチ信号ラッチ１５はＤｌのデータＬをラッチし、
ラッチ信号２２をＬにする。ＣＰＵ３０は、データをバ
ックアップしパワーリセット信号２１でセット、リセッ
ト回路１７のトランジスタ５３をオンし、トランジスタ
５２をオフしてリセット信号２５がＨになり、スイッチ
信号ラッチ１５とオン、オフ制御１６をリセットしパワ
ーオンオフ信号２４をＬとして、電源コントロール９の
動作を停止させ電源装置２をオフさせる。

以上説明したように、オペレータが情報処理装置のスイ
ッチを押した場合、その指示が電源オンなのかオフなの
かを判定し、電源オン指示であれば電源をオンさせ、電
源オフ指示、又はオートオフ指示であればＣＰＵがバッ
クアップメモリへのデータ退避を実行した後、ＣＰＵ自
身が電源オフを実行する。

〔発明の効果〕

本発明によれば、電源オフを全てＣＰｔＪ自身が制御し
ているので、誤って電源をオフしてもデータの消失が無
くなり、電源オフ時の保持時間を意識する必要が無いた
め、電源回路の簡素化、小型化を図れる。また、電力ラ
インをオン、オフする電力用電源スィッチを、情報伝達
用の小型スイッチに切り替えることができ、電源スィッ
チの小型化が図れるため、電源装置の小型化ができる。

尚、実施例ではスイッチによる電源停止とオートオフに
よる電源停止であるが、情報処理装置、又は電源装置異
常時に、電源を停止させることも可能である。

【図面の簡単な説明】

第１図は情報処理装置の本体ブロック図、第２図は主制
御回路のブロック図、第３図は情報処理フローチャート
、第４図はパワーオンオフ処理フローチャート、第５図
は電源スイツチ制御部とセット、リセット回路の詳細ブ
ロック図、第６図は動作シーケンスチャートである。 ２・・・電源装置、９・・・スイッチングコントローラ
、１５・・・スイッチ信号ラッチ、１６・・・オン、オ
フ制御、１７・・・セット、リセット回路、１８・・・
主制御回路、１９・・・キーボード、２０・・・周辺装
置、３０第 図 Ｄ 第 図

Claims (1)

1. 【特許請求の範囲】 １、制御装置と入力装置と周辺装置と各装置に電力を供
   給する電源装置より成る情報処理装置において、前記電
   源装置は出力電圧を基にスイッチのパルス信号をトリガ
   としてオン情報かオフ情報かを判定するスイッチ情報ラ
   ッチ回路と前記電源装置の動作停止と動作再開を制御す
   るオン、オフ制御回路と前記スイッチ情報ラッチ回路と
   前記オン、オフ制御回路をセット、リセットするセット
   、リセット回路を備え、前記スイッチ情報ラッチ回路の
   オン情報により前記オン、オフ制御回路が前記電源装置
   のオン動作を開始し、前記スイッチ情報ラッチ回路のオ
   フ情報により前記制御装置は前記セット、リセット回路
   により前記オン、オフ制御回路をリセットし前記電源装
   置の動作停止を行うことを特徴とする情報処理装置。 ２、請求項第１項において、前記入力装置を用いた未使
   用時間検出手段により一定時間情報処理装置が使用され
   ていないと判断された場合、前記制御装置は前記セット
   、リセット回路により前記オン、オフ制御をリセットし
   前記電源装置の動作停止を行うことを特徴とする情報処
   理装置。