JPH0471072A - Method for simulating analog/digital mixed integrated circuit - Google Patents

Method for simulating analog/digital mixed integrated circuit

Info

Publication number
JPH0471072A
JPH0471072A JP2183789A JP18378990A JPH0471072A JP H0471072 A JPH0471072 A JP H0471072A JP 2183789 A JP2183789 A JP 2183789A JP 18378990 A JP18378990 A JP 18378990A JP H0471072 A JPH0471072 A JP H0471072A
Authority
JP
Japan
Prior art keywords
circuit
analog
digital
simulation
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2183789A
Other languages
Japanese (ja)
Inventor
Takashi Aikyo
相京 隆
Junko Kumagai
熊谷 淳子
Kyohei Sakajiri
坂尻 京平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2183789A priority Critical patent/JPH0471072A/en
Publication of JPH0471072A publication Critical patent/JPH0471072A/en
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

PURPOSE:To make it possible to describe the circuit data of one integrated circuit by a united description system by including circuit simulating primitive in an analog cell and making it possible to use the same data for both of circuit simulation data and layout circuit data. CONSTITUTION:The contents of the analog cell are described by the circuit simulating primitive, a circuit obtained by mixedly describing an analog circuit part 107 described by an analog cell to be laid out by a layout program 104 and a digital circuit part 108 is registered, and after developing the hierarchy and the cell mixing both analog and digital primitives, circuit simulation data and logical simulation data are mutually separated and respectively simulated. Consequently, the layout circuit of one analog/digital mixed LSI can be described and registered by the united description system.

Description

【発明の詳細な説明】 〔概要〕 チップ上にアナログ回路部とディジタル回路部の双方の
部分を有するアナログ/ディジタル混載集積回路の設計
検証を行なう方法に関し、1つの集積回路の回路データ
を統一された記述方式で記述できるようにすることを目
的とし、1つのチップ上にアナログ回路部とディジタル
回路部の双方の部分を有するアナログ/ディジタル混載
集積回路の設計検証のため、該アナログ回路部についで
回路シミュレーションを行ない、該ディジタル回路部に
ついて論理シミュレーションを行なうシミュレーション
方法において、セル内が回路シミュレーション用のプリ
ミティブで記述され、かつ、レイアウトプログラムでレ
イアウト可能なアナログセルて記述された前記アナログ
回路部が、前記ディジタル回路部と混在して記述された
回路を登録し、アナログプリミティブとディジタルプリ
ミティブとを混在して階層及びセルの展開後、アナログ
・ディジタル分離プログラムにより回路シミュレーショ
ン用データと論理シミュレーション用データとに分離し
て夫々シミュレーションを行なうよう構成する。
[Detailed Description of the Invention] [Summary] A method for verifying the design of an analog/digital hybrid integrated circuit having both an analog circuit section and a digital circuit section on a chip, the circuit data of one integrated circuit being unified. In order to verify the design of an analog/digital mixed integrated circuit that has both an analog circuit section and a digital circuit section on a single chip, the following method is used to describe the analog circuit section. In a simulation method of performing a circuit simulation and performing a logic simulation on the digital circuit section, the analog circuit section is described in which the inside of the cell is described as a primitive for circuit simulation and as an analog cell that can be laid out by a layout program, After registering the circuit described in combination with the digital circuit section, and expanding the hierarchy and cells by mixing analog primitives and digital primitives, the circuit simulation data and logic simulation data are separated by an analog/digital separation program. The configuration is such that the simulations are performed separately.

〔産業上の利用分野〕[Industrial application field]

本発明はアナログ/ディジタル混載集積回路のシミュレ
ーション方法に係り、特にチップ上にアナログ回路部と
ディジタル回路部の双方の部分を有するアナログ/ディ
ジタル混載集積回路の設計検証を行なう方法に関する。
The present invention relates to a simulation method for an analog/digital mixed integrated circuit, and more particularly to a method for verifying the design of an analog/digital mixed integrated circuit having both an analog circuit section and a digital circuit section on a chip.

近年、大規模集積回路(LSI)の高集積化、高機能化
を図るうえで、共存可能なアナログ素子とディジタル素
子との混載化か種々行なわれるようになってきた。この
ようなアナログ/ディジタル混載LSIの設計検証を行
なうためには、アナログ回路部に対しては回路シミュレ
ータ、ディジタル回路部に対しては論理シミュレータか
夫々必要になる。しかし、これらのシミュレータは夫々
別々に動作させるので、回路全体のチエツクかできない
In recent years, in order to increase the degree of integration and functionality of large-scale integrated circuits (LSIs), various attempts have been made to mix analog elements and digital elements that can coexist. In order to verify the design of such an analog/digital mixed LSI, a circuit simulator is required for the analog circuit section, and a logic simulator is required for the digital circuit section. However, since each of these simulators operates separately, it is only possible to check the entire circuit.

そこで、回路シミュレータと論理シミュレータとを夫々
別々に動作させても、他の回路部を含めてアナログ/デ
ィジタル混載回路の全体を一度に検証てきるシミュレー
ション方法か必要となる。
Therefore, there is a need for a simulation method that can verify the entire analog/digital hybrid circuit including other circuit sections at once, even if the circuit simulator and logic simulator are operated separately.

〔従来の技術〕[Conventional technology]

第2図は従来のアナログ/ディジタル混載集積回路のシ
ミュレーション方法の一例の説明図を示す。従来はアナ
ログ/ディジタル混載のレイアウト用回路をディジタル
回路とアナログ回路とに分けて、ディジタル回路につい
ては論理シミュレーション記述で記述した回路を登録し
く同図(A)の1)、アナログ回路については回路シミ
ュレーション記述による回路を登録する(同図(B)の
8)。
FIG. 2 shows an explanatory diagram of an example of a conventional analog/digital mixed integrated circuit simulation method. Conventionally, analog/digital mixed layout circuits were divided into digital circuits and analog circuits, and for digital circuits, circuits described in logic simulation description were registered (1) in Figure (A), and for analog circuits, circuit simulation was performed. The circuit according to the description is registered (8 in the same figure (B)).

例えば、上記のアナログ/ディジタル混載のレイアウト
用回路か、第3図に示す如く、AND回路11の出力と
フリップフロップ(FF)12の出力の計2ビットのデ
ィジタル入力値に応して信号レベルのアナログ信号をD
A変換器(DAC)13より取り呂し、それを抵抗14
.増幅器15゜抵抗16.17及びコンデンサ18より
なる回路部を通してAD変換器(ADC)19に入力し
、このADC19より入力信号レベルに応じた2ビツト
のディジタル出力を取り出し、1ビツトはインバータ2
0を介して外部へ出力し、もう1ビツトはFF12へ印
加する、フィードバックループを有する回路であるもの
とする。
For example, the above-mentioned analog/digital mixed layout circuit, as shown in FIG. analog signal to D
From the A converter (DAC) 13, connect it to the resistor 14.
.. The signal is input to an AD converter (ADC) 19 through a circuit section consisting of an amplifier 15° resistor 16.17 and a capacitor 18, and a 2-bit digital output corresponding to the input signal level is taken out from this ADC 19, and 1 bit is sent to an inverter 2.
It is assumed that the circuit has a feedback loop, in which one bit is output to the outside via one bit, and the other bit is applied to the FF12.

この場合は上記のAND回路11.FF12及びインバ
ータ20よりなるディジタル回路部を、第4図に示す如
く論理シミュレーション記述の回路として登録し、一方
、上記のDAC13,抵抗14.16.17.増幅器1
5.  コンデンサ18及びADC19よりなるアナロ
グ回路部を、第5図に示す如く回路シミュレーション記
述の回路として登録する。ただし、実際は増幅器15は
トランジスタや抵抗よりなる回路レベルで記述される。
In this case, the above AND circuit 11. The digital circuit section consisting of the FF 12 and the inverter 20 is registered as a logic simulation description circuit as shown in FIG. amplifier 1
5. The analog circuit section consisting of the capacitor 18 and the ADC 19 is registered as a circuit described in the circuit simulation as shown in FIG. However, in reality, the amplifier 15 is described at a circuit level consisting of transistors and resistors.

ここで、第4図に示す如く、論理シミュレーション記述
回路では、DACl 3をAND回路21及び22より
なるダミー回路で記述し、またADC19をインバータ
23〜26よりなるダミー回路で記述する。
Here, as shown in FIG. 4, in the logic simulation description circuit, the DAC 3 is described by a dummy circuit consisting of AND circuits 21 and 22, and the ADC 19 is described by a dummy circuit consisting of inverters 23-26.

第2図(A)において、上記の登録されたディジタル回
路(論理シミュレーション記述回路)は、次にユーザー
階層の展開を行ない(ステップ2)、セルレベルまで展
開されている論理情報のデータベース3に格納し、レイ
アウト回路情報4に基づいてセルの展開を行なう(ステ
ップ5)。このようにして、シミュレーション可能なシ
ミュレーション基本単位素子であるプリミティブの集合
に展開されたディジタル回路情報はメモリに登録された
後(ステップ6)、論理シミュレータによりシミュレー
ションか行なわれる(ステップ7)。
In FIG. 2 (A), the registered digital circuit (logical simulation description circuit) is then expanded into a user hierarchy (step 2) and stored in the database 3 of logical information expanded to the cell level. Then, cells are developed based on the layout circuit information 4 (step 5). In this way, the digital circuit information developed into a set of primitives that are simulation basic unit elements that can be simulated is registered in the memory (step 6), and then simulated by a logic simulator (step 7).

一方、前記登録されたアナログ回路(回路シミュレーシ
ョン記述回路)は、第2図(B)に示す如く回路シミュ
レータによりシミュレーションか行なわれる(ステップ
9)。このように、従来はアナログ/ディジタル混載回
路のディジタル回路部とアナログ回路部とを別々に登録
後に、各々論理シミュレーション、回路シミュレーショ
ンを別々に行なっていた。
On the other hand, the registered analog circuit (circuit simulation description circuit) is simulated by a circuit simulator as shown in FIG. 2(B) (step 9). In this way, conventionally, the digital circuit section and the analog circuit section of an analog/digital hybrid circuit have been registered separately, and then logic simulation and circuit simulation have been performed separately for each.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかるに、従来はアナログ回路部は回路シミュレータ用
の回路記述であるのに対し、ディジタル回路部はアナロ
グ回路部をダミー回路にした論理回路記述であり、各々
2つのシミュレータ用に記述する必要かあり、1つのL
SIの回路データを統一された記述方式で記述すること
かできなかった。また、ディジタル回路部かアナログ回
路部をダミー回路で記述しているため、レイアウトデー
タと内容か異なり、レイアウト結果からの配線容量なと
のバックアノテーションかてきなかった。
However, conventionally, the analog circuit section is a circuit description for a circuit simulator, whereas the digital circuit section is a logic circuit description with the analog circuit section as a dummy circuit, and each circuit needs to be written for two simulators. one L
It was not possible to describe SI circuit data using a unified description method. Also, because the digital circuit section or the analog circuit section is described as a dummy circuit, the content differs from the layout data, and back annotations such as wiring capacitance from the layout result cannot be obtained.

本発明は上記の点に鑑みなされたもので、1つの集積回
路の回路データを統一された記述方式で記述できるよう
にしたアナログ/ディジタル混載集積回路のシミュレー
ション方法を提供することを目的とする。
The present invention has been made in view of the above points, and it is an object of the present invention to provide a simulation method for an analog/digital hybrid integrated circuit that allows circuit data of one integrated circuit to be described using a unified description method.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のアナログ/ディジタル混載集積回路のシミュレ
ーション方法は、セル内か回路シミュレーション用のプ
リミティブで記述され、かつ、レイアウトプログラムで
レイアウト可能なアナログセルて記述されたアナログ回
路部か、ディジタル回路部と混在して記述された回路を
登録し、アナログプリミティブとディジタルプリミティ
ブとを混在して階層及びセルの展開後、アナログ・ディ
ジタル分離プログラムにより回路シミュレーション用デ
ータと論理シミュレーソヨン用データとに分離して夫々
シミュレーションを行なうようにしたものである。
The method for simulating an analog/digital mixed integrated circuit according to the present invention is a method for simulating an analog/digital mixed integrated circuit that is mixed with an analog circuit section described in a cell or as an analog cell described as a circuit simulation primitive, and which can be laid out using a layout program, or a digital circuit section. After registering the circuit written in It was designed to do this.

〔作用〕[Effect]

本発明ては、アナログセル内に回路シミュレーション用
プリミティブをもつようにしたため、回路シミュレーシ
ョン用データとレイアウト用回路データと同一のものか
使用てき、よって1つのアナログ/ディジタル混載LS
Iのレイアウト用回路を統一された記述方式て記述する
ことかできる。
In the present invention, since circuit simulation primitives are included in analog cells, the same data for circuit simulation and circuit data for layout can be used. Therefore, one analog/digital mixed LS
The layout circuit of I can be described using a unified description method.

〔実施例〕〔Example〕

第1図は本発明の一実施例の流れ図を示す。本実施例は
アナログ/ディジタル混載LSIの電子計算機支援設計
(CAD)システムの例で、まず1つのチップ上にアナ
ログ回路部とディジタル回路部の双方の部分を有するア
ナログ/ディジタル混載集積回路のアナログ回路部か、
スタンダードセル方式レイアウトプログラムでレイアウ
ト可能なアナログセルて記述され、がっ、アナログセル
内か回路シミュレーション用プリミティブで記述された
A/D混在記述回路が登録される(ステップ101)。
FIG. 1 shows a flowchart of one embodiment of the present invention. This embodiment is an example of a computer-aided design (CAD) system for an analog/digital mixed LSI. First, an analog circuit of an analog/digital mixed integrated circuit that has both an analog circuit section and a digital circuit section on one chip. Department?
Analog cells that can be laid out using the standard cell layout program are described, and A/D mixed description circuits that are described within the analog cells or with circuit simulation primitives are registered (step 101).

従って、本実施例では前記した第3図に示すレイアウト
用回路のシミュレーションを行なう場合、この第3図と
同しA/D混在記述回路か登録される。
Therefore, in this embodiment, when simulating the layout circuit shown in FIG. 3, the same A/D mixed description circuit as shown in FIG. 3 is registered.

次に、階層展開プログラムにより上記のA/D混在記述
回路の二−サー階層の展開が行なわれ(ステップ102
 ) 、セルレベルまで展開されている論理情報のデー
タベース103に登録される(ステップ103)。この
データベースに登録された情報はセル展開プログラムに
よりレイアウト情報104に基づいてセルの展開が行な
われ(ステップ1゜5)、シミュレーション可能なシミ
ュレーションの基本単位素子であるプリミティブにまで
展開される。ここでは、前記したようにA/D混在記述
回路のアナログセル内は回路シミュレータ用のアナログ
プリミティブで記述されているので、上記のセルの展開
によってアナログプリミティブとディジタルプリミティ
ブとか混在している回路展開かなされる。
Next, the layer expansion program expands the secondary layer of the A/D mixed description circuit (step 102).
) is registered in the database 103 of logical information expanded to the cell level (step 103). The information registered in this database is expanded into cells based on the layout information 104 by the cell expansion program (steps 1 to 5), and expanded to primitives that are basic unit elements of simulation that can be simulated. Here, as mentioned above, the analog cells of the A/D mixed description circuit are described using analog primitives for the circuit simulator, so the expansion of the cells described above may result in circuit expansion that includes a mixture of analog primitives and digital primitives. be done.

しかる後に、アナログ/ディジタル分離プログラムがア
ナログプリミティブ及びディジタルプリミティブのもつ
識別子から両者を判別及び分離し、アナログプリミティ
ブからの回路シミュレーション用データと、ディジタル
プリミティブからの論理シミュレーション用データとを
作成しくステップ106)、それらを別々にデータベー
スに格納する(ステップ107 、108 ’)。
Thereafter, the analog/digital separation program distinguishes and separates analog primitives and digital primitives from their identifiers, and creates circuit simulation data from the analog primitives and logic simulation data from the digital primitives (step 106). , and store them separately in the database (steps 107, 108').

最後に、上記の回路シミュレーション用データに基づい
て回路シミュレータ109によるシミュレーションか行
なわれ、また上記の論理シミュレーション用データに基
づいて論理シミュレータ110によるシミュレーション
か行なわれる。
Finally, a simulation is performed by the circuit simulator 109 based on the above circuit simulation data, and a simulation is performed by the logic simulator 110 based on the above logic simulation data.

このように、本実施例によれば、回路登録時の記述をア
ナログ回路部とディジタル回路部とを混在して記述でき
、その結果レイアウト後の配線容量なとのバックアノテ
ーションか可能となる。
In this way, according to this embodiment, the description at the time of circuit registration can include a mixture of analog circuit sections and digital circuit sections, and as a result, back annotation of wiring capacitance after layout is possible.

〔発明の効果〕〔Effect of the invention〕

上述の如く、本発明によれば、1つのアナログ/ディジ
タル混載LSIのレイアウト用回路を統一された記述方
式て記述して回路登録かできるため、レイアウト後の配
線容量等のバックアノテーションかできる等の特長を有
するものである。
As described above, according to the present invention, it is possible to describe the layout circuit of one analog/digital mixed LSI using a unified description method and register the circuit. It has certain characteristics.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の流れ図、 第2図は従来の一例の説明図、 第3図はレイアウト用回路の一例の回路図、第4図は従
来の論理シミュレーション記述回路の一例の回路図、 第5図は従来の回路シミュレーション記述回路の一例の
回路図である。 図において、 101はA/D混在記述回路の登録処理ステップ、10
2はユーザー階層展開処理ステップ、105はセルの展
開処理ステップ、 106はアナログ・ディジタル分離処理ステップ、10
9は回路シミュレータ、 110は論理シミュレータ を示す。 特許出願人 富 士 通 株式会社 椅刈引9−膚3注オNの廖己セ1固 第1図 (A) (B) 従来/) −APl ノI!1Jti’EJ第 図 レイアウト[1¥でしの一セ1つト1岡&ffi第3図 第 図
Fig. 1 is a flowchart of an embodiment of the present invention, Fig. 2 is an explanatory diagram of a conventional example, Fig. 3 is a circuit diagram of an example of a layout circuit, and Fig. 4 is an example of a conventional logic simulation description circuit. Circuit Diagram FIG. 5 is a circuit diagram of an example of a conventional circuit simulation description circuit. In the figure, 101 is an A/D mixed description circuit registration processing step;
2 is a user hierarchy expansion processing step, 105 is a cell expansion processing step, 106 is an analog/digital separation processing step, 10
9 indicates a circuit simulator, and 110 indicates a logic simulator. Patent applicant Fujitsu Co., Ltd. 1 Jti'EJ Diagram Layout [1 yen, 1 set, 1 Oka & ffi Diagram 3 Diagram

Claims (2)

【特許請求の範囲】[Claims] (1)1つのチップ上にアナログ回路部とディジタル回
路部の双方の部分を有するアナログ/ディジタル混載集
積回路の設計検証のため、該アナログ回路部について回
路シミュレーションを行ない、該ディジタル回路部につ
いて論理シミュレーションを行なうシミュレーション方
法において、セル内が回路シミュレーション用のプリミ
ティブで記述され、かつ、レイアウトプログラムでレイ
アウト可能なアナログセルで記述された前記アナログ回
路部が、前記ディジタル回路部と混在して記述された回
路を登録し(101)、 アナログプリミティブとディジタルプリミティブとを混
在して階層及びセルの展開後(102〜105)、アナ
ログ・ディジタル分離プログラムにより回路シミュレー
ション用データと論理シミュレーション用データとに分
離して夫々シミュレーションを行なう(106〜110
)ことを特徴とするアナログ/ディジタル混載集積回路
のシミュレーション方法。
(1) To verify the design of an analog/digital mixed integrated circuit that has both an analog circuit section and a digital circuit section on one chip, a circuit simulation is performed for the analog circuit section, and a logic simulation is performed for the digital circuit section. In the simulation method, the inside of the cell is described using primitives for circuit simulation, and the analog circuit section described using analog cells that can be laid out in a layout program is mixed with the digital circuit section. (101), and after expanding the hierarchy and cells by mixing analog primitives and digital primitives (102 to 105), the analog/digital separation program separates data into circuit simulation data and logical simulation data, respectively. Perform simulation (106-110
) A simulation method for an analog/digital mixed integrated circuit.
(2)前記レイアウトプログラムはスタンダードセル方
式レイアウトプログラムであることを特徴とする請求項
1記載のアナログ/ディジタル混載集積回路のシミュレ
ーション方法。
(2) The analog/digital mixed integrated circuit simulation method according to claim 1, wherein the layout program is a standard cell type layout program.
JP2183789A 1990-07-11 1990-07-11 Method for simulating analog/digital mixed integrated circuit Pending JPH0471072A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2183789A JPH0471072A (en) 1990-07-11 1990-07-11 Method for simulating analog/digital mixed integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2183789A JPH0471072A (en) 1990-07-11 1990-07-11 Method for simulating analog/digital mixed integrated circuit

Publications (1)

Publication Number Publication Date
JPH0471072A true JPH0471072A (en) 1992-03-05

Family

ID=16141960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2183789A Pending JPH0471072A (en) 1990-07-11 1990-07-11 Method for simulating analog/digital mixed integrated circuit

Country Status (1)

Country Link
JP (1) JPH0471072A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59176282A (en) * 1983-03-24 1984-10-05 ビーチヤム・グループ・ピーエルシー Pharmacological compound isomer, manufacture and pharmaceutical composition

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01292482A (en) * 1988-05-19 1989-11-24 Fujitsu Ltd Simulation system for digital/analog coexisting circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01292482A (en) * 1988-05-19 1989-11-24 Fujitsu Ltd Simulation system for digital/analog coexisting circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59176282A (en) * 1983-03-24 1984-10-05 ビーチヤム・グループ・ピーエルシー Pharmacological compound isomer, manufacture and pharmaceutical composition

Similar Documents

Publication Publication Date Title
US6298319B1 (en) Incremental compilation of electronic design for work group
US5210699A (en) Process for extracting logic from transistor and resistor data representations of circuits
GB2380818A (en) ASIC design technique
US6898775B2 (en) System for ensuring correct pin assignments between system board connections using common mapping files
WO1999009497A1 (en) Method of extracting timing characteristics of transistor circuits, storage medium storing timing characteristic library, lsi designing method, and gate extraction method
JP2000076321A (en) LSI design system by model creation of functional block and LSI design method
US6732343B2 (en) System and methods for placing clock buffers in a datapath stack
JPH0471072A (en) Method for simulating analog/digital mixed integrated circuit
US4815016A (en) High speed logical circuit simulator
Zwolinski Digital system design with SystemVerilog
US6877140B1 (en) Method and system for generating a schematic representing bus structures
Sait Integrating UAHPL-DA systems with VLSI design tools to support VLSI DA courses
JP2872216B1 (en) Macro design method
Slutz Initial design considerations for a hierarchical IC design system
JP2962292B2 (en) LSI logic design support system considering layout design
JP2830563B2 (en) Circuit diagram creation device
Hill et al. Overview of the IDA system: A toolset for VLSI layout synthesis
JPH03282781A (en) Automatic layout system
JPH04309178A (en) Method for preparing and managing symbolic data base at logic simulation
JP3247455B2 (en) Verification device for integrated circuit mask pattern
Stroud KSL: University of Kentucky Simulation Language
Lipp Logic design strategies
JPH0471071A (en) Method for simulating analog/digital mixed integrated circuit
JPH01159766A (en) Integrated circuit layout system
Hooper An application of knowledge-based systems to electronic computer-aided engineering, design, and manufacturing data base transport (prolog, translation, cad, iges, edif)