JPH0471271A - 画像読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ファクシミリ等に用いられる密着型画像読取
装置に関し、特に光電変換手段と信号増幅手段を半導体
により構成した画像読取装置に関する。

［従来の技術］ 近年、大面積の密着型画像読取装置として、ガラス等の
絶縁基板上に、非晶質シリコン、多結晶シリコンなどを
堆積積層し、光電変換素子、薄膜トランジスタを作り込
んだものの開発が進められている。

この画像読取装置を実現するにあたっては、光電変換素
子の出力信号の処理に幾つかの方式が考えられるが、画
素の高密度化に伴い、出力信号が小さくなるため、何ら
かの信号増幅機能が要求されている。その１つとして光
電変換素子の出力をアンプトランジスタに入力して、増
幅する方法が有力である。

第６〜９図は、本発明者らがまず考え出したアンプＭＯ
Ｓトランジスタによる増幅機能を有する画像読取装置を
示す平面図（ａ）及びその断面図（ｂ）である。

これらの装置では、第６図に示すように、１３部に示す
光電変換素子で発生する信号電荷を、１１部のアンプＭ
Ｏ３（増幅用電界効果トランジスタ〕のゲート電極１２
０Ｇに蓄積して増幅し、読み出し終了後、１２部のリセ
ットＭＯＳ　（リセット用電界効果トランジスタ）によ
って信号電荷を消去するという方式になっている。これ
は、細部の構造は異なるが、第７〜９図に示す例２〜４
も同様である。

［発明が解決しようとする課題］ ところで、上記構成による画像読取装置においては、第
６図の例１に示すように、光電変換素子の下部電極１２
０と、アンプＭＯ３のゲート電極１２０Ｇは共通の層で
形成することはできず、光電変換素子の下部電極１２０
形成後にコンタクトホール１２５．１２６などを介して
配線１０８によってアンプＭＯ３のゲート電極１２０Ｇ
を接触させなければならない。そのため、電極間の接触
不良による導通不良をを生ずる恐れがあり、素子形成時
の歩留まり低下を招（恐れがあることが判明した。

また第６．７図の例１，２のように、光電変換素子下部
電極１２０．２２０とアンプＭＯＳの活性層１０１．２
０１を共通の層で構成すると、工程が簡単となるが、例
１．２のように光電変換素子の出力電荷が拡散により減
少し、出力が低下するという問題（ブルーミンク）が生
じる恐れがあることも判明した。

また、その対策として、第８図、第９図に示す例３，４
のように、光電変換素子の下部電極３２０．４２０を島
状に分離すると、今度は島状化による断差が生じ、光電
変換素子下部電極３２０．４２０と、アンプＭＯＳゲー
ト電極３２０Ｇ、４２０Ｇ間の配線電極が切れやすくな
ることが判明した。

［発明の目的］ 本発明は、上記技術課題に鑑みなされたもので、光電変
換素子の出力を、アンプＭＯＳトランジスタによって増
幅して取り出す画像読取装置において、電極間の接触不
良や配線切れによる歩留まり低下、及びブルーミングを
抑制することにより、高感度高密度の画像読取装置を容
易に提供することを目的とする。

［課題を解決するための手段］ 本発明は、上述した課題を解決し、発明の目的を達成す
るための手段として、 絶縁性基板上に複数の光電変換部を配列してなる画像読
取装置において、 前配光電変換部は、入射光量に応じた出力信号を出力す
る光電変換素子と、前記出力信号を増幅する増幅用電界
効果トランジスタと、前記出力信号を周期的にリセット
するリセット用電界効果トランジスタを含んで構成され
、前記増幅用電界効果トランジスタのゲート電極は、前
記リセット用電界効果トランジスタのソース又はドレイ
ン電極と共通の半導体層で形成され、かつ該共通の半導
体層に前記光電変換素子が電気的に接続されていること
を特徴とする画像読取装置を提供するものである。

また前記光電変換素子は、積層堆積されるＰＩＮ型の非
晶質Ｓｉからなり、該光電変換素子のＰ又はＮ電極の一
部が、前記共通の半導体層によって形成されていること
を特徴とする画像読取装置により、 また前記光電変換素子の電極を形成する半導体層と前記
増幅用電界効果トランジスタの活性層とが、完全に島状
に分離されて構成されることを特徴とする画像読取装置
により、前記課題を解決しようとするものである。

［作用］ すなわち本発明は、入射信号に応じた出力信号を出す光
電変換素子と、前記出力信号を増幅するアンプＭＯＳ）
ランジスタと、前記出力信号を周期的にリセットするリ
セットＭＯＳトランジスタから構成され、リセットＭＯ
３の活性層と、光電変換素子下部電極と、アンプＭＯＳ
ゲート電極を共通の層とすることを特徴とし、これによ
り、信号電荷をアンプＭＯ３のゲート電極に移送するた
めのν線に、コンタクトホールのような接続部を必要と
せず、別の層をのり越える際の段差が従来例に比較して
少なく、光電変換素子とアンプＭＯ５間での信号移送に
おける導通不良の発生が抑えられる。

また本発明では、画像分離の方式として、信号電荷の蓄
積を行なう光電変換素子の下部電極を形成する半導体層
とアンプＭＯ８の活性層とが、完全に島状に分離される
ため、信号電荷の拡散による出力の低下がおこらず、特
性の劣化が抑えられる。

従って本発明によれば、歩留りの向上により高密度高感
度の画像読取装置が結果的に安価に得られる。

また素子間の信号分離が充分なされるため、画像の高７
品位化が期待できる。

［実施態様］ 本発明による画像読取装置は、絶縁性基板上に形成され
た光電変換素子と、該光電変換素子の出力信号を増幅す
るアンプＭＯ５と、前記出力信号を周期的にリセットす
るリセットＭＯＳを含んで構成され、前記光電変換素子
の一方の電極（下部電極）と、前記アンプＭＯ５のゲー
ト電極、及び前記リセットＭＯＳのソース又はドレイン
電極が、共通の半導体層で形成されることを特徴とする
。

また本発明では、画像分離の方式として、信号電荷の蓄
積を行なう光電変換素子の下部電極を形成する半導体層
が、アンプＭＯ８の活性層とは完全に島状に分離されて
形成されることを特徴とする。

第１図は、本発明の画像読取装置の実施例１の構成を示
す平面図（ａ）、及びそのＡ−Ａ’断面図（ｂ）である
、また、第４図はその形成法の一例を示す断面図である
。

光電変換素子部５３は、入射光量にほぼ比例した出力信
号を出力する素子で、一般にフォトダイオードと呼ばれ
るものが利用される。フォトダイオードの素子構成とし
ては、ショットキー型、ＭＩＳ型、ＰＩＮ型などの構成
が考えられる。

フォトダイオードを形成する半導体材料としては、多結
晶、又は微結晶、又は非晶質の半導体が使用され、この
うち微結晶又は非晶質の半導体を用いる場合には、光入
射側の電極（上部電極）として、光生成キャリアを収集
するための透明電極が必要である。また多結晶半導体を
用いる場合でも、素子構成が、ショットキー型又はＭＩ
Ｓ型の場合には、やはり透明電極が必要である。

半導体材料の種類としては、光電変換層５０７に対して
は、多結晶又は微結晶半導体として、Ｓｉ、　５ｉＧｅ
、　ＳｉＣなどがあげられ、非晶質半導体としては、水
素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）系合金や、
カルコゲナイド系材料があげられる。またアモルファス
シリコン系合金では、ａ−Ｓｉ　：Ｈ。

ａ−３ｉＧｅ：Ｈ，ａ−３ｉＣ：）Ｉ、ａ−３ｉＮ：）
ｌ、　ａ−５ｉＳｎ：Ｈ，ａ−ＳｉＯ：Ｈ及びａ−Ｇｅ
Ｃ：Ｈなどがあり、カルコゲナイド系材料ではａ−３ｅ
、　ａ−ＡｓＳｅ、　ａ−３ｅＴｅなどが利用される。

多結晶半導体を用いた光電変換素子の上部電極５２４は
、ＰＩＮ型素子の場合には高濃度不純物層であり、信号
電荷に利用するキャリアに応じて決まり、電子の場合に
はＰ型、ホールの場合にはＮ型の高濃度不純物層となる
。またシジットキー型、又はＭＩＳ型の場合には上部電
極５２４は透明電極となり、その仕事函数が光電変換層
５０７の仕事函数より大きい場合は電子、小さい場合は
ホールを信号電荷のキャリアとして利用する事となる。

これは光電変換層が微結晶又は非晶質半導体の場合も同
じである。

また第２図に示すように、微結晶又は非晶質半導体層を
光電変換層として用いる場合には、ＰＩＮ型素子を考え
る場合、上部電極には、高濃度不純物層６０８、及び透
明電極６０９の２層で構成される。多結晶半導体の場合
と同様に、高濃度不純物層６０８は、信号キャリアが電
子の場合はＰ型、ホールの場合Ｎ型となる。

また透明電極６０９としては、ＩＴＯ，５ｎｏ２ＺｎＯ
ｚなどの材料が用いられる。

また光電変換素子の下部電極としては、多結晶の半導体
が用いられ、その型は、信号電荷として用いられるキャ
リアが電子の場合はＮ型、ホールの場合はＰ型となる。

また材料の種類としてはＳＬ、　５ｉＧｅ、　ＳｉＣな
どが用いられる。

第１図に示されるように、上記光電変換素子下部電極５
２０の半導体の型に応じ、リセットＭＯ３、アンプＭＯ
３のタイプが決まる。即ち、下部電極５２０がＮ型の時
はリセットＭＯＳ、アンプＭＯ３共にＮ−ＭＯＳ、Ｐ型
の時にはＰ−ＭＯＳとなる。

アンプＭＯ３の活性層５０１の半導体材料としては、キ
ャリアの高易動度が要求されるため、多結晶半導体又は
単結晶半導体が用いられる。

アンプＭＯ３、リセットＭＯＳの絶縁膜５０２゜５０４
に対しては、各半導体層５０１，５０３の酸化による酸
化膜や、プラズマＣＶＤやスパッタリング法などによる
ＳｉＮｘ、　５ＩＯＩＩ、　５１０ｘＮｙなどが用いら
れる。

リセットＭＯ３のゲート電極５０５に対しては、多結晶
の半導体（Ｓｉ、　５ｉＧｅ、　ＳｉＣなど）や金属電
極が利用される。

［実施例１］ 以下に１本発明の実施例１について、第１図、及び第４
図を参照しながら説明する。

第１図は、本発明の画偉読取装置の実施例１の構成を示
す平面図（ａ）、及びそのＡ−Ａ’断面図（ｂ）である
。また、第４図はその形成法の一例を示す断面図である
。

まず石英基板５００上に、通常のＬＰ−ＣＶＤ法より、
ガス流量５ｉ）１４５０　ＳＣＣＭ、基板温度６２０℃
、内圧０．３Ｔｏｒｒの条件で３０分間堆積を行ない、
ポリシリコン層５０１を３０００人形成した（第４図（
ａ））。

このポリシリコン層に、通常のイオン打ち込みにより、
ドーズ量８×ｌＯ目ｃｍ−”、６０　ｋｅＶの条件でＢ
−イオンを全面に打ち込み、その後アニールをＮ、雰囲
気８００℃中で行なう事によってＢ−イオンの拡散を行
ない、ポリシリコン層５０１をＰ型とした。さらに通常
のホトリソ工程により、ポリシリコン層５０１を所望の
形状にエツチングした。

続いて通常の常圧ＣＶＤ法により、ガス流量１０％水素
希釈ＳｉＨ，５０ＳＣＣＭ、０□６０　ＳＣＣＭ、基板
温度４００℃の条件で１分間堆積を行ない、Ｓｔｏｗ層
５０２を１０００人形成した。

次に再び通常のＬＰ−ＣＶＤ法により、ガス流量５ｉＨ
４５０ＳＣＣＭ、基板温度６２０℃、内圧０、３Ｔｏｒ
ｒの条件で３０分間堆積を行ない、ポリシリコン層５０
３を３０００人形成した。そして、通常のイオン打ち込
みにより、ポリシリコン層５０３にドーズ量８　Ｘ　１
０”　ｃｃｎ−２，６０ｋｅＶの条件でＢ”イオンを全
面に打ち込み、その後アニールをＮ３雰囲気８００℃中
で行なう事によって、Ｂ−イオンの拡散を行ない、上記
ポリシリコン層５０３をＰ型とした（第４図（ｂ））。

さらに通常のホトリソ工程により、ポリシリコン層５０
３を所望の形状にエツチングした。

さらに通常のホトリソ工程により、５ｔｅａ１５０２を
所望の形状にエツチングし、アンプＭＯ３のソース、ド
レイン部の電極取り出し用の開口部５２１を形成し、ｎ
゛ポ９９９３２層露出させた（第４図（Ｃ））。

続いて再び通常の常圧ＣＶＤ法により、ガス流量１０％
水素希釈５ｘＨ４５０ＳＣＣＭ、　Ｏｓ　６０　ＳＣＣ
Ｍ、基板温度４００℃の条件で１分間堆積を行ない、Ｓ
ｉＯ□層５０層上０４００人形成した。

次に通常のＬＰ−ＣＶＤ法により、ガス流量５Ｌ）Ｉ４
５０　ＳＣＣＭ、基板温度６２０℃、内圧０．３Ｔｏｒ
ｒの条件で３０分間堆積を行ない、ポリシリコン層５０
５を３０００人形成した。このポリシリコン層に通常の
イオン打ち込みにより、ポリシリコン層５０３にドーズ
量８　Ｘ　１０１１０１ｌ１”、６０ｋｅＶの条件でＢ
°イオンを全面に打ち込み、その後アニールをＮ、雰囲
気８００℃中で行なう事によってＢ−イオンの拡散を行
ない、上記ポリシリコン層５０５をＰ１型とした（第４
図（ｄ））。

さらに通常のホトリソ工程により、ポリシリコン層５０
５を所望の形状にエツチングし、リセット用ＭＯＳトラ
ンジスタ５２のゲート電極５０５とした。

この後、通常のイオン打ち込みにより、ドーズ量５　Ｘ
　１０”ｃｍ−”　　１６０　ｋｅＶの条件でＰ′″イ
オンを全面に打ち込み、その後アニールをＮ２雰囲気８
００℃中で行なう事によって、Ｐ１イオンの拡散を行な
い、ポリシリコン層５０１及−びポリシリコン層５０３
のうち５２０に示した部分なｎ０型として、リセットＭ
Ｏ３のソース、ドレイン部、光電変換素子の下部電極５
２０、アンプＭＯ５のゲート電極５２０Ｇ、ソース、ト
レイン部を形成した（第４図（ｅ））。

続いて通常の常圧ＣＶＤ法により、ガス流量１０％水素
希釈５ｉＨ−５０ＳＣＣＭ、　Ｏ＊　６０　ＳＣＣＭ、
基板温度４００℃の条件で５分間堆積を行ない、Ｓｉ０
ｇ層５０６を５０００人形成した。

ここで、通常のホトリソ工程により、ＳｉＯ□層５０６
、ＳｉＯ□層５０層上０４の形状にエツチングして開口
部を形成し、光電変換素子接触部５２３において、ｎ゛
ポ９９９３２層露出させた（第４図（ｇ）　）　。

この後、通常のＬＰ−ＣＶＤ法により、ガス流量ＳｉＨ
＋　５０　ＳＣＣＭ、基板温度６２０℃、内圧０．３Ｔ
ｏｒｒの条件で３００分間堆積を行ない、ポリシリコン
層５０７を３０００人形成した。このポリシリコン層に
通常のイオン打ち込みにより、ドーズ量８　Ｘ　１０”
ｃｍ−”、６０ｋｅ■の条件でＢ−イオンを全面に打ち
込み、その後アニールをＮ２雰囲気８００℃中で行なう
事によってＢ−イオンの拡散を行ない、ポリシリコン層
５０７の上部３０００人（５２４）をＰ４型とした（第
４図（ｈ））。

さらに通常のホトリソ工程により、ポリシリコン層５０
７を所望の形状にエツチングし、光電変換素子５３を形
成した（第４図（ｉ））。

次に通常のホトリソ工程により、５ｉＯｉ層５０６、Ｓ
ＬＯｍ層５０４を所望の形状にエツチングし、開口部−
を形成してリセットＭＯ５のドレイン電極取り出し部５
２２及び、アンプＭＯＳソース、ドレイン電極取り出し
部５２１においてｎ３ポリシリコン層を露出させた（第
４図（ｊ））。

続いてスパッタ法により厚さ１００００人のＡｌ膜５０
８を形成し、その後通常のホトリソ工程により所望の形
状にエツチングして、配線電極とした（第４図（ｋ））
。

最後に、通常の常圧ＣＶＤ法により、ガス流量１０％水
素希釈５ｉＨ４５０ＳＣＣＭ、　Ｏｓ　６０　ＳＣＣＭ
、基板温度４００℃の条件で１０分間堆積を行ない、５
ｉｎｓ層５０９を１００００人形成し、画像読取装置を
作成した（第４図（１））。

［実施例２］ 本発明による他の実施例の１つを、第２図の平面図（ａ
）及び断面図（ｂ）をもとに説明する。

まず石英基板６００上に、通常のＬＰ−ＣＶＤ法より、
ガス流量５ｉＨ４５０ＳＣＣＭ、基板温度６２０℃、内
圧Ｑ、　３Ｔｏｒｒの条件で３０分間堆積を行ない、ポ
リシリコン層６０１を３０００人形成した。このポリシ
リコン層に通常のイオン打ち込みにより、ドーズ量８　
Ｘ　１０”　ｃｍ−”、６０ｋｅＶの条件でＢ−イオン
を全面に打ち込み、その後アニールなＮ富雰囲気８００
℃中で行なう事によってＢ−イオンの拡散を行ない、ポ
リシリコン層６０１をＰ型とした。さらに通常のホトリ
ソ工程により、ポリシリコン層６０１を所望の形状にエ
ツチングした。

続いて通常の常圧ＣＶＤ法により、ガス流量１０％水素
希釈Ｓｉ）＋４５０　ＳＣＣＭ％０．６０ＳＣＣＭ、基
板温度４００℃の条件で１分間堆積を行ない、Ｓｉ０ｇ
層６０２を１０００人形成した。

次に再び通常のＬＰ−ＣＶＤ法により、ガス流量ＳｉＬ
　５０　ＳＣＣＭ、基板温度６２０℃、内圧０．３Ｔｏ
ｒｒの条件で３０分間堆積を行ない、ポリシリコン層６
０３を３０００人形成した。そして通常のイオン打ち込
みにより、ポリシリコン層６０３にドーズ量８　Ｘ　１
０”　ｃｍ−”、６０　ｋｅＶの条件でＢ−イオンを全
面に打ち込み、その後アニールをＮ２雰囲気８００℃中
で行なう事によってＢ−イオンの拡散を行ない、上記ポ
リシリコン層６０３をＰ型とした。さらに通常のホトリ
ソ工程により、ポリシリコン層６０３を、所望の形状に
エツチングした。

さらに通常のホトリソ工程により、５ｉＯｚ層６０２を
所望の形状にエツチングし、アンプＭＯＳのソース、ト
レイン部の電極取り出し用の開口部を形成し６２１部で
ｎ４ポリシリコン層を露出させた。

続いて再び通常の常圧ＣＶＤ法により、ガス流量１０％
水素希釈５ｉＨ４５０ＳＣＣＭ、０□６０　ＳＣＣＭ。

基板温度４００℃の条件で１分間堆積を行ない、ＳｉＯ
□層６０４を１０００人形成した。

次に通常のＬＰ−ＣＶＤ法により、ガス流量ＳｉＨ，５
０ＳＣＣＭ、基板温度６２０℃、内圧０．３Ｔｏｒｒの
条件で３０分間堆積を行ない、ポリシリコン層６０５を
３０００人形成した。このポリシリコン層に通常のイオ
ン打ち込みにより、ドーズ量８　Ｘ　１０１１０１ｌ１
”、　６０　ｋｅＶの条件でＢ−イオンを全面に打ち込
み、その後アニールをＮ２雰囲気８００℃中で行なう事
によってＢ−イオンの拡散を行ない、上記ポリシリコン
層６０５をＰ゛型とした。さらに通常のホトリソ工程に
より、ポリシリコン層６０５を所望の形状にエツチング
し、リセット用ＭＯ５）ランジスタロ２のゲート電極を
形成した。

このあと通常のイオン打ち込みにより、ドーズ量５　Ｘ
　１０１′ｃｍ−”、１６０　ｋｅＶの条件でＰ゛イオ
ン全面に打ち込み、その後アニールをＮ２雰囲気８００
℃中で行なう事によってＰ′″イオンの拡散を行ない、
上記ポリシリコン層６０１及びポリシリコン層６０３の
うち６２０に示した部分をｎ９型として、リセットＭＯ
５のソース、ドレイン部、光電変換素子の下部電極、ア
ンプＭＯＳのゲート電極６２０Ｇ、ソース、ドレイン部
を形成した。

続いて通常の常圧ＣＶＤ法により、ガス流量１０％水素
希釈Ｓｉ）！＋　５０　ＳＣＣＭ、Ｏ！６０ＳＣＣＭ、
基板温度４００℃の条件で５分間堆積を行ない、５ｉｏ
ＪＩ６０６　ヲ５０００人形成シタ。

ここで、通常のホトリソ工程により、５ｉＯａ層６０Ｂ
、ＳＬＯ□層６０４を所望の形状にエツチングし開口部
を形成して、光電変換素子接触部６２３において、ｎ９
ポリシリコン層を露出させた。

このあと、通常のプラズマＣＶＤ法により、ガス流量５
ｉｎ）］、　１．Ｏ３ＣＣＭ％Ｈ１４８，Ｏ３ＣＣＭ、
基板温度３００℃、内圧１．１５Ｔｏｒｒ、　ＲＦパワ
ー１．０　Ｗの条件で、１４０分間放電を行ない、非ド
ープのａ−３ｉ二Ｆ１層６０７を８０００人形成し、続
けて真空を破らずに、ガス流量ＳｉＨ，０，ｌ５Ｃ（：
Ｍ　、　Ｈ，７４，５ＳＣＣＭ％　１０％水素希釈のＢ
Ｆａ　Ｏ，４ＳＣＣＭ　、基板温度２００℃、内圧０．
２Ｔｏｒｒ　、　ＲＦパワー３３Ｗの条件で、２０分間
放電を行ない、Ｐ゛型の微結晶シリコン層６０８を１０
００人形成した。

その後、スパッタ法により厚さ７００人のＩＴＯ膜６０
９を形成し、通常のホトリソ工程により所望の形状にエ
ツチングして、光電変換素子の画素電極を形成した。さ
らに通常のホトリソ工程により、微結晶シリコン層６０
８及びａ−３ｉ：）１層６０７を所望の形状にエツチン
グし、光電変換素子６３を形成した。

次に通常のホトリソ工程により、Ｓｉｇｈ層６０６Ｓｉ
Ｏ□層６０４を所望の形状にエツチングし、開口部を形
成してリセットＭＯＳのトレイン電極取り出し部６２２
及び、アンプＭＯＳソース、ドレイン電極取り圧し部６
２１においてｎ′″ポリシリコン層を露出させた。

続いてスパッタ法により厚さ１００００人のＡ１膜６１
０を形成し、その後通常のホトリソ工程により所望の形
状にエツチングして、配線電極とした。

最後に、通常のプラズマＣＶＤ法により、ガス流量Ｓｉ
Ｈ，５０ＳＣＣＭ、　ＮＨｓ　１４．４ＳＣＣＭ、　Ｈ
、４，５ＳＣＣＭ、基板温度２００℃、ＲＦパワー３Ｗ
、内圧０、１５Ｔｏｒｒの条件で６０分間放電を行ない
ＳｉＮ層６１１を３０００人堆積し、画像読取装置を作
成した。

［実施例３］ 本発明による他の実施例を、第３図の平面図（ａ）及び
断面図（ｂ）をもとに説明する。

まず石英基板７００上に、通常のプラズマＣＶＤ法より
、ＳｉＮ層７０１を３０００人形成した。

作成条件はＳｉＨ＋　０．５Ｓ（：ＣＭ、　ＮＨｓ　１
４．４ＳＣＣＭ％Ｈ２４゜５ＳＣＣＭの流量で流し、基
板温度２００℃、ＲＦパワー３Ｗ、内圧０．１５Ｔｏｒ
ｒで放電時間は６０分である。

次に通常のホトリソ工程により、１２５μｍの間隔で１
０μｍの口のＳｉＮ　７０１のパターンが基板長手方向
に配置されるようにした。

このあと基板を通常のエピタキシャル成長装置にセット
し、ガス流量５ｉＨＩＣ１０，５３ＳＬＭ、　ＨＣｌ１
．６ｓＬＭ％Ｈ，ＬＯＯＳＬＭ、基板温度９９０℃、内
圧１５０Ｔｏｒｒの条件で９０分間結晶成長を行ない、
直径８０μｍのエリアに単結晶７０２を形成した。

次に、一般的にシリコンウェハを研磨するときに用いら
れる方法であるコロイダルシリカを用いたメカノケミカ
ルポリッシングにより、単結晶７０２を平坦化した。

その後９００℃の０３雰囲気中で２．５時間熱酸化を行
なうことにより、前記単結晶７０２の表面に酸化膜７０
３を５００人を形成した。

続いて通常のＬＰ−ＣＶＤ法により、ガス流量ＳｉＨ，
５０ＳＣＣＭ、基板温度６２０℃、内圧０．３Ｔｏｒｒ
の条件で３０分間堆積を行ない、ポリシリコン層７０４
を形成した。このポリシリコン層７０４に通常のイオン
打ち込みにより、ドーズ量８Ｘ１０”ｅｌｌ−”、６０
　ｋｅＶの条件でＢ−イオンを全面に打ち込み、その後
アニールをＮ、雰囲気８００℃で行なう事によってＢ−
イオンの拡散を行ない、ポリシリコン層７０４をＰ型と
した。さらに通常のホトリソ工程により、ポリシリコン
層７０４を所望の形状にエツチングした。

さらに通常のホトリソ工程により、Ｓｉ０２層７０３を
所望の形状にエツチングし、アンプＭＯＳのソース、ト
レイン部の電極取り出し・用の開口部を形成し７２１部
で００ポリシリコン層を露出させた。

続いて再び通常の常圧ＣＶＤ法により、ガス流量１０％
水素希釈５ｉｔ（４５０ＳＣＣＭ、Ｏ！　６０　ＳＣＣ
Ｍ。

基板温度４００℃の条件で１分間堆積を行ない、ＳｉＯ
□層７０層管０５００人形成した。

次に通常のＬＰ−ＣＶＤ法により、ガス流量５ｉＨ４５
０ＳＣＣＭ、基板温度６２０℃、内圧０．３Ｔｏｒｒの
条件で３０分間堆積を行ない、ポリシリコン層７０６．
３０００人を形成した。このポリシリコン層に通常のイ
オン打ち込みにより、ドーズ量８Ｘ　１０”ｃｍ−”　
　６０　ｋｅＶの条件でＢ−イオンを全面に打ち込み、
その後アニールをＮｓ雰雰囲気８００中中行なう事によ
ってＢ−イオンの拡散を行ない、上記ポリシリコン層７
０６をＰ０型とした。さらに通常のホトリソ工程により
、ポリシリコン層７０６を所望の形状にエツチングし、
リセット用ＭＯＳトランジスタ７２のゲート電極を形成
した。

このあと通常のイオン打ち込みにより、ドーズ量５　Ｘ
　１０”ｃｍ−”　　１６０　ｋｅＶの条件でＰ４イオ
ンを全面に打ち込み、その後アニールをＮ３雰囲気８０
０℃中で行なう事によってＰ゛イオン拡散を行ない、単
結晶シリコン層７０２及びポリシリコン層７０４のうち
７２０に示した部分をｎ′″型として、リセットＭＯ３
のソース、ドレイン部、光電変換素子の下部電極、及び
アンプＭＯＳのゲート電極７２０Ｇ、ソース、ドレイン
部を形成した。

続いて通常の常圧ＣＶＤ法により、ガス流量１０％水素
希釈５ｉ）１．５０　ＳＣＣＭ、Ｏ１６０ＳＣＣＭ、基
板温度４００℃の条件で５分間堆積を行ない、５ｉ０１
層７０７を５０００人形成した。

ここで、通常のホトリソ工程により、５ｔｏ２層７０７
．５Ｌ（ｈ層７０５を所望の形状にエツチングし開口部
を形成して、光電変換素子接触部７２３において、ｎ０
ポリシリコン層を露出させた。

このあと、通常のプラズマＣＶＤ法により、ガス流量Ｓ
ｉ、Ｈ，１，Ｏ３Ｃ０Ｍ　、　Ｈ、４８，Ｏ３Ｃ０Ｍ、
基板温度３００℃、内圧１．１５Ｔｏｒｒ、　ＲＦパワ
ー１．０　Ｗの条件で、１４０分間放電を行ない、非ド
ープのａ−３ｉ：８層７０８を８０００人形成し、続け
て真空を破らずに、ガス流量５ｉＨ−０，ＩｓｃｃＭ　
、　Ｈ２７４，５ＳＣＣＭ、　１０％水素希釈のＢＦｓ
　Ｏ，４ＳＣＣＭ　、基板温度２００℃、内圧０．２Ｔ
ｏｒｒ　、　ＲＦパワー３３Ｗの条件で、２０分間放電
を行ない、Ｐ０型の微結晶シリコン層７０９を１ｏｏｏ
人形成した。

その後、スパッタ法により厚さ７００人のＩＴＯ膜７１
０を形成し、通常のホトリソ工程により所望の形状にエ
ツチングして、光電変換素子の画素電極を形成した。さ
らに通常のホトリソ工程により、微結晶シリコン層７０
９及びａ−５ｉ：Ｈ暦７０８を所望の形状にエラチンブ
レ、光電変換素子７３を形成した。

次に通常のホトリソ工程により、ＳｉＯ□層７０７Ｓｉ
Ｏ□層７０５を所望の形状にエツチングし、開口部を形
成してリセットＭＯＳのドレイン電極取り畠し部７２２
及び、アンプＭＯＳソース、ドレイン電極取り畠し部７
２１においてｎ１ポリシリコン層を露出させた。

続いてスパッタ法により厚さ１００００人のＡ１膜７１
１を形成し、その後通常のホトリソ工程により所望の形
状にエツチングして、配線電極とした。

最後に、通常のプラズマＣＶＤ法により、ガス流量Ｓｉ
Ｆ！４５０　ＳＣＣＭ、　ＮＨ，１４，４ＳＣＣＭ、　
Ｈ、４，５ＳＣＣＭ、基板温度２００℃、ＲＦパワー３
Ｗ、内圧０．１５Ｔｏｒｒの条件で６０分間放電を行な
いＳｉＮ　ｌ１１７１２を３０００人堆積し、画像読取
装置を作成した。

また第５図は、本発明の実施例を駆動するための回路を
示す図であり、光電変換素子５３で発生した信号電荷は
、アンプＭＯ３５１で増幅されて蓄積コンデンサ５４に
蓄積され、転送トランジスタ５５にシフトレジスタから
の転送パルスが加えられることにより、信号電荷は順次
読み出される。また信号読み出し後、リセットＭＯ３５
２により、光電変換素子の印加バイアスが一定の値にリ
セットされる。

［発明の効果］ 本発明によれば、リセットＭＯＳの活性層と、光電変換
素子下部電極と、アンプＭＯＳゲート電極を共通の層と
することにより、従来のように信号電荷をアンプＭＯ８
のゲート電極に移送するための配線に、コンタクトホー
ルのような接続部を必要とせず、また別の層をのり越え
る際の段差が従来に比較して少な（なるため、光電変換
素子とアンプＭＯ３間での信号移送における導通不良の
発生がほとんど無くなり、画像欠陥を低減することがで
きた。

また本発明では、画像分離の方式として、信号電荷の蓄
積を行なう光電変換素子の下部電極を形成する半導体層
とアンプＭＯ３の活性層とが、完全に島状に分離される
ため、信号電荷の拡散による畠力の低下がおこらず、特
性の劣化が抑えられる。このため、信号電荷の拡散によ
る画像のにじみが抑えられ、解像度の高い高品位の画像
読取が可能となった。

また本発明によれば、歩留りの向上により高密度高感度
の画像読取装置が結果的に安価に得られる。

さらに、実施例３においては、かなりの高速読取が可能
となり、リセット時間５ＬＬＳｅｃでアンプＭＯ５を２
０ＭＨｚで駆動する事ができた。

【図面の簡単な説明】

第１図は、本発明の実施例１の画像読取装置の平面図（
ａ）及びその断面図（ｂ）示す。 第２図は、本発明の実施例２の画像読取装置の平面図（
ａ）及びその断面図（ｂ）示す。 第３図は、本発明の実施例３の画像読取装置の平面図（
ａ）及びその断面図（ｂ）示す。 第４図は、本発明の実施例１の画像読取装置の製造工程
を示す断面図。 第５図は本発明の実施例を駆動するための回路図である
。 第６図〜第９図はそれぞれ、画像読取装置の一例を示す
平面図（ａ）及びその断面図（ｂ）である。 ５０１・・・多結晶シリコン膜（アンプＭＯ３の活性層
） ５０２・・・ゲート絶縁膜 ５０３・・・多結晶シリコン膜 ５０４・・・ゲート絶縁膜 ５０５・・・リセットＭＯＳのゲート電極５０６・・・
層間絶縁膜（ＳｉＯ□層）５０７・・・非ドープ多結晶
シリコン膜（光電変換側 ５０８・・・高濃度Ｐ型多結晶シリコン膜５０９・・・
パシベーション膜（ＳｉＯｘ層）５２０・・・高濃度ｎ
型打ち込み層（光電変換素子下部電極） ５２０Ｇ・・・アンプＭＯ８のゲート電極５２１・・・
アンプＭＯＳソース、ドレイン取り出し開口部 ５２２・・・リセットＭＯＳドレイン取り出し開口部５
２３・・・光電変換素子電極取り出し開口部５２４・・
・光電変換素子上部電極（透明電極）５１・・・アンプ
ＭＯＳ　（増幅用電界効果トランジスタ） ５２・・・リセットＭＯＳ　（リセット用電界効果トラ
ンジスタ） ５３・・・光電変換素子

Claims (4)

【特許請求の範囲】
1. （１）絶縁性基板上に複数の光電変換部を配列してなる
   画像読取装置において、 前記光電変換部は、入射光量に応じた出力信号を出力す
   る光電変換素子と、前記出力信号を増幅する増幅用電界
   効果トランジスタと、前記出力信号を周期的にリセット
   するリセット用電界効果トランジスタを含んで構成され
   、前記増幅用電界効果トランジスタのゲート電極は、前
   記リセット用電界効果トランジスタのソース又はドレイ
   ン電極と共通の半導体層で形成され、かつ該共通の半導
   体層に前記光電変換素子が電気的に接続されていること
   を特徴とする画像読取装置。
2. （２）前記光電変換素子は、積層堆積されるＰＩＮ型の
   非晶質Ｓｉからなり、該光電変換素子のＰ又はＮ電極の
   一部が、前記共通の半導体層によつて形成されているこ
   とを特徴とする請求項１に記載の画像読取装置。
3. （３）前記光電変換素子の電極を形成する半導体層と前
   記増幅用電界効果トランジスタの活性層とが、完全に島
   状に分離されて構成されることを特徴とする請求項１に
   記載の画像読取装置。
4. （４）前記増幅用電界効果トランジスタのソース、チャ
   ネル、ドレインは単結晶Ｓｉ層からなり、かつ前記共通
   の半導体層は単結晶Ｓｉ層からなる請求項１に記載の画
   像読取装置。